KR101600306B1 - 표시장치용 어레이 기판 및 그 제조방법 - Google Patents

표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101600306B1
KR101600306B1 KR1020140046151A KR20140046151A KR101600306B1 KR 101600306 B1 KR101600306 B1 KR 101600306B1 KR 1020140046151 A KR1020140046151 A KR 1020140046151A KR 20140046151 A KR20140046151 A KR 20140046151A KR 101600306 B1 KR101600306 B1 KR 101600306B1
Authority
KR
South Korea
Prior art keywords
layer
protective layer
source
pattern
drain
Prior art date
Application number
KR1020140046151A
Other languages
English (en)
Other versions
KR20150120583A (ko
Inventor
최순현
신기택
조철희
노태윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140046151A priority Critical patent/KR101600306B1/ko
Priority to EP15164032.3A priority patent/EP2933679B1/en
Priority to CN201510184664.2A priority patent/CN105047671B/zh
Priority to US14/689,274 priority patent/US9679825B2/en
Publication of KR20150120583A publication Critical patent/KR20150120583A/ko
Application granted granted Critical
Publication of KR101600306B1 publication Critical patent/KR101600306B1/ko
Priority to US15/592,624 priority patent/US10083881B2/en
Priority to US16/110,726 priority patent/US10504800B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치용 어레이 기판 및 그 제조방법에 관한 것으로서, 표시패널용 어레이기판의 비표시 영역에 있는 보호층 개구홀 영역에 형성된 소스/드레인 금속패턴과 그 상부의 보호층 사이에 투명 전극패턴(ITO)을 형성함으로써, 보호층 개구홀 영역에서 금속층 및 보호층 사이의 접합력 부족으로 인한 들뜸 현상이나 보호층 재료 뜯김에 따른 표시 불량을 방지한다.

Description

표시장치용 어레이 기판 및 그 제조방법 {Array Substrate for Display Device and Manufacturing Method thereof}
본 발명은 표시장치용 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 비표시 영역의 소스/드레인(S/D) 금속패턴 상부에 형성되는 보호층 개구홀(Passivation Hole) 영역에서의 보호층 손상에 따른 문제들을 방지할 수 있는 표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치 중 액정 표시장치(LCD)는 화소영역 각각을 온(on)/오프(off) 제어하기 위한 스위칭 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 상부기판과, 그 사이에 형성되는 액정물질층을 포함하는 표시패널과, 박막 트랜지스터를 제어하기 위한 구동부를 포함하여 구성되며, 화소 영역에 구비된 화소(Pixel; PXL) 전극 및 공통 전압(Vcom) 전극 사이에 인가되는 전계에 따라 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
어레이기판에는 화상을 표시하는 하나 이상의 화소 또는 픽셀이 포함된 표시영역(AA)과 비표시영역(NA)이 정의되며, 통상 하부기판이라 불리는 어레이기판의 표시영역(AA) 내면에는 다수의 게이트배선(GL)과 데이터배선(DL)이 교차하여 화소(pixel: P)가 정의되고, 각각의 교차점마다 박막트랜지스터(Thin Film Transistor: T)가 구비되어 각 화소(P)에 형성된 투명 화소전극(미도시)과 일대일 대응 연결되어 있다.
어레이 기판에는 이러한 박막 트랜지스터, 배선 등을 형성하기 위하여 게이트 금속층, 반도체층, 소스/드레인 금속층, 화소 전극층, 공통전극 층 등의 다수의 레이어가 형성되며, 각 층 사이의 절연 또는 보호를 위한 층간 절연층 또는 보호층 등이 형성될 수 있다.
한편, 화소전극이 형성된 어레이 기판과 공통 전압 전극이 형성된 상부 기판이 구분되고 그 사이에 액정재료가 주입되어, 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 이러한 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 횡전계 방식의 액정표시장치는 기본적으로 하부기판 또는 어레이 기판상에 화소전극와 공통전압 전극을 동시에 형성하되, 양 전극이 동일한 레이어에 형성되는 방식과, 양 전극이 1 이상의 절연층을 사이에 두고 수평방향으로 떨어져 형성되되 하나의 전극은 핑거(Finger) 형상을 가지는 프린지 필드 스위칭(Fringe Field Switching; FFS) 타입이 있다.
또한, 어레이 기판 중 표시영역(AA) 외곽부의 비표시 영역(NA) 일부에는 기판 내외부에 있는 구동부에 연결하기 위한 연결패드, 기준 전압 또는 기준 신호들을 인가하기 위한 신호 인가 패드, 각종 측정용 패드 등이 형성될 수 있다.
이러한 비표시 영역에는 어레이 기판에 적층되는 소스/드레인 금속층 상부에 있는 절연층 또는 보호층의 일부가 개구(Open)되는 다수의 보호층 개구홀(Passivation Hole) 또는 보호층 컨택홀이 형성될 수 있다.
이러한 보호층 개구홀은 소스/드레인 금속패턴 상부에 적층되는 보호층 또는 절연층의 일부가 제거되어 소스/드레인 금속패턴을 노출시키는 개구부로서, 이러한 보호층 개구홀 상부에는 노출된 소스/드레인 금속패턴을 보호하기 위하여 또다른 추가 보호층이 형성될 수 있다.
이와 같이, 소스/드레인 금속 패턴 상부에 형성되는 보호층 개구홀의 경우, 보호층 개구홀 영역의 소스/드레인 금속패턴층과 그 상부에 접촉하여 적층되는 추가 보호층 사이의 접착력이 약해서 양 접촉층의 들뜸현상이 발생할 수 있고, 더 나아가서 추가 공정 중에 상부 보호층의 일부가 떨어져 나가는 이물 뜯김 현상이 발생할 수 있다.
이러한 보호층 개구홀 영역에서 소스/드레인 금속층과 상부 추가 보호층 사이의 들뜸현상이 발생하는 경우 측정의 정밀도가 떨어질 수 있고, 특히 이물 뜯김 현상에 의하여 발생된 보호층 이물질이 표시영역으로 유입되어 고착되는 경우 화소 불량이나 휘점 불량 등과 같은 표시불량을 초래할 수 있다.
이러한 배경에서, 본 발명의 목적은, 표시패널의 비표시영역에 형성된 보호층 개구홀 영역에서 금속패턴과 그 상부 보호층 사이의 접합력 부족으로 인한 문제점을 해결할 수 있는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 보호층 개구홀 영역에 형성된 소스/드레인 금속패턴과 그 상부의 보호층 사이에 투명 전극패턴(ITO)을 형성함으로써, 보호층 개구홀 영역에서의 보호층 들뜸 현상 및 보호층 이물 뜯김 현상을 방지할 수 있는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 어레이 기판상에 하부 투명전극 및 상부 투명 전극이 모두 배치되는 표시패널에 있어서, 비표시 영역에 있는 보호층 개구홀 영역에 형성된 소스/드레인 금속패턴 상부에 소스/드레인 커버층으로서 하부 투명 전극층을 형성하고, 그 상부에 보호층을 적층함으로써, 보호층 개구홀 영역에서의 보호층 들뜸 현상 및 보호층 이물 뜯김 현상을 방지할 수 있는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 본 발명의 일실시예는, 보호층 개구홀 영역을 포함하는 비표시영역과 표시영역을 포함하며, 상기 표시영역의 박막 트랜지스터 영역에는 게이트 금속패턴, 게이트 절연층(GI), 반도체층, 소스/드레인(SD) 금속층, 하부 보호층, 하부 투명전극층, 상부 보호층 및 상부 투명전극층이 순차적으로 형성되는 표시장치용 어레이 기판 제조방법으로서, 상기 보호층 개구홀 영역에 상기 게이트 절연층(GI), 소스/드레인(SD) 금속패턴, 하부 보호층을 형성하는 제1단계와, 상기 보호층 개구홀 영역 내의 상기 하부 보호층을 제거하여 상기 소스/드레인 금속패턴을 노출시키는 제2단계와, 상기 보호층 개구홀 영역 내에서 노출된 상기 소스/드레인 금속패턴 상부에 소스/드레인 커버층으로서 상기 하부 투명전극 패턴을 형성하는 제3단계, 및 상기 보호층 개구홀 영역 내의 상기 하부 투명전극 패턴 상부에 상기 상부 보호층을 형성하는 제4단계를 포함하는 표시장치용 어레이 기판 제조방법을 제공한다.
본 발명의 다른 실시예에서는, 보호층 개구홀 영역을 포함하는 비표시영역과 표시영역을 포함하며, 상기 표시영역의 박막 트랜지스터 영역에는 게이트 금속패턴, 게이트 절연층(GI), 반도체층, 소스/드레인(SD) 금속층, 하부 보호층, 하부 투명전극층, 상부 보호층 및 상부 투명전극층이 순차적으로 형성되는 표시장치용 어레이 기판으로서, 상기 보호층 개구홀 영역에는 게이트 절연층(GI), 소스/드레인(SD) 금속패턴, 상기 소스/드레인 금속패턴의 커버층으로서의 하부 투명전극패턴 및 상부 보호층이 순차적으로 형성되며, 상기 하부 투명전극패턴은 상기 소스/드레인 금속패턴과 상부 보호층의 접합력 저하에 따른 불량을 감소시키기 위하여 형성되는 표시장치용 어레이 기판을 제공한다.
본 발명의 또다른 실시예에서는, 보호층 개구홀 영역을 포함하는 비표시영역과 표시영역을 포함하는 표시장치용 어레이 기판의 제조방법으로서, 기판상에 게이트 금속패턴을 형성하고, 상부에 게이트 절연막을 형성하는 단계와, 반도체층, 소스/드레인 층을 증착한 후, 1 이상의 마스크를 이용한 포토 리소그래피 공정에 의하여 상기 표시영역 및 비표시영역 모두에 소스/드레인 금속패턴을 형성하는 단계와, 하부 보호층을 증착하고, 상기 보호층 개구홀 영역의 하부 보호층 일부를 제거하여 보호층 개구홀을 형성하는 단계와, 하위 투명 전극층을 증착한 후, 하위 투명전극 마스크를 이용하여 상기 보호층 개구홀 영역의 상기 소스/드레인 금속패턴 상부에 하위 투명 전극패턴이 형성되도록 하위 투명전극 패턴을 패터닝하는 단계, 및 전면에 상부 보호층을 형성하는 단계를 포함하는 표시장치용 어레이 기판의 제조방법을 제공한다.
본 발명의 일실시예에 의하면, 소스/드레인 금속층과 같은 금속패턴상에 형성되는 무기 보호층 개구홀(PAS Hole) 또는 유기 보호층 개구홀(PAC Hole) 영역에서, 소스/드레인 금속층과 그 상부의 보호층 사이에 접합력을 증가시키기 위한 투명 전극패턴을 형성함으로써, 보호층 개구홀 영역에서 금속층 및 보호층 사이의 접합력 부족으로 인한 들뜸 현상이나 보호층 재료 뜯김에 따른 표시 불량을 방지할 수 있다는 효과가 있다.
특히, 포토 아크릴(Photo-Acryl) 등과 같은 유기 절연층 또는 유기 보호층(PAC)이 사용되고, 어레이 기판상에 화소 투명전극 및 공통전압 투명전극이 동시에 배치되는 표시패널에 있어서, 비표시 영역의 보호층 개구홀(PAC Hole) 영역에 있는 소스/드레인 금속층과 그 상부의 보호층 사이에 투명 전극 패턴을 형성함으로써, 유기 보호층의 드라이 에칭(Dry Etching) 과정에서 측정용 패드에 있는 소스/드레인 금속층에 산화물층이 형성되어 금속층과 그 상부의 보호층 사이의 접착력이 약해져서 생기는 각종 문제점을 해결함으로써, 액정표시패널의 수율 증가와 불량률 감소를 도모할 수 있다.
도 1은 본 발명의 일 실시예가 적용되는 액정표시 패널의 어레이 기판을 도시하는 것으로서, 도 1의 (a)는 평면도, 도 1의 (b)는 단면도이다.
도 2는 본 발명의 일 실시예가 적용될 수 있는 보호층 개구홀 영역의 확대 평면도 및 확대 단면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 의한, 액정표시 패널용 어레이 기판의 제조방법의 전체 흐름을 도시하는 것으로, 도 3은 보호층 개구홀 영역 위주의 공정을, 도 4는 어레이 기판 전체 공정을 도시한다.
도 5는 본 발명의 일 실시예에 의한 어레이 기판의 제조공정에서의 단면도를 도시한다.
도 6은 본 발명의 일 실시예에 의하여 제조된 어레이 기판을 도시하는 것으로, 도 6의 (a), (b)는 평면도, 도 6의 (c), (d)는 단면도이다.
도 7은 본 발명의 다른 실시예에 의한 보호층 개구홀 영역의 단면도로서, 픽셀전극-온-탑(Pixel-on-Top; POT) 방식의 액정표시장치에 적용된 실시예이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예가 적용되는 액정표시 패널의 어레이 기판을 도시하는 것으로서, 도 1의 (a)는 평면도, 도 1의 (b)는 단면도이다.
본 발명의 일 실시예가 적용될 수 있는 액정표시장치의 어레이 기판은 다수의 게이트 라인(13)과 다수의 데이터 라인(14) 각각이 교차하는 영역에 형성되는 화소(15)를 포함하는 표시 영역(Active Area; AA; 11)과, 표시 영역 외곽의 비표시 영역(NA; 12)를 포함한다.
각 화소(15)에는 1 이상의 박막 트랜지스터가 형성되어 있고, 박막 트랜지스터에 포함된 드레인 전극에 연결되는 투명 전도성 재료의 화소 전극을 포함한다.
한편, 앞에서 대략 설명한 바와 같이, 액정 표시 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등이 있으며, 그 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 화소 전극과 공통 전극을 배치하여 화소 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
IPS 모드는 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡 전계를 일으켜 액정층의 배열을 조절하는 방식인데, 이러한 IPS 모드는 화소 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이며, FFS 모드는 화소 전극과 공통 전극을 절연층을 사이에 두고 이격되도록 형성시키되, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 일 실시예가 적용되는 액정 표시장치는 이와 같은 FFS 모드의 구조인 것이 바람직하지만, 그에 한정되는 것은 아니다.
또한, 본 발명의 일 실시예가 적용되는 액정 표시 장치는 상기 어레이 기판 이외에 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성되며, ?구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다. 또한, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printe Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있으며, 이러한 백라이트 유닛, 구동 회로부 등에 대한 세부 구성은 생략한다.
도 1의 (b)에 도시된 단면도에서는, 본 발명의 일 실시예가 적용될 수 있는 액정표시 장치로서 FFS 타입 중에서도 공통전압 전극 또는 공통 전극(Vcom)이 어레이 기판 또는 하부 기판의 최상부에 위치하는 소위 공통전극-온-탑(Vcom-On-Top; VOT)을 예시한다.
그러나, 본 발명의 실시예가 이러한 VOT 타입의 FFS 형식의 액정표시장치에만 국한되는 것은 아니며, 이에 대해서는 아래에서 더 상세하게 설명한다.
또한, 본 발명의 일 실시예가 적용될 수 있는 어레이 기판에서는 보호층(Passivation)으로서 하부의 제1 무기 보호층(PAS1)과, 그 상부의 유기 보호층(PAC) 및 그 상부의 제2 무기 보호층(PAS2)가 사용되는 경우를 포함한다.
무기 보호층은 질화실리콘(SiNx) 또는 산화실리콘(SiO2) 등과 같은 무기 절연재료로 형성되며, 유기 보호층은 포토-아크릴(Photo-Acryl), 아크릴레이트(Acrylate), 폴리아미드(Pilyamide) 등과 같은 재료로 형성될 수 있으나 그에 한정되는 것은 아니다.
본 발명의 일 실시예가 적용될 수 있는 어레이 기판의 단면을 더 세부적으로 살펴보면, 우선 유기 기판과 같은 기판상에 게이트 금속층이 형성되고, 그를 게이트 마스크를 이용한 포토 리소그래픽 공정을 포함하는 패터닝 공정에 의하여 게이트 전극(182)를 포함하는 게이트 금속층 또는 게이트 금속패턴을 형성한다.
그 게이트 금속층 상부에 게이트 절연층(Gate Insulator; GI)을 형성하고, 그 상부에 박막 트랜지스터의 채널을 이루는 반도체층(184)가 형성되고, 그 상부에 소스 전극(185) 및 드레인 전극(186)을 포함하는 소스/드레인 금속층 또는 소스/드레인(SD) 금속패턴이 형성된다.
한편, 상기와 같은 표시 영역에서의 박막 트랜지스터 부분에 게이트 금속층, 게이트 절연층, 반도체층 및 소스/드레인 금속층이 형성되는 동안, 본 발명의 일 실시예가 적용되는 비표시영역의 보호층 개구홀 영역(도 1의 (b)의 우측)에는 기판 상부에 게이트 절연층, 반도체층(184’) 및 소스/드레인 금속패턴(185’)이 형성될 수 있다.
이 상태에서 그 상부에 제1 무기 보호층(PAS1; 187) 및 유기 보호층(PAC; 188)이 순차적으로 적층되며, 보호층 마스크를 이용한 포토 공정 등에 의하여 제1 무기보호층 및 유기 보호층의 일부가 제거되는 개구홀 들이 형성된다.
즉, 표시 영역의 박막 트랜지스터 영역에서는 드레인 전극(186)을 화소 전극(189)과 연결하기 위한 드레인 컨택홀(Drain Contact Hole; 200)이 형성되고, 동일한 공정에 의하여 비표시 영역에서는 본 명세서에서 정의하는 비표시 영역에서의 보호층 개구홀(300)이 형성된다.
한편, 표시영역에서는 상기 유기 보호층(PAC; 188) 상부에 투명 전극 재료인 화소 전극층이 적층/패터닝되어 화소전극(189)이 형성되고, 전술한 드레인 컨택홀(200)을 통해서 상기 화소전극(189)이 드레인 전극(186)과 전기적으로 연결된다.
그러나, 이러한 화소전극층 패터닝 과정에서 비표시영역, 특히 비표시 영역의 보호층 개구홀(300) 영역에는 화소전극패턴이 형성되지 않으며, 따라서 보호층 개구홀(300) 영역의 노출된 소스/드레인 금속패턴(185’) 상부에 제2 무기 보호층(PAS2; 190)이 접촉하여 적층된다.
도 2는 본 발명의 일 실시예가 적용될 수 있는 보호층 개구홀 영역의 확대 평면도 및 확대 단면도이다.
평면도 상에서 볼 때, 다수의 보호층 개구홀(16)이 비표시 영역에 형성되어 있으며, 다수 보호층 개구홀(16)이 그룹핑 된 영역을 보호층 개구홀 그룹 영역(17)로 정의할 수 있다.
각각의 보호층 개구홀(16)을 단면에서 살펴보면, 도 2의 (b)와 같이, 하부에서부터 유기 기판(181), 게이트 절연층(GI; 183), 반도체층 (184’), 소스/드레인 금속패턴(185’)이 형성되고, 그 상부에 제1 무기 보호층(187; PAS1), 유기 보호층(188; PAC)이 적층된 후 2개의 보호층의 일부가 제거되어 보호층 개구홀(300)이 형성되고 그 상부에 제 2 무기 보호층(190; PAS2)이 적층된다.
이러한 단면 구조에서와 같이, 보호층 개구홀(300) 영역에서는 소스/드레인 금속패턴(185’)과 제1 무기보호층(190; PAS2)이 바로 접촉하게 되는데, 소스/드레인 금속층은 통상 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd) 등과 같은 저저항 특성을 갖는 금속물질로 형성되고 제 2 무기 보호층은 통상 질화산화물(SiNx) 등과 같은 무기 절연물질로 이루어져 있어서, 접촉재료의 이질성으로 인하여 접합력이 떨어지게 된다.
특히, 도 2의 (c)에서와 같이, 보호층 개구홀(300)을 형성하기 위해서는 제1 무기 보호층(187; PAS1) 및 유기 보호층(PAC)을 적층한 다음 포토 과정을 거쳐 개구홀 부분의 보호층들을 제거하기 위하여 건식 에칭(Dry Etching) 을 수행하게 되는데, 이러한 건식 에칭과정에서 노출된 소스/드레인 금속패턴(185’)이 플라즈마에 노출되면서 일정 두께의 산화금속층(185”)이 형성될 수 있다.
예를 들어, 소스/드레인 금속층이 구리(Cu)로 이루어진 경우, 그 상부에 산화층인 산화구리(CuO)층이 형성될 수 있다는 것이다.
이러한 산화금속층(185”)으로 인하여 그 상부에 증착되는 제2 보호층(PAS2; 190)과의 접합력이 떨어지게 되고, 따라서 도 2의 (d)와 같이 보호층 개구홀 영역에서 소스/드레인 금속패턴(185’)과 그 상부의 제2 무기 보호층(190; PAS2) 사이에 접합면의 들뜸 현상이 발생할 수 있으며, 이러한 접합면의 들뜸 현상에 의하여 제 2 무기 보호층의 일부가 보호층 이물질(190’)로 보호층으로부터 떨어져 나갈 수도 있게 된다.
이와 같이, 보호층 개구홀 영역에서 소스/드레인 금속패턴과 상부의 보호층 사이의 접합력 부족으로 인하여 발생한 접합면 들뜸 현상에 의하여, 보호층 개구홀 영역의 손상이 발생하게 되고, 특히 이 때 발생한 보호층 이물질(190’)은 이후 공정 진행시 표시 영역(Active Area)로 유입되어 고착되는 경우 표시 영역에서의 휘점 불량 등을 일으켜서 전체적으로 어레이 기판의 수율을 저하하게 된다.
이러한 현상은 어레이 기판의 제작 공정에서, 화소 전극층을 형성한 후 화소 전극 패턴을 패터닝하는 공정에서 비표시 영역에 있는 보호층 개구홀 영역에는 화소 전극 패턴을 생성하지 않으므로 발생한다.
즉, 제1 무기 보호층 및 유기 보호층(PAS)에 보호층 개구를 형성한 후, 전 기판에 투명 도전성 물질의 화소 전극 레이어를 증착하고, 그 상부에 감광재료인 포토 레지스트를 도포한 후 유기 보호층 마스크(PAC 마스크)를 이용하여 노광하여 현상하는 포토 리소그래피 공정을 수행함에 있어서, 상기 Pac 마스크가 비표시 영역의 보호층 개구홀 영역에는 패터닝되어 있지 않음으로 인해서 보호층 개구홀 영역에는 화소 전극 패턴이 형성되지 않기 때문이다.
이에 본 발명의 일 실시예는 전술한 문제점을 극복하기 위하여, 액정 표시 패널을 구성하는 어레이 기판의 비표시영역에 있는 보호층 개구홀 영역에서 소스/드레인 금속패턴과 상부 보호층 사이에 소스/드레인 금속패턴의 커버층으로서 하부 투명 전극 패턴을 형성함으로써, 보호층 개구홀 영역에서 소스/드레인 금속패턴과 보호층의 접합력 부족으로 인한 들뜸현상을 방지하고, 보호층 이물질에 의한 표시장치 불량을 방지하는 방안을 제시하고자 한다.
도 3 및 도 4는 본 발명의 일 실시예에 의한, 액정표시 패널용 어레이 기판의 제조방법의 전체 흐름을 도시하는 것으로, 도 3은 보호층 개구홀 영역 위주의 공정을, 도 4는 어레이 기판 전체 공정을 도시한다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 의하면, 보호층 개구홀 영역을 포함하는 비표시영역과 표시영역을 포함하며, 표시영역의 박막 트랜지스터 영역에는 게이트 금속패턴, 게이트 절연층(GI), 반도체층, 소스/드레인(SD) 금속층, 하부 보호층, 하부 투명전극층, 상부 보호층 및 상부 투명전극층이 순차적으로 형성되는 표시패널의 제조방법으로서, 보호층 개구홀 영역에 상기 게이트 절연층(GI), 소스/드레인(S/D) 금속패턴, 하부 보호층을 형성하는 제1단계(S310)와, 보호층 개구홀 영역 내의 하부 보호층을 제거하여 소스/드레인 금속패턴을 노출시키는 제2단계(S320)와, 보호층 개구홀 영역 내에서 노출된 상기 소스/드레인 금속패턴 상부에 소스/드레인 커버층으로서 하부 투명전극 패턴을 형성하는 제3단계(S330), 및 보호층 개구홀 영역 내의 하부 투명전극 패턴 상부에 상부 보호층으로서의 제 2 무기 보호층(PAS2)을 형성하는 제4단계(S340)를 포함하여 구성될 수 있다.
본 발명의 일 실시예에서는, 상기 하부 보호층이 제 1 무기 보호층(PAS1) 및 유기 보호층(PAC)을 포함하는 이중 보호층일 수 있으나, 그에 한정되는 것은 아니며, 1 이상의 무기 보호층만으로 이루어질 수도 있다.
이하에서는 하부 보호층이 제1 무기 보호층(PAS1) 및 유기 보호층(PAC)으로 이루어진 경우를 예시적으로 설명한다.
도 5는 도 3과 같은 어레이 기판의 제조공정에서의 단면도를 도시하며, 아래에서는 도 3 내지 도 5를 참고로 각 공정의 세부적인 구성을 상세하게 설명한다.
우선, 도 3의 S310 공정에서는, 도 5의 (a)와 같이 유리 기판(510) 상에 게이트 전극(515)을 포함하는 게이트 금속패턴을 형성하고, 그 상부의 기판 전면에 게이트 절연층(GI; 520)을 형성하며, 그 상부에 반도체층 패턴(530) 및 소스/드레인 금속패턴을 형성한다.
반도체층 패턴 및 소스/드레인 금속패턴은 표시 영역의 박막 트랜지스터 영역(도 5 각 도면의 좌측)과 비표시 영역의 보호층 개구홀 영역(도 5 각 도면의 우측) 모두에 형성될 수 있으며, 표시영역에 형성되는 소스/드레인 금속패턴은 데이터 라인(미도시)와 연결되는 소스 전극(542)과 드레인 전극(544)을 포함한다.
물론, 비표시 영역의 보호층 개구홀 영역에도 반도체층 패턴(530) 및 소스/드레인 금속패턴(540)이 형성되어 있으며, 경우에 따라서는 상기 반도체층 패턴(530)은 형성되지 않을 수도 있다.
도 4를 참조하여, 이러한 도 3의 S310 공정을 더 세부적으로 설명하면 다음과 같다.
우선, 게이트 금속패턴 형성공정(S410)으로서, 유리기판(510) 상에 게이트 금속층을 전체적으로 증착한 후 게이트 마스크 등을 이용한 포토 리소그래피 공정 및 식각 공정에 의하여 게이트 전극(515) 등을 포함하는 게이트 금속패턴을 패터닝한다. (S405)
포토 리소그래피 공정은 증착된 레이어를 일정 형상의 패턴으로 패터닝하기 이용하는 공정으로서, 증착층 상에 감광특성을 가지는 포토 레지스터(Photo-Resistor)를 도포한 후 일정하게 패터닝된 마스크를 배치한 상태에서 자외광 등으로 노광(포토 공정)하고, 포토 레지스터를 현상하면 마스크 패턴에 대응되는 포토 레지스터 층만 잔존하게 되며, 이 상태에서 건식 식각(Dry Etching) 또는 습식 식각(Wet Etching) 등의 공정에 의하여 포토 레지스터가 없는 부분의 레이어 재료를 제거함으로써, 포토 레지스터가 남아있었던 레이어의 부분만이 잔존하게 된다.
이러한 공정을 통해서 해당 마스크의 패턴과 대응되는 패턴이 해당 레이어에 형성될 수 있으며, 마스크에 의하여 노광이 안된 부분(자외광 차단 부분)이 패턴으로 형성되는 타입을 포지티브 방식, 노광이 된 부분(광이 투과된 부분)이 패턴으로 형성되는 타입을 네거티브 방식이 된다.
이하에서는 이러한 포토 리소그래픽 공정에 의하여 일정한 레이어의 패턴을 형성하는 것을 증착, 노광 및 에칭 공정으로 칭하기로 한다.
S405에서 패터닝된 게이트 금속패턴은 박막 트랜지스터 영역의 게이트 전극(515) 이외에 표시영역의 게이트 라인(미도시)과, 비표시영역의 게이트 패드, 공통 전극 배선(Vcom 배선) 등을 포함할 수 있으나, 본 명세서에서 정의되는 보호층 개구홀 영역에는 형성되지 않는다.
게이트 금속패턴은 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질로 형성될 수 있으나 그에 제한되는 것은 아니다.
이렇게 게이트 금속패턴을 형성한 후, 그 상부에 게이트 절연층(GI; 520)을 형성한다. 게이트 절연층(520)은 질화실리콘(SiNx) 또는 산화실리콘(SiO2) 등의 물질로서, 수천 Å의 두께로 형성될 수 있으며, TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.(S410)
게이트 절연막(520) 상부에는 반도체층이 증착된다.(S415) 반도체층은 소스 전극(542) 및 드레인 전극(544) 사이의 채널을 형성하기 위한 것으로서, 액티브층 또는 활성층이라 표현되기도 하며, 비정질 실리콘(a-Si)과 N+ 도핑층으로 구성되거나, 또는 몰리브덴 티타늄(MoTi)과 N+ 도핑층으로 구성될 수 있다.
반도체층 위에 소스/드레인 금속층이 증착되고, 소스 마스크를 이용한 포토 리소그래피 공정 및 습식 식각(Wet Etching) 공정에 의하여 일정한 패턴의 소스/드레인 금속패턴이 형성된다.(S420)
소스/드레인 금속패턴은 표시영역에서는 도 5에서와 같이 소스 전극(542) 및 드레인 전극(544)을 포함할 수 있으며, 비표시 영역의 보호층 개구홀 영역에서는 도 5의 (a)의 우측부분과 같이 소스/드레인 금속패턴(540)으로서 형성된다.
소스/드레인 금속층의 재료는 게이트 금속층과 같이 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질로 형성될 수 있으나 그에 제한되는 것은 아니다.
소스/드레인 금속패턴은 도시된 바와 같은 표시영역에서의 소스전극(542), 드레인 전극(544) 및 비표시영역에서의 소스/드레인 금속패턴(540) 이외에, 도시하지는 않았지만 표시영역의 데이터 라인, 비표시영역에서의 데이터 패드 등을 포함할 수 있다.
전술한 소스 마스크는 하프톤(Half-Tone) 마스크 또는 회절 마스크일 수 있으며, 이러한 하프톤 마스크를 이용하면 하나의 마스크 및 포토 리소그래피 공정과 2차례의 식각 공정을 통해서, 소스/드레인 금속패턴의 패터닝과 그 하부에 반도체층 패턴의 패터닝을 수행할 수 있다.
즉, 전술한 소스/드레인 금속층의 증착, 노광 및 습식 에칭(Wet Etching)을 통해서 소스/드레인 금속패턴을 형성한 후에, 다시 반도체층을 건식 식각(Dry Etching)하여 도 5의 (a)와 같은 반도체층 패턴을 형성할 수 있다.(S425)
이러한 소스/드레인 금속패턴의 패터닝 공정(S420) 및 반도체층 패터닝 과정에 의하여, 도 5의 (a) 우측과 같이, 비표시 영역의 보호층 개구홀 영역에도 일정한 패턴의 반도체층 패턴(530) 및 소스/드레인 금속패턴(540)이 형성된다.
그러나, 경우에 따라서는 비표시 영역의 보호층 개구홀 영역에는 반도체 층 패턴(530)은 형성되지 않을 수도 있다.
다음으로, 기판 전면에 제1 무기 보호층(PAS1)이 증착되며, 그 상부에 유기 보호층(PAC)이 증착된다.(S430, S435)
제1 무기 보호층(550)은 질화실리콘(SiNx)과 같은 무기 절연물질로 수천 Å 정도의 두께로 형성될 수 있으며, 경우에 따라서 실리콘(Si), 산소(O) 및 탄소(C)를 포함하는 가용성 물질(Soluble Material), 규소 화합물, 실록산(siloxane) 또는 폴리오가노 실록산(polyorgano siloxane) 등과 같은 물질로 형성될 수도 있다.
제1 무기 보호층(550) 상부에는 감광경화 특성을 가지는 포토아크릴(Photo-Acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기 절연물질로 이루어지는 유기 보호층(560; PAC)을 형성하며, 유기 보호층의 두께는 약1~2μm 일 수 있으나 그에 한정되는 것은 아니다.
통상적으로 제1 무기 보호층(PAS1) 보다 유기 보호층(PAC)의 두께가 더 두꺼우며, 제1 무기 보호층 재료의 경우 전기 저항이 크고 따라서 상하부 금속패턴에 의하여 형성되는 기생 커패시턴스 등과 같은 용량성분이 큰 반면, 유기 보호층 재료인 포토 아크릴 등은 기생 캐패시턴스의 발생이 적다는 장점이 있다.
즉, 유기 보호층(PAC)을 사용하는 이유로는, 포토 아크릴과 같은 유기 절연재료의 경우 무기 보호층 또는 무기 절연막(PAS)에 비해서 두껍께 하더라도 전기적 저항이 크지 않고, 유전율이 커서 기생 캐패시턴스 발생이 최소화되고, 공정상 유리한 점이 있다는 것이다. 공정상의 장점은, 무기 보호층(PAS)은 패터닝하기 위하여 그 위에 포토 레지스터 증착, 노광, 현상, (식각), 잔여 포토레지스터 제거 등을 통해서 포토 레지스터를 모두 제거해야 다음 공정으로 넘어갈 수 있지만, 유기 절연재료는 감광 및 경화 특성을 가지므로 별도의 포토 레지스트의 증착이 필요없이 바로 노광, 현상 또는 식각 후 잔존하는 유기 절연막을 바로 유기 보호막으로 사용할 수 있으므로 공정상 유리하다는 것이다.
하지만, 유기 보호층의 경우 하부에 있는 금속층(소스/드레인 금속층) 및 반도체층과의 접합력이 떨어지고 유기절연물질이 반도체층 재료와 접촉함으로서 발생할 수 있는 채널 오염 및 박막 트랜지스터의 특성 저하를 방지하기 위하여 제1 무기 보호층(PAS1; 550)을 이용한다.
이상의 경우, 제1 무기 보호층(PAS1; 550) 및 유기 보호층(PAC; 560)의 이중층 구조를 통칭하여 하부 보호층으로 정의할 수 있다.
그러나, 전술한 바와 같이, 본 발명의 실시예에서는 하부 보호층이 제 1 무기 보호층(PAS1) 및 유기 보호층(PAC)으로 이루어진 것에 한정되지 않으며, 1 이상의 무기 보호층만으로 이루어진 경우까지도 포함할 수 있다.
한편, 제1 무기 보호층(PAS1; 550) 및 유기 보호층(PAC; 560)이 증착되고, 유기 보호층 마스크 등을 이용한 포토 리소그래피 공정에 의하여 노광된다. (S435)
유기 보호층(560) 재료인 포토 아크릴은 감광경화 특성을 가지므로, 유기 보호층 마스크에 의하여 광에 노출된 부분은 경화되고, 그 상태에서 건식 식각(Dry Etching)을 수행함으로써, 유기 보호층(PAC)과 그 하부의 제1 무기 보호층(PAS1)을 패터닝한다.(S440)
물론, 위에서는 제 1 무기 보호층(PAS1) 및 유기 보호층(PAC)을 적층한 후 1개의 마스크(유기 보호층 마스크)와 노광/식각 공정을 통하여 한꺼번에 패터닝하는 것으로 설명하였으나, 경우에 따라서 제1 무기 보호층과 유기 보호층의 패터닝시 마스킹 및 노광/식각 공정이 별도로 진행될 수도 있다. 즉, 제1 무기 보호층(PAS1) 증착, 무기 보호층 마스크를 이용한 포토 리소그래픽 공정 및 식각을 통한 제1 무기 보호층 패터닝 과정과, 유기 보호층(PAC) 증착, 유기 보호층 마스크를 이용한 포토 리소그래픽 공정 및 식각을 통한 유기 보호층 패터닝 과정이 별도로 진행될 수도 있다.
이러한 유기 보호층(PAC) 패터닝 과정을 거치면, 도 5의 (b)와 같이, 표시영역의 박막 트랜지스터 영역에서는 상기 드레인 전극부분에 드레인 컨택홀을 위한 제1 개구부(565)가 형성됨과 동시에, 비표시 영역에는 본 발명에 의한 보호층 개구홀을 위한 제2 개구부(565’)가 형성된다.
그 상부에 하위 투명전극층이 증착된 후 패터닝된다.(S450)
본 발명의 일 실시예는 하부 기판인 어레이 기판에 투명화소 전극과 투명 공통전극이 동시에 형성되는 IPS 또는 FFS 타입의 액정 표시장치에 적용될 수 있으며, FFS 타입은 다시 하나의 층간 절연층을 사이에 두고 투명한 화소 전극이 기판의 최상부에 형성되는 픽셀전극-온-탑(Pixel-on-Top; POT) 타입과, 투명한 공통 전압 전극(Vcom)이 기판 최상부에 형성되는 공통전극-온-탑(Vcom-on-Top; VOT) 타입을 포함한다.
도 5에서는 공통전극-온-탑(Vcom-on-Top; VOT) 타입을 예시하지만, 이에 한정되는 것은 아니며 도 7 등에서 설명할 바와 같이, 픽셀전극-온-탑(Pixel-on-Top; POT) 타입 등에도 본 발명이 적용될 수 있을 것이다.
따라서, 도 5의 실시예에서는, 하위 투명전극(ITO)층 증착된 후에 형성된 후 표시영역에서는 화소 전극(570’)을 형성하도록 패터닝되고, 비표시 영역에서의 보호층 개구홀 영역에는 노출된 소스/드레인 금속패턴 상부에 그와 접촉하도록 하부 투명전극패턴(570)을 형성한다.
더 상세하게는, 전술한 제1 무기 보호층 패터닝 및 유기 보호층 패터닝 공정에 의하여 표시영역에서는 드레인 컨택홀 개구부(565) 및 보호층 개구홀 개구부(565’)가 형성된 상태에서, 기판 전면에 하부 투명 전극재료층을 증착한다. 그런 다음, 포토 레지스터를 전면에 도포한 후, 일정 패턴이 형성된 하부 투명전극 마스크를 이용하여 노광하고, 습식 식각(Wet Etching)을 수행함으로써 하부 투명전극 패턴인 화소 전극 패턴(570’) 및 하부 투명전극 패턴(570)을 형성한다. 즉, 하부 투명 전극패턴은 표시 영역에서는 화소 전극(PXL) 패턴으로 형성되고, 비표시 영역의 보호층 개구홀 영역에서는 소스/드레인 금속패턴을 커버하는 S/D 커버층으로서의 하부 투명전극 패턴(570)으로 형성된다.(S450; 도 5의 (c))
이 때, 하부 투명전극 재료는 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등일 수 있으나 그에 한정되는 것은 아니다.
편의상, 본 명세서에서는 투명 전극 재료 또는 투명 전극층을 ITO로 대표하여 설명하기도 한다.
이상과 같이, 공통전극-온-탑(Vcom-on-Top; VOT) 타입에서 표시 영역에서의 화소 전극층이 되는 하부 투명 전극 패턴을 패터닝할 때, 비표시 영역의 보호층 개구홀 영역에도 하부 투명 전극 패턴이 형성되도록 하는 점에서 도 2의 경우와 차별화된다.
즉, 도 2와 같은 구조의 보호층 개구홀 형성 공정에서는 화소 전극층의 패터닝을 위한 마스크의 경우 비표시 영역의 보호층 개구홀 영역에는 특정한 패턴이 형성되어 있지 않아서 보호층 개구홀 영역에는 하부 투명 전극 패턴이 형성되지 않았지만, 도 5와 같은 실시예에서는 하부 투명 전극 패터닝시 사용되는 하부 투명전극 마스크 또는 화소 전극 마스크가 비표시 영역의 보호층 개구홀 영역에도 보호층 개구홀에 대응되는 일정한 패턴을 가지고 있어서 결과적으로 비표시 영역의 보호층 개구홀 영역에도 노출된 소스/드레인 금속패턴(540)을 덮는 커버층으로서의 하부 투명전극 패턴(570)이 형성되도록 패터닝하는 것이다.
이렇게 형성된 보호층 개구홀 영역의 하부 투명전극 패턴(570)이 아래의 소스/드레인 금속패턴(540)과 그 상부의 상부 보호층(PAS2) 사이의 접합층으로 기능함으로써, 도 2의 경우 발생하는 소스/드레인 금속패턴과 상부 보호층의 접합력 부족에 따른 문제점을 해결할 수 있게 된다.
화소 전극패턴(570’) 및 하부 투명 전극패턴(570)의 패터닝 공정 이후에 기판 전면에 상부 보호층인 제2 무기 보호층(PAS2; 580)을 패터닝한다.(S455; 도 5의 (d)) 다시 말해, 질화실리콘(SiNx)과 같은 무기 절연물질층을 증착하고, 보호층 마스크를 이용한 포토리소그래피 공정 및 건식 식각 공정을 통해 일정한 패턴의 제 2 무기 보호층 패턴을 형성한다.
다음으로, 제2 무기 보호층(PAS2) 상부에 상부 투명전극층인 공통전압 패턴을 형성한다.(S460) 즉, ITO 또는 IZO와 같은 투명 도전성 물질층을 기판전면에 도포한 후, 상부 투명전극 마스크 또는 공통전극 마스크를 이용한 노광, 습식 식각(Wet Etching)을 통해서 표시영역에서의 공통전극(Vcom) 패턴(590)을 형성하며, 이러한 공통전극 패턴은 도 5의 (e)와 같이, 각 화소마다 핑거(Finger) 형상을 가질 수 있다.
한편, 본 발명의 실시예에서 정의되는 보호층 개구홀은 어레이 기판의 비표시 영역에서 소스/드레인 금속 패턴이 형성된 부분의 상부에 있는 보호층의 일부가 제거되어 오픈되는 모든 개구부(Aperture), 홀(Hole), 컨택홀(Contact Hole)을 포괄하는 것으로 정의된다. 그러한 보호층의 일부가 제거되어 오픈된 영역에는 다른 보호층 등과 같이 추가적인 층 또는 레이어가 형성될 수 있다.
이러한 보호층 개구홀의 주된 용도는 크게 크기 측정을 위한 것, 소스/드레인 금속패턴의 전기적 특성 측정을 위한 것 또는 정전기 방지회로의 일부를 구성하는 것을 포함할 수 있으나 그에 한정되는 것은 아니다.
각 용도를 더 세부적으로 설명하면, 표시영역의 박막 트랜지스터를 구성하는 드레인 전극을 노출하기 위한 드레인 컨택홀이 형성되는데, 이러한 드레인 컨택홀의 정밀한 크기 측정이 필요하지만, 그 크기가 작도 수많은 화소마다 형성되므로 모든 드레인 컨택홀의 크기를 정확히 측정하는 것이 어렵다. 이를 위하여 보호층 개구홀이 이용될 수 있는 바, 도 5에서 설명한 바와 같이, 비표시 영역의 보호층 개구홀은 표시 영역의 드레인 컨택홀의 형성과 동일한 공정으로 수행되고, 보호층 컨택홀이 드레인 컨택홀의 크기보다 상대적으로 크기 때문에, 보호층 개구홀의 목표크기 대비 실제 크기를 측정하면 공정의 정밀도를 알 수 있고, 그러한 정밀도는 곧 드레인 컨택홀의 공정 정밀도와 동일하므로, 드레인 컨택홀의 사이즈 측정(Critical Dimension)이 가능한 것이다.
한편, 상기 보호층 개구홀 영역에는 소스/드레인 금속패턴이 형성되며, 이와 같이 비표시 영역에서 소스/드레인 금속패턴이 필요한 부분은 게이트 금속패턴과 연결되는 부분으로서, 구체적으로는 공통전극 배선(Vcom Line)을 표시 영역(A/A)으로 연결하는 부분, 게이트 패드(Gate Pad)를 표시영역의 게이트 배선과 연결하는 부분, 데이터 IC를 표시 영역의 데이터 라인과 연결하는 부분, 데이터 라인을 공통전극(Vcom)과 연결하는 부분 등이 있다. 이와 같이, 비표시 영역에서도 소스/드레인 금속패턴 상부에 개구부가 형성되어야 하는 경우가 많고, 이러한 개구부에 의하여 소스/드레인 금속층의 전기적인 특성을 측정할 수 있게 된다.
그 밖에도, 더미(Dummy) 전기 특성 측정 패턴(표시 영역외 패널부분 및 원장 유리기판에 삽입), 레이어 간 오버랩되는 구간(예를 들면, 소스/드레인과 유기 보호층)이 있는 크기 측정을 위한 패턴 등에도 보호층 개구홀이 이용될 수 있다.
또한, 비표시 영역에 있는 정전기 방지회로의 경우에도, 예를 들면, 3개의 트랜지스터가 서로 연결된 형태의 경우에도 소스/드레인 금속패턴을 외부에 노출하기 위한 개구부가 필요하며, 이 때 본 발명에 의한 보호층 개구부가 사용될 수 있다.
한편, 도 4와 같은 본 발명의 일 실시예에 의한 어레이 기판 제조를 위한 전체 공정을 요약하면 다음과 같다.
기판상에 게이트 금속패턴을 형성하고, 상부에 게이트 절연막을 형성하는 공정(S405, S410)과, 반도체층, 소스/드레인 층을 증착한 후, 1 이상의 마스크를 이용한 포토 리소그래피 공정에 의하여 표시영역 및 비표시영역 모두에 소스/드레인 금속패턴을 형성하는 공정(S415, S420, S425)과, 하부 보호층인 제1 무기 보호층(PAS1) 및 유기 보호층(PAC)을 증착하고, 보호층 개구홀 영역의 하부 보호층 일부를 제거하여 보호층 개구홀을 형성하는 공정(S430, S435, S440)을 수행한다.
다음으로, 하위 투명 전극층인 화소 전극층을 증착한 후, 하위 투명전극 마스크를 이용하여 보호층 개구홀 영역의 소스/드레인 금속패턴 상부에 S/D 커버층으로서의 하위 투명 전극패턴이 형성하는 하위 투명전극 패터닝 공정(S450)과, 그 상부 전면에 상부 보호층인 제2 무기 보호층(PAS2)을 형성하는 공정을 포함할 수 있다.
도 6은 본 발명의 일 실시예에 의하여 제조된 어레이 기판을 도시하는 것으로, 도 6의 (a), (b)는 평면도, 도 6의 (c), (d)는 단면도이다.
도 6의 (a)와 같이 어레이 기판의 비표시 영역에는 1 이상의 보호층 개구홀(600)이 형성되어 있으며, 이상에서 설명한 바에 의하면, 그러한 보호층 개구홀(600) 영역에는 소스/드레인(S/D) 커버층으로서 하부 투명전극 패턴(570)이 형성된다. 즉, 화소 투명 전극(PXL ITO)과 동일한 공정으로 형성되는 하부 투명전극 패턴(570)이 보호층 개구홀(600)의 소스/드레인 금속패턴과 그 상부 보호층 사이에 형성되어 보호층 들뜸 현상 및 이물질 발생 현상을 방지하게 된다.
이 때, 하부 투명 전극패턴(570)은, 도 6의 (a)에서와 같이 다수의 보호층 개구홀(600)이 포함된 전체 영역을 모두 덮도록 넓게 패터닝될 수도 있고, 도 6의 (b)와 같이 각 개별 보호층 개구홀(600)마다 분리되어 패터닝될 수도 있을 것이다.
한편, 본 발명의 일 실시예에 따라 제조된 어레이 기판의 비표시 영역에 있는 보호층 개구홀의 단면을 살펴보면, 도 6의 (c)와 같이, 보호층 개구홀 하부에 형성된 소스/드레인 금속패턴(540)이 있으며, 그 상부에 형성되는 제1 무기 보호층(PAS1; 550) 및 유기 보호층(PAC; 560)이 제거되어 노출된 소스/드레인 금속패턴(540) 상부에 하위 투명전극 패턴(570)이 형성되고, 그 위에 상부 보호층인 제 2 무기 보호층(PAS; 580)이 형성된다.
따라서, 도 6의 (d)와 같이, 유기 보호층의 건식 식각 공정 등에서 노출된 소스/드레인 금속패턴(540)에 산화막(540’)이 형성되더라도 그 상부에 형성되는 도전성 재료의 하부 투명전극 패턴(570)이 일종의 접촉 매개층으로 기능하여, 소스/드레인 금속패턴(540)과 그 위의 제2 무기 보호층(PAS2; 580)의 접합력을 향상시시킬 수 있다.
그러므로, 도 2에서 설명한 구성, 즉 보호층 개구홀 영역의 소스/드레인 금속패턴과 상부 보호층이 바로 접촉함으로써 발생하는 상부 보호층의 들뜸 현상과 그에 따른 보호층 이물질으로 인한 불량 발생 등을 억제할 수 있는 것이다.
이상에서는 표시패널 비표시 영역의 보호층 개구홀 영역에 있는 소스/드레인 커버층인 하부 투명 전극패턴이 화소 투명전극층(PXL ITO)으로 형성되는 것으로 설명하였으나, 하부 투명 전극패턴이 공통전극층(Vcom ITO)으로 형성될 수도 있다.
도 7은 본 발명의 다른 실시예에 의한 보호층 개구홀 영역의 단면도로서, 픽셀전극-온-탑(Pixel-on-Top; POT) 방식의 액정표시장치에 적용된 실시예이다.
도 7에 도시된 바와 같이, 투명한 화소 전극이 기판의 최상부에 형성되는 픽셀전극-온-탑(Pixel-on-Top; POT) 타입에서는, 제 1 무기 보호층(PAS1) 및 유기 보호층(PAC) 상부에 공통전압을 위한 투명전극인 Vcom ITO 패턴(670’)이 패터닝되며, 그와 동일한 공정으로 보호층 개구홀 영역에는 하부 투명전극 패턴으로서 공통전압 투명전극 패턴(670)이 형성된다. 이러한 Vcom ITO 층인 공통전압 투명전극 패턴(670)은 소스/드레인 금속패턴의 커버층으로 기능하여, 전술한 바와 같은 소스/드레인 금속패턴과 상부 보호층(PAS2) 사이의 접합력을 향상시킨다.
한편, 도 4~6과 같이 공통전압-온-탑(VOT) 타입의 어레이 기판의 경우에는, 제1 무기 보호층(PAS1)과 유기 보호층(PAC)을 선택적으로 제거하기 위하여 노광 이후 건식 식각(Dry Etching)을 수행하는 반면, 도 7과 같은 픽셀전극-온-탑(POT) 타입에서는 제1 무기 보호층(PAS1)과 유기 보호층(PAC)을 선택적으로 제거하기 위하여 노광이후 바로 현상하는 공정이 진행되는 점에서 다소 차이가 있다.
이 때, 현상 공정보다는 건식 식각(Dry Etching) 공정에서 플라즈마에 노출된 소스/드레인 금속패턴의 산화가 더 활발하게 일어날 수 있다는 점에서, 도 7과 같은 픽셀전극-온-탑(POT) 타입보다는 도 5와 같은 공통전압-온-탑(VOT) 타입의 경우 보호층 개구홀에서의 상부 보호층(PAS2) 접합력 감소가 더 심할 수 있을 것이며, 따라서 본 발명의 더 유용하게 활용될 수 있을 것이다.
그러나, 반드시 건식 식각 공정에서만 소스/드레인 금속패턴의 산화가 발생하는 것은 아니므로, 도 7과 같은 픽셀전극-온-탑(POT) 타입에서도 본 발명의 기술적 사상이 적용될 수 있다.
또한, 비록 금속패턴의 산화가 발생하지 않더라도, 보호층 개구홀 영역에서 소스/드레인 금속패턴과 이질적인 무기 보호층(PAS2)가 바로 접촉함으로써 접합력이 감소할 수 있으므로, 도 7과 같은 본 발명의 실시예에 의하여 하부 투명 전극패턴(Vcom ITO층)이 소스/드레인 금속패턴과 상부 보호층(PAS2) 사이에 배치되어 층간 접합력을 향상시킬 수 있을 것이다.
이상과 같은 본 발명의 각 실시예는 반드시 액정 표시 장치(LCD)용 어레이 기판에만 적용되는 것은 아니며, 비표시 영역에 있는 개구홀 또는 컨택홀 영역에서 소정의 금속패턴 상부에 무기 보호층이 바로 접촉하여 접합력 불량이 발생할 수 있는 모든 형태의 표시장치용 기판에 적용될 수 있을 것이다. 예를 들면, 유기 전계 발광 표시장치(OLED), 플라즈마 패널 표시장치(PDP) 등을 위한 어레이 기판 모두에 적용될 수 있을 것이다.
이상과 같이, 본 발명의 여러 실시예에 의하면, 표시패널용 어레이기판의 비표시 영역에 있는 보호층 개구홀 영역에 형성된 소스/드레인 금속패턴과 그 상부의 보호층 사이에 투명 전극패턴(ITO)을 형성함으로써, 보호층 개구홀 영역에서의 보호층 들뜸 현상 및 보호층 이물 뜯김 현상을 방지하는 효과가 있다.
또한, 소스/드레인 금속패턴상에 형성되는 무기 보호층 개구홀(PAS Hole) 또는 유기 보호층 개구홀(PAC Hole) 영역에서, 소스/드레인 금속패턴과 그 상부의 보호층 사이에 접합력을 증가시키기 위한 투명 전극패턴을 형성함으로써, 보호층 개구홀 영역에서 금속층 및 보호층 사이의 접합력 부족으로 인한 들뜸 현상이나 보호층 재료 뜯김에 따른 표시 불량을 방지할 수 있다는 효과가 있다.
특히, 포토 아크릴(Photo-Acryl) 등과 같은 유기 보호층(PAC)이 사용되고, 어레이 기판상에 화소 투명전극 및 공통전압 투명전극이 동시에 배치되는 표시패널에 있어서, 비표시 영역의 보호층 개구홀(PAC Hole) 영역에 있는 소스/드레인 금속층과 그 상부의 보호층 사이에 투명 전극 패턴을 형성함으로써, 유기 보호층의 드라이 에칭(Dry Etching) 과정에서 측정용 패드에 있는 소스/드레인 금속층에 산화물층이 형성되어 금속층과 그 상부의 보호층 사이의 접착력이 약해져서 생기는 각종 문제점을 해결함으로써, 액정표시패널의 수율 증가와 불량률 감소를 도모하는 효과가 있다.
실제로 본 발명의 실시예가 적용된 표시패널의 휘점 불량 정도를 테스트한 결과, 아래 표와 같이, 도 2와 같이 보호층 개구홀 영역에서 소스/드레인 금속패턴과 그 상부 보호층(PAS2)이 바로 접촉하는 구조에서는 표시영역의 휘점 불량 발생비율이 9.08%에 달했으나, 본 발명의 실시예 중에서 도 5의 구성을 적용하여 보호층 개구홀 영역에서 소스/드레인 금속패턴과 상부 보호층(PAS2) 사이에 S/D 커버층으로 화소 투명전극(ITO) 패턴을 형성한 경우 휘점 불량이 전혀 발생하지 않았다.
도 2의 구조
(S/D 패턴과 PAS2 Direct Contact)		 본 발명 실시예 (도 5)
(S/D 패턴과 PAS2 Layer 사이에 PXL Covering PTN 형성)
휘점불량 발생율 9.08% 0.00%
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
510 : 기판 520 : 게이트 절연층
540 : 소스/드레인 금속패턴 550 : 제1 무기 보호층(PAS1)
560 : 유기 보호층(PAC) 565, 565’ : 제1, 2개구부
570 : 하부 투명전극 패턴(PXL ITO) 570’ : 화소 투명전극
580 : 제2 무기 보호층(PAS2) 590 : 공통전극(Vcom) 패턴
670 : 하부 투명전극 패턴(Vcom ITO)

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 보호층 개구홀 영역을 포함하는 비표시영역과 표시영역을 포함하며, 상기 표시영역의 박막 트랜지스터 영역에는 게이트 금속패턴, 게이트 절연층(GI), 반도체층, 소스/드레인(SD) 금속층, 하부 보호층, 하부 투명전극층, 상부 보호층 및 상부 투명전극층이 순차적으로 배치되는 표시장치용 어레이 기판에 있어서,
    상기 보호층 개구홀 영역에는 게이트 절연층(GI), 상기 소스/드레인(SD) 금속층과 동일 레이어로 형성되는 소스/드레인(SD) 금속패턴, 상기 소스/드레인 금속패턴의 커버층으로서의 상기 소스/드레인 금속패턴의 상면과 직접 접촉하는 하부 투명전극패턴 및 상부 보호층이 순차적으로 형성되며, 상기 하부 투명전극패턴은 상기 소스/드레인 금속패턴과 상부 보호층의 접합력 저하에 따른 불량을 감소시키기 위하여 제공되는 표시장치용 어레이 기판.
  10. 제9항에 있어서,
    상기 하부 보호층은 제 1 무기 보호층(PAS1) 및 유기 보호층(PAC)을 포함하는 다층 구조의 보호층이고, 상기 상부 보호층은 제 2 무기 보호층(PAS2)인 것을 특징으로 하는 표시장치용 어레이 기판.
  11. 제10항에 있어서,
    상기 하부 투명전극 패턴은 화소전극층(PXL ITO Layer)이고, 상기 상부 투명전극 층은 공통전압 전극층(Vcom ITO Layer)인 것을 특징으로 하는 표시장치용 어레이 기판.
  12. 제10항에 있어서,
    상기 유기 보호층은 포토-아크릴(Photo-Acryl; PAC) 층인 것을 특징으로 하는 표시장치용 어레이 기판.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020140046151A 2014-04-17 2014-04-17 표시장치용 어레이 기판 및 그 제조방법 KR101600306B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140046151A KR101600306B1 (ko) 2014-04-17 2014-04-17 표시장치용 어레이 기판 및 그 제조방법
EP15164032.3A EP2933679B1 (en) 2014-04-17 2015-04-17 Array substrate for display device and manufacturing method thereof
CN201510184664.2A CN105047671B (zh) 2014-04-17 2015-04-17 用于显示装置的阵列基板及其制造方法
US14/689,274 US9679825B2 (en) 2014-04-17 2015-04-17 Array substrate for display device and manufacturing method thereof
US15/592,624 US10083881B2 (en) 2014-04-17 2017-05-11 Array substrate for display device and manufacturing method thereof
US16/110,726 US10504800B2 (en) 2014-04-17 2018-08-23 Array substrate for display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046151A KR101600306B1 (ko) 2014-04-17 2014-04-17 표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150120583A KR20150120583A (ko) 2015-10-28
KR101600306B1 true KR101600306B1 (ko) 2016-03-08

Family

ID=52991528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140046151A KR101600306B1 (ko) 2014-04-17 2014-04-17 표시장치용 어레이 기판 및 그 제조방법

Country Status (4)

Country Link
US (3) US9679825B2 (ko)
EP (1) EP2933679B1 (ko)
KR (1) KR101600306B1 (ko)
CN (1) CN105047671B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104749836B (zh) * 2015-04-23 2018-10-23 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示装置及制作方法
JP2017076010A (ja) * 2015-10-13 2017-04-20 パナソニック液晶ディスプレイ株式会社 表示装置
CN105319792B (zh) * 2015-11-16 2019-01-04 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
US9798202B2 (en) * 2016-03-11 2017-10-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. FFS mode array substrate with TFT channel layer and common electrode layer patterned from a single semiconductor layer and manufacturing method thereof
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN108987418A (zh) * 2018-09-11 2018-12-11 惠科股份有限公司 阵列基板及其制备方法和显示器件
KR102601826B1 (ko) * 2018-12-31 2023-11-13 엘지디스플레이 주식회사 유기 조명 장치
CN110109300B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制作方法
US11690244B2 (en) 2019-05-27 2023-06-27 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
CN112103299B (zh) * 2020-09-04 2022-05-03 Tcl华星光电技术有限公司 显示面板的制备方法及显示面板
TWI818248B (zh) * 2021-04-07 2023-10-11 元太科技工業股份有限公司 顯示裝置及其製造方法
CN115985848A (zh) * 2023-02-27 2023-04-18 之江实验室 一种薄膜晶体管驱动的光电器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315919B1 (ko) * 1998-11-12 2002-06-20 윤종용 액정표시장치및그제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5342495A (en) * 1993-02-03 1994-08-30 Vlsi Technology, Inc. Structure for holding integrated circuit dies to be electroplated
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
JP4487318B2 (ja) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101728164B1 (ko) * 2009-12-31 2017-05-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR101889440B1 (ko) * 2011-12-06 2018-08-20 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315919B1 (ko) * 1998-11-12 2002-06-20 윤종용 액정표시장치및그제조방법

Also Published As

Publication number Publication date
US10504800B2 (en) 2019-12-10
US10083881B2 (en) 2018-09-25
EP2933679B1 (en) 2017-02-01
US9679825B2 (en) 2017-06-13
KR20150120583A (ko) 2015-10-28
CN105047671B (zh) 2018-04-10
US20170250202A1 (en) 2017-08-31
EP2933679A1 (en) 2015-10-21
US20150303123A1 (en) 2015-10-22
CN105047671A (zh) 2015-11-11
US20180366377A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
KR101600306B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR101577659B1 (ko) 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
JP5392670B2 (ja) 液晶表示装置及びその製造方法
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
JP6497876B2 (ja) 液晶表示パネル、及びその製造方法
JP2006013513A (ja) 薄膜トランジスタアレイ基板及びその製造方法
WO2008010342A1 (fr) Substrat de panneau d'affichage, panneau d'affichage utilisant le substrat, procédé de fabrication du substrat de panneau d'affichage et procédé de fabrication du panneau d'affichage
US9927658B2 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
KR102373687B1 (ko) 표시장치 및 이의 제조방법
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
KR20080046604A (ko) 어레이 기판, 표시장치 및 그 제조 방법
US8351015B2 (en) Liquid crystal display panel and method for testing the same
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP2008066358A (ja) 液晶表示パネルおよびその製造方法
KR20050026588A (ko) 액정표시소자 및 그 제조방법
US20060054889A1 (en) Thin film transistor array panel
KR20150051531A (ko) 액정표시장치의 제조방법
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR101863148B1 (ko) 액정 표시장치와 이의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR102272045B1 (ko) 액정 디스플레이 장치의 제조 방법
KR20210086261A (ko) 표시 장치 및 그 제조 방법
KR101385244B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 4