KR102601612B1

KR102601612B1 - 표시 장치

Info

Publication number: KR102601612B1
Application number: KR1020180164741A
Authority: KR
Inventors: 이영재
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-12-19
Filing date: 2018-12-19
Publication date: 2023-11-13
Also published as: KR20200076061A

Abstract

본 발명은 제1 기판 상에서 서로 교차 배열되어 복수의 서브 화소를 정의하는 게이트 라인 및 데이터 라인; 상기 복수의 서브 화소 별로 구비되어 있는 화소 전극; 상기 화소 전극과 함께 전계를 형성하는 공통 전극; 및 상기 공통 전극과 전기적으로 연결되어 있는 제1 공통 라인을 포함하여 이루어지고, 상기 제1 공통 라인은 상기 데이터 라인과 교차하는 방향으로 연장되어 있고, 상기 데이터 라인과 중첩되지 않도록 구비되어 있는 표시 장치를 제공한다.

Description

표시 장치{Display Device}

본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로는 액정 표시 장치에 관한 것이다.

표시 장치는 복수의 서브 화소를 구비하는 박막 트랜지스터 기판을 포함하여 이루어진다. 상기 박막 트랜지스터 기판 상에는 상기 복수의 서브 화소를 정의하기 위해서 게이트 라인과 데이터 라인이 교차 배열되어 있고, 상기 게이트 라인과 데이터 라인이 교차되는 영역에 박막 트랜지스터가 구비되어 있고, 상기 박막 트랜지스터와 연결되도록 화소 전극이 형성되어 있다.

액정 표시 장치는 화소 전극과 공통 전극 사이의 전압 차에 의해 발생하는 전계에 의해 액정의 배열을 구동하고 그와 같은 액정의 배열 구동에 의해 광투과량을 조절하여 화상을 표시하는 장치이다. 따라서, 상기 공통 전극에 공통 전압을 공급하기 위해서 공통 라인이 필요하게 된다. 상기 공통 라인은 일반적으로 상기 데이터 라인과 교차하는 방향으로 배열되게 된다.

그러나, 공통 라인이 데이터 라인과 교차하게 되면 공통 라인과 데이터 라인 사이에서 기생 커패시턴스가 발생하게 되어 공통 전압의 리플(ripple) 현상이 발생하고, 그에 따라 수평 라인에서 휘도가 불균일하게 되는 문제가 있다.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 공통 라인과 데이터 라인 사이에서 발생하는 기생 커패시턴스를 줄일 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 발명은 제1 기판 상에서 서로 교차 배열되어 복수의 서브 화소를 정의하는 게이트 라인 및 데이터 라인; 상기 복수의 서브 화소 별로 구비되어 있는 화소 전극; 상기 화소 전극과 함께 전계를 형성하는 공통 전극; 및 상기 공통 전극과 전기적으로 연결되어 있는 제1 공통 라인을 포함하여 이루어지고, 상기 제1 공통 라인은 상기 데이터 라인과 교차하는 방향으로 연장되어 있고, 상기 데이터 라인과 중첩되지 않도록 구비되어 있는 표시 장치를 제공한다.

본 발명은 또한, 제1 기판 상에서 제1 방향으로 배열되어 있는 제1 공통 라인; 상기 제1 공통 라인과 중첩되면서 상기 제1 방향으로 배열되어 있는 제2 공통 라인; 상기 제1 공통 라인과 상기 제2 공통 라인 사이에 구비되며, 상기 제1 공통 라인 및 상기 제2 공통 라인 각각과 연결되어 있는 공통 전극; 및 상기 제1 방향과 상이한 제2 방향으로 배열되어 있고, 상기 제1 공통 라인과는 중첩되지 않고 상기 제2 공통 라인과는 중첩되는 데이터 라인을 포함하여 이루어진 표시 장치를 제공한다.

본 발명은 또한, 표시 영역 및 비표시 영역을 구비한 제1 기판; 상기 제1 기판 상에서 상기 표시 영역에서부터 상기 비표시 영역까지 제1 방향으로 불연속적으로 연장되어 있는 제1 공통 라인; 상기 제1 공통 라인과 중첩되면서 상기 표시 영역에서부터 상기 비표시 영역까지 상기 제1 방향으로 연속적으로 연장되어 있는 제2 공통 라인; 상기 제1 공통 라인과 상기 제2 공통 라인 사이에 구비되며, 상기 제1 공통 라인 및 상기 제2 공통 라인 각각과 연결되어 있는 공통 전극; 및 상기 제1 방향과 상이한 제2 방향으로 상기 표시 영역에서부터 상기 비표시 영역까지 연속적으로 연장되어 있는 데이터 라인을 포함하여 이루어지고, 상기 데이터 라인은 상기 제1 공통 라인과는 중첩되지 않고 상기 제2 공통 라인과는 중첩되는 표시 장치를 제공한다.

본 발명의 일 실시예에 따르면, 제1 공통 라인이 데이터 라인과 중첩되지 않고 서로 이격되어 있기 때문에, 제1 공통 라인과 데이터 라인 사이에 기생 커패시턴스가 줄어들게 되고, 그에 따라 공통 전압의 리플(ripple) 현상이 감소하여 수평 라인에서 휘도 편차가 줄어들게 된다.

또한, 본 발명의 일 실시예에 따르면, 공통 라인이 서로 상이한 층에 형성되면서 서로 전기적으로 연결된 제1 공통 라인 및 제2 공통 라인을 포함하여 이루어짐으로써, 상기 공통 라인과 전기적으로 연결되는 공통 전극의 전기적 저항이 줄어들게 되고, 그에 따라, 공통 전압의 지연(delay) 문제가 감소될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 기판의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도로서, 이는 도 1의 AB라인의 단면에 해당한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일 기판의 개략적인 단면도로서, 이는 도 1의 CD라인의 단면에 해당한다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일 기판의 개략적인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일 기판의 개략적인 단면도이다.
도 6은 비교예 및 실시예에 따른 공통 전압(Vcom)의 리플(Ripple) 회복 모습을 보여주는 그래프이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 기판의 개략적인 평면도이다.

도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 표시 장치는, 게이트 라인(200), 제1 공통 라인(250), 데이터 라인(300), 박막 트랜지스터(T), 공통 전극(400), 화소 전극(500), 및 제2 공통 라인(600)을 포함하여 이루어진다.

상기 게이트 라인(200)은 제1 방향, 예로서 가로 방향으로 배열되어 있다. 상기 게이트 라인(200)으로 인가되는 게이트 신호는 상기 박막 트랜지스터(T)의 게이트 전극(210)으로 공급된다. 따라서, 상기 게이트 전극(210)은 상기 게이트 라인(200)과 전기적으로 연결된다. 상기 게이트 전극(210)은 상기 게이트 라인(200)에서 분기된 돌기 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 게이트 전극(210)은 상기 데이터 라인(300)과 중첩되도록 구성될 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 제1 공통 라인(250)은 상기 게이트 라인(200)과 동일한 제1 방향으로 배열될 수 있다. 상기 제1 공통 라인(250)은 상기 공통 전극(400)과 전기적으로 연결되어, 상기 제1 공통 라인(250)으로 인가되는 공통 전압이 상기 공통 전극(400)에 공급될 수 있다.

이때, 상기 제1 공통 라인(250)은 상기 데이터 라인(300)과 교차하는 방향으로 배열되지만, 상기 데이터 라인(300)과 중첩되지 않는다. 따라서, 개별 서브 화소 내에 패턴 형성된 복수의 제1 공통 라인(250)이 상기 데이터 라인(300)을 중심으로 서로 이격되어 있다. 즉, 어느 하나의 서브 화소에 구비된 하나의 제1 공통 라인(250) 및 상기 어느 하나의 서브 화소와 인접하는 다른 하나의 서브 화소에 구비된 다른 하나의 제1 공통 라인(250)은 상기 데이터 라인(300)을 중심으로 서로 이격되어 있다.

이와 같이, 본 발명의 일 실시예에 따르면, 상기 복수의 제1 공통 라인(250)이 상기 데이터 라인(300)과 중첩되지 않고 서로 이격되어 있기 때문에, 상기 복수의 제1 공통 라인(250)과 상기 데이터 라인(300) 사이에 기생 커패시턴스가 줄어들게 되고, 그에 따라 공통 전압의 리플(ripple) 현상이 감소하여 수평 라인에서 휘도 편차가 줄어들게 된다.

상기 제1 공통 라인(250)은 제1 부분(250a) 및 제2 부분(250b)을 포함하여 이루어진다. 상기 제1 부분(250a)은 상기 제2 부분(250b)보다 상기 데이터 라인(300)에서 멀게 위치하는 부분이고, 상기 제2 부분(250b)은 상기 제1 부분(250a)보다 상기 데이터 라인(300)에서 가깝게 위치하는 부분이다. 이때, 상기 제2 부분(250b)의 제2 폭(w2)은 상기 제1 부분(250a)의 제1 폭(w1)보다 작다. 이와 같이, 상기 데이터 라인(300)에서 가깝게 위치하는 제1 공통 라인(250)의 제2 부분(250b)의 제2 폭(w2)이 상대적으로 작기 때문에, 상기 제1 공통 라인(250)과 상기 데이터 라인(300) 사이의 기생 커패시턴스가 더욱 줄어들게 된다. 상기 제1 폭(w1) 및 제2 폭(w2)은 상기 제1 공통 라인(250)의 배열방향인 상기 제1 방향과 수직인 방향에서 상기 제1 공통 라인(250)의 폭을 의미한다.

상기 데이터 라인(300)은 상기 게이트 라인(200) 및 상기 제1 공통 라인(250)의 배열방향인 제1 방향과 교차하는 제2 방향으로 배열되어 있다. 상기 데이터 라인(300)은 도시된 바와 같이 굽은 직선 형태로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 방향과 수직인 방향으로 연장된 곧은 직선 형태로 이루어질 수도 있다. 상기 데이터 라인(300)으로 인가되는 데이터 신호는 상기 박막 트랜지스터(T)의 소스 전극(310)으로 공급된다. 따라서, 상기 소스 전극(310)은 상기 데이터 라인(300)과 전기적으로 연결된다. 상기 소스 전극(310)은 상기 데이터 라인(300)에서 분기된 U자형 돌기 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 박막 트랜지스터(T)는 상기 게이트 라인(200)과 상기 데이터 라인(300)이 교차하는 영역에 구비되어 있다. 상기 박막 트랜지스터(T)는 게이트 전극(210), 액티브층, 소스 전극(310) 및 드레인 전극(320)을 포함하여 이루어진다. 전술한 바와 같이, 상기 게이트 전극(210)은 상기 게이트 라인(200)에서 분기될 수 있고, 상기 소스 전극(310)은 상기 데이터 라인(300)에서 분기될 수 있다. 상기 드레인 전극(320)은 상기 소스 전극(310)과 마주하도록 배열되며, 특히 상기 소스 전극(310)과 마주하는 상기 드레인 전극(320)의 끝단은 상기 소스 전극(310)의 U자형 구조에 대응하는 곡선형 구조를 갖도록 이루어질 수 있다. 상기 액티브층은 상기 소스 전극(310)과 상기 게이트 전극(210)의 사이 및 상기 드레인 전극(320)과 상기 게이트 전극(210)의 사이에 형성되어, 상기 소스 전극(310)과 상기 드레인 전극(320) 사이에서 전하가 이동하는 채널로 기능한다.

상기 공통 전극(400)은 상기 화소 전극(500)과 함께 액정을 구동하는 전계를 형성할 수 있다. 상기 공통 전극(400)은 상기 제1 공통 라인(250) 및 상기 제2 공통 라인(600)과 전기적으로 연결되어, 상기 공통 라인(250, 600)으로부터 공통 전압을 공급받으며, 이와 같은 공통 전극(400)의 공통 전압과 상기 화소 전극(500)의 화소 전압 사이의 전압차에 의해서 상기 액정을 구동하는 전계가 형성된다. 상기 공통 전극(400)은 표시 영역 전체에 판(plate) 구조로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 공통 전극(400)은 제2 콘택홀(CH2)을 통해서 상기 제1 공통 라인(250)과 연결된다. 따라서, 상기 제2 콘택홀(CH2)은 상기 제1 공통 라인(250) 및 상기 공통 전극(400) 각각과 중첩되도록 형성될 수 있다. 상기 제2 콘택홀(CH2)은 서브 화소 별로 형성될 수 있으며, 도면에는 하나의 서브 화소에 하나의 제2 콘택홀(CH2)이 형성된 모습을 도시하였지만, 경우에 따라서 하나의 서브 화소에 2개 이상의 제2 콘택홀(CH2)이 형성될 수도 있다. 하나의 서브 화소에 복수 개의 제2 콘택홀(CH2)이 형성될 경우에는 상기 공통 전극(400)과 상기 제1 공통 라인(250) 사이의 전기적 연결 특성이 향상되고, 상기 공통 전극(400)의 전기적 저항도 줄어들 수 있다.

상기 화소 전극(500)은 개별 서브 화소 별로 패턴 형성되어 있다. 상기 화소 전극(500)은 상기 박막 트랜지스터(T)의 드레인 전극(320)과 전기적으로 연결되어 있다. 상기 화소 전극(500)은 제1 부분(500a) 및 제2 부분(500b)을 포함하여 이루어질 수 있다. 상기 화소 전극(500)의 제1 부분(500a)은 제1 콘택홀(CH1)을 통해서 상기 드레인 전극(320)과 전기적으로 연결되며, 상기 화소 전극(500)의 제2 부분(500b)은 상기 제1 부분(500a)에서 연장되어 있다. 특히, 복수 개의 제2 부분(500b)이 상기 데이터 라인(300)의 배열 방향과 나란한 방향으로 연장됨으로써, 상기 화소 전극(500)의 제2 부분(500b)과 상기 공통 전극(400) 사이에서 프린지 필드(fringe field)가 형성될 수 있다. 이와 같이, 상기 제1 부분(500a) 및 제2 부분(500b)을 포함하여 이루어진 상기 화소 전극(500)은 전체적으로 핑거(finger) 구조로 이루어질 수 있다.

상기 공통 전극(400)과 상기 화소 전극(500)은 액정을 구동하기 위한 프린지 필드(fringe field)를 형성하도록 구성될 수 있지만, 반드시 그에 한정되는 것은 아니고 액정을 구동하기 위한 수평 전계를 형성하도록 구성될 수도 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치는 소위 FFS모드(Fringe Field Switching mode)로 구동될 수도 있고, IPS모드(In-Plane Switching mode)로 구동될 수도 있다. 본 발명의 일 실시예에 따른 액정 표시 장치가 상기 FFS모드로 구동될 경우 상기 공통 전극(400)은 표시 영역 전체에 판(plate) 구조로 형성되고 상기 화소 전극(500)은 핑거(finger) 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 공통 전극(400)이 핑거 구조로 이루어지고, 상기 화소 전극(500)이 판 구조로 이루어지는 것도 가능하다. 또한, 본 발명의 일 실시예에 따른 액정 표시 장치가 상기 IPS모드로 구동될 경우 상기 공통 전극(400)과 상기 화소 전극(500)은 각각 서로 맞물리는 핑거 구조로 이루어질 수 있다.

상기 제2 공통 라인(600)은 상기 게이트 라인(200) 및 상기 제1 공통 라인(250)과 동일하게 상기 제1 방향으로 배열되어 있다. 상기 제2 공통 라인(600)은 상기 공통 전극(400) 및 상기 제1 공통 라인(250)과 각각 전기적으로 연결되어 있다. 특히, 상기 제2 공통 라인(600)은 상기 제2 콘택홀(CH2)과 중첩되도록 형성되어 상기 제2 콘택홀(CH2)을 통해서 상기 제1 공통 라인(250)과 전기적으로 연결될 수 있다. 구체적으로, 후술하는 단면도를 통해 알 수 있듯이, 상기 제2 공통 라인(600)은 상기 공통 전극(400)을 통해서 상기 제1 공통 라인(250)과 전기적으로 연결될 수 있다.

상기 제2 공통 라인(600)은 상기 데이터 라인(300)과 교차하는 방향으로 배열되며, 상기 데이터 라인(300)과 중첩되도록 형성될 수 있다. 따라서, 상기 제2 공통 라인(600)은 상기 제1 방향으로 연속된 직선 구조로 이루어질 수 있다.

이와 같이, 본 발명의 일 실시예에 따르면, 공통 라인(250, 600)이 서로 상이한 층에 형성되면서 상기 제2 콘택홀(CH2)을 통해 전기적으로 연결된 제1 공통 라인(250) 및 제2 공통 라인(600)을 포함하여 이루어짐으로써, 상기 공통 라인(250, 600)과 전기적으로 연결되는 상기 공통 전극(400)의 전기적 저항이 줄어들게 되고, 그에 따라, 공통 전압의 지연(delay) 문제가 감소될 수 있다.

상기 제2 공통 라인(600)의 제3 폭(w3)은 상기 제1 공통 라인(250)의 제2 부분(250b)의 제2 폭(w2)보다 작을 수 있으며, 이 경우 상기 제2 공통 라인(600)과 상기 데이터 라인(300) 사이의 기생 커패시턴스를 줄일 수 있다. 상기 제3 폭(w3)은 상기 제2 공통 라인(600)의 배열방향인 상기 제1 방향과 수직인 방향에서 상기 제2 공통 라인(600)의 폭을 의미한다.

이하에서는 단면 구조를 통해서 본 발명의 일 실시예에 따른 표시 장치에 대해서 보다 구체적으로 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도로서, 이는 도 1의 AB라인의 단면에 해당한다.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 표시 장치는 제1 기판(100), 제2 기판(800), 및 상기 제1 기판(100)과 상기 제2 기판(800) 사이에 형성된 액정(900)을 포함하여 이루어질 수 있다.

상기 제1 기판(100)은 유리 또는 투명한 플라스틱과 같은 투명한 물질로 이루어진다. 도시하지는 않았지만, 상기 제1 기판(100)의 아래에는 백라이트 유닛이 구비될 수 있다.

상기 제1 기판(100)의 일면 상에는 게이트 전극(210), 제1 절연층(710), 액티브층(270), 데이터 라인(300), 소스 전극(310), 드레인 전극(320), 제2 절연층(720), 제3 절연층(730), 공통 전극(400), 제4 절연층(740), 및 화소 전극(500)이 형성되어 있다.

상기 게이트 전극(210)은 상기 제1 기판(100)의 상면에 패턴 형성되어 있다.

상기 제1 절연층(710)은 상기 게이트 전극(210)의 상면에 형성되어 있다. 상기 제1 절연층(710)은 상기 게이트 전극(210)과 상기 액티브층(270) 사이에 형성되어, 상기 게이트 전극(210)을 상기 액티브층(270)으로부터 절연시키는 게이트 절연막으로 기능하다. 상기 제1 절연층(710)은 무기 절연물로 이루어질 수 있다.

상기 액티브층(270)은 상기 제1 절연층(710) 상에서 상기 게이트 전극(210)과 중첩되도록 형성된다. 상기 액티브층(270)은 상기 소스 전극(310)과 상기 드레인 전극(320) 사이에서 전하가 이동하는 채널로 기능한다. 상기 액티브층(270)은 실리콘 반도체 또는 산화물 반도체 등 당업계에 공지된 다양한 반도체 물질로 이루어질 수 있다. 상기 액티브층(270)은 하프톤 마스크 또는 회절 마스크 등을 이용하여 상기 데이터 라인(300), 상기 소스 전극(310), 및 상기 드레인 전극(320)과 하나의 마스크 공정으로 패턴 형성될 수 있다.

상기 데이터 라인(300), 상기 소스 전극(310), 및 상기 드레인 전극(320)은 상기 액티브층(270) 상에 형성되어 있다. 상기 소스 전극(310)과 상기 드레인 전극(320)은 서로 마주하도록 형성되고, 상기 데이터 라인(300)은 상기 소스 전극(310)에서 연장되어 있다.

상기 제2 절연층(720)은 상기 데이터 라인(300), 상기 소스 전극(310), 및 상기 드레인 전극(320) 상에 형성되어 있다. 상기 제2 절연층(720)은 박막 트랜지스터(T)를 보호하는 패시베이션층으로 기능한다. 상기 제2 절연층(720)은 무기 절연물로 이루어질 수 있다.

상기 제3 절연층(730)은 상기 제2 절연층(720) 상에 형성되어 있다. 상기 제3 절연층(730)은 상기 제1 절연층(710) 및 상기 제2 절연층(720) 보다 두꺼운 두께로 형성되어 평탄화층으로 기능한다. 이와 같은 제3 절연층(730)은 유기 절연물로 이루어질 수 있다.

상기 공통 전극(400)은 상기 제3 절연층(730) 상에 형성되어 있다. 상기 공통 전극(400)은 박막 트랜지스터(T)를 구성하는 상기 게이트 전극(210), 상기 액티브층(270), 상기 소스 전극(310) 및 상기 드레인 전극(320)과 중첩되지 않도록 형성되어 상기 박막 트랜지스터(T)의 신호 오류를 방지할 수 있다. 상기 공통 전극(400)은 투명한 도전물로 이루어질 수 있다.

상기 제4 절연층(740)은 상기 공통 전극(400) 상에 형성되어 있다. 상기 제4 절연층(740)은 상기 공통 전극(400)과 상기 화소 전극(500) 사이에 형성되어 상기 공통 전극(400)과 상기 화소 전극(500)을 절연시킨다. 상기 제4 절연층(740)은 무기 절연물로 이루어질 수 있다.

상기 화소 전극(500)은 상기 제4 절연층(740) 상에 형성되어 있다. 상기 화소 전극(500)은 제1 콘택홀(CH1)을 통해서 상기 드레인 전극(320)과 연결되는 제1 부분(500a) 및 서로 이격되어 있는 복수 개의 제2 부분(500b)을 포함하여 이루어진다. 상기 제1 콘택홀(CH1)은 상기 제2 절연층(720), 상기 제3 절연층(730), 및 상기 제4 절연층(740)의 소정 영역을 제거하여 형성되며, 상기 제1 콘택홀(CH1)에 의해서 상기 드레인 전극(320)이 노출된다. 서로 이격되어 있는 상기 화소 전극(500)의 복수 개의 제2 부분(500b)과 상기 공통 전극(400) 사이에서 프린지 필드가 형성되고, 상기 프린지 필드에 의해서 상기 액정(900)의 배열 방향이 변경될 수 있다. 상기 화소 전극(500)은 투명한 도전 물질로 이루어진다.

도시하지는 않았지만, 상기 화소 전극(500) 상에는 상기 액정(900)의 초기 배향을 위한 배향막이 형성될 수 있다.

상기 제2 기판(800)의 일면, 구체적으로 상기 제1 기판(100)과 마주하는 상기 제2 기판(800)의 하면 상에는 차광층(810)과 컬러 필터층(820)이 형성되어 있다.

상기 차광층(810)은 광투과 영역 이외의 영역으로 광이 누설되는 것을 차단한다. 상기 컬러 필터층(820)은 상기 광투과 영역에 형성되어 서브 화소 별로 소정 색상의 광이 방출되도록 한다. 상기 컬러 필터층(820)은 경우에 따라서 상기 제1 기판(100) 상에 형성될 수도 있다.

도시하지는 않았지만, 상기 차광층(810)과 상기 컬러 필터층(820)의 하면 상에는 상기 액정(900)의 초기 배향을 위한 배향막이 형성될 수 있다.

상기 액정(900)은 상기 제1 기판(100)과 상기 제2 기판(800) 사이에 형성되어 있다. 도시하지는 않았지만, 상기 제1 기판(100)과 상기 제2 기판(800)의 가장 자리에는 상기 액정(900)을 밀봉시키면서 상기 제1 기판(100)과 상기 제2 기판(800)를 접착시키는 실런트가 형성된다.

도 3은 본 발명의 일 실시예에 따른 표시 장치의 일 기판의 개략적인 단면도로서, 이는 도 1의 CD라인의 단면에 해당한다.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 표시 장치는 제1 기판(100), 제1 공통 라인(250), 제1 절연층(710), 액티브층(270), 데이터 라인(300), 제2 절연층(720), 제3 절연층(730), 공통 전극(400), 제2 공통 라인(600), 및 제4 절연층(740)을 포함하여 이루어진다.

상기 제1 공통 라인(250)은 상기 제1 기판(100) 상에서 서브 화소 별로 패턴 형성되어 있다. 상기 제1 공통 라인(250)은 전술한 게이트 라인(200) 및 게이트 전극(210)과 동일한 층에서 동일한 물질로 동일한 공정을 통해 패턴 형성될 수 있다.

상기 제1 절연층(710)은 상기 제1 공통 라인(250) 상에 형성되어 있다.

상기 액티브층(270)은 상기 제1 절연층(710) 상에 형성되어 있고, 상기 데이터 라인(300)은 상기 액티브층(270) 상에 형성되어 있다. 상기 액티브층(270)과 상기 데이터 라인(300)은 인접하는 서브 화소 사이의 경계에 패턴 형성되어 있다. 상기 액티브층(270)과 상기 데이터 라인(300)이 하프톤 마스크 또는 회절 마스크를 이용한 하나의 마스크 공정을 통해 형성될 경우 상기 액티브층(270)은 상기 데이터 라인(300)과 동일한 패턴을 가지면서 상기 데이터 라인(300)의 하면에 형성될 수 있다. 다만, 상기 액티브층(270)과 상기 데이터 라인(300)이 서로 상이한 마스크 공정을 통해 개별적으로 패턴 형성될 경우에는, 상기 서브 화소 사이의 경계에 상기 액티브층(270)을 패턴 형성하지 않아도 되고, 이 경우 상기 서브 화소 사이의 경계에서는 상기 데이터 라인(300)이 상기 제1 절연층(710)의 상면과 접하도록 형성될 수 있다.

상기 제2 절연층(720)은 상기 데이터 라인(300) 상에 형성되어 있고, 상기 제3 절연층(730)은 상기 제2 절연층(720) 상에 형성되어 있다.

상기 공통 전극(400)은 상기 제3 절연층(730) 상에 형성되어 있다. 상기 공통 전극(400)은 서브 화소 사이의 경계에도 형성되며 따라서 상기 데이터 라인(300)과 중첩되도록 형성된다. 상기 공통 전극(400)은 제2 콘택홀(CH2)을 통해서 상기 제1 공통 라인(250)과 연결되어 있다. 상기 제2 콘택홀(CH2)은 상기 제1 절연층(710), 상기 제2 절연층(720), 및 상기 제3 절연층(730)의 소정 영역을 제거하여 형성되며, 상기 제2 콘택홀(CH2)에 의해 상기 제1 공통 라인(250)이 노출된다. 상기 제2 콘택홀(CH2)에 의해서 서브 화소 별로 패턴 형성된 제1 공통 라인(250) 각각이 노출되고, 따라서, 서로 이격된 복수 개의 제1 공통 라인(250)은 상기 공통 전극(400)에 의해서 서로 전기적으로 연결될 수 있다.

상기 제2 공통 라인(600)은 상기 공통 전극(400)과 접하면서 상기 공통 전극(400)의 상면에 형성되어 있다. 상기 제2 공통 라인(600)은 서브 화소 사이의 경계에도 형성되며 따라서 상기 데이터 라인(300)과 중첩되도록 형성된다. 상기 제2 공통 라인(600)은 광투과 영역 이외의 영역에 형성되므로 저항이 큰 투명한 도전물로 형성할 필요가 없고 구리와 같이 전기전도도가 우수한 불투명한 도전물로 형성할 수 있다. 상기 제2 공통 라인(600)은 하프톤 마스크 또는 회절 마스크를 이용하여 하나의 마스크 공정으로 상기 공통 전극(400)과 함께 패턴 형성될 수 있으며, 이 경우 상기 제2 공통 라인(600)이 추가됨으로 인한 마스크 추가 공정이 필요하지 않게 된다.

상기 제4 절연층(740)은 상기 제2 공통 라인(600) 상에 형성되어 있다. 따라서, 상기 제2 공통 라인(600)은 상기 공통 전극(400)과 상기 화소 전극(500) 사이에 구비되어 있는데, 상기 공통 전극(400)과는 직접 접촉하고, 상기 화소 전극(500)과는 상기 제4 절연층(740)을 사이에 두고 이격된다.

이와 같이 본 발명의 일 실시예에 따르면, 상기 제1 공통 라인(250)과 상기 데이터 라인(300)이 서로 중첩되지 않기 때문에, 양자 사이에 기생 커패시턴스가 줄어들게 된다. 또한, 상기 공통 전극(400)/제2 공통 라인(600)과 상기 데이터 라인(300)은 서로 중첩되어 있지만, 그들 사이에는 상대적으로 두꺼운 두께의 제3 절연층(730)이 형성되어 있기 때문에, 그들 사이에 기생 커패시턴스가 줄어들게 된다. 또한, 상기 공통 전극(400)이 상기 제1 공통 라인(250) 및 상기 제2 공통 라인(600)과 각각 연결되어 있기 때문에 상기 공통 전극(400)의 저항이 줄어들게 된다.

도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일 기판의 개략적인 평면도이다.

도 4에서 알 수 있듯이, 기판(100) 상에는 표시 영역(DA) 및 상기 표시 영역(DA)의 외곽에 비표시 영역(NDA)이 구비되어 있다. 상기 표시 영역(DA)은 화상이 표시되는 영역이고, 상기 비표시 영역(NDA)은 화상이 표시되지 않는 영역으로서, 상기 비표시 영역(NDA)에는 링크 라인, 패드부, 및 구동부 등이 구비되어 있다.

상기 기판(100) 상에는 제1 방향으로, 예로서 가로 방향으로 게이트 라인(200), 제1 공통 라인(250), 및 제2 공통 라인(600)이 연장되어 있다. 상기 제1 공통 라인(250)과 상기 제2 공통 라인(600)은 상기 게이트 라인(200)과 이격되어 있고, 상기 제1 공통 라인(250)과 상기 제2 공통 라인(600)은 서로 중첩되어 있다.

상기 게이트 라인(200), 상기 제1 공통 라인(250), 및 상기 제2 공통 라인(600)은 상기 표시 영역(DA)에서부터 상기 비표시 영역(NDA)까지 연장되어 있다. 이때, 상기 게이트 라인(200)과 상기 제2 공통 라인(600)은 상기 표시 영역(DA)에서부터 상기 비표시 영역(NDA)까지 연속적으로 연장되어 있고, 상기 제1 공통 라인(250)은 상기 표시 영역(DA)에서부터 상기 비표시 영역(NDA)까지 불연속적으로 연장되어 있다.

상기 비표시 영역(NDA)에 구비된 상기 게이트 라인(200), 상기 제1 공통 라인(250), 및 상기 제2 공통 라인(600)은 상기 표시 영역(DA)과 상기 패드부 사이를 연결하는 링크 라인으로 기능할 수 있고, 따라서, 상기 게이트 라인(200), 상기 제1 공통 라인(250), 및 상기 제2 공통 라인(600) 각각의 끝단은 상기 패드부의 패드 전극과 연결될 수 있다.

또한, 상기 기판(100) 상에는 제2 방향, 예로서 세로 방향으로 데이터 라인(300)이 연장되어 있다. 상기 데이터 라인(300)은 상기 표시 영역(DA)에서부터 상기 비표시 영역(NDA)까지 연속적으로 연장되어 있다.

상기 게이트 라인(200)과 상기 데이터 라인(300)이 서로 교차하여 상기 표시 영역(DA) 내에 복수의 서브 화소(P)가 구성된다. 또한, 상기 복수의 서브 화소(P) 각각에는 상기 게이트 라인(200) 및 상기 데이터 라인(300)과 연결되는 박막 트랜지스터(T) 및 상기 박막 트랜지스터(T)와 연결되는 화소 전극(500)이 구비되어 있다.

도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일 기판의 개략적인 단면도로서, 이는 도 4의 비표시 영역(NDA)과 표시 영역(DA)에서 제1 공통 라인(250)과 제2 공통 라인(600)이 중첩되는 영역의 단면을 도시한 것이다.

도 5에서 알 수 있듯이, 기판(100) 상의 표시 영역(DA) 및 비표시 영역(NDA) 각각에 제1 공통 라인(250)이 패턴 형성되어 있고, 상기 제1 공통 라인(250) 상에 제1 절연층(710)이 형성되어 있다. 상기 제1 절연층(710)은 상기 표시 영역(DA) 및 비표시 영역(NDA)에 모두 형성될 수 있다.

상기 제1 절연층(710) 상에는 액티브층(270)과 데이터 라인(300)이 패턴 형성되어 있다. 상기 액티브층(270)과 상기 데이터 라인(300)은 표시 영역(DA)의 최외곽 라인에 위치한다. 앞서 설명한 바와 같이, 상기 데이터 라인(300) 아래의 상기 액티브층(270)은 생략이 가능하다.

상기 데이터 라인(300) 상에는 제2 절연층(720)이 형성되어 있고, 상기 제2 절연층(720) 상에는 제3 절연층(730)이 형성되어 있다. 상기 제2 절연층(720)은 상기 표시 영역(DA) 및 비표시 영역(NDA)에 모두 형성될 수 있다. 상기 제3 절연층(730)은 상기 표시 영역(DA)에서 상기 비표시 영역(NDA)의 일 부분까지만 연장되고 상기 비표시 영역(NDA)의 나머지 부분에는 형성되지 않을 수 있다. 경우에 따라서, 상기 제2 절연층(720)도 상기 표시 영역(DA)에서 상기 비표시 영역(NDA)의 일 부분까지만 연장되고 상기 비표시 영역(NDA)의 나머지 부분에는 형성되지 않을 수 있다. 상기 제3 절연층(730)이 상기 비표시 영역(NDA)의 일 부분까지만 연장됨에 따라 상기 제3 절연층(730)은 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과 중첩되지 않을 수 있다.

상기 제3 절연층(730) 상에는 공통 전극(400)이 형성되어 있다. 상기 공통 전극(400)은 상기 제3 절연층(730)과 마찬가지로 상기 표시 영역(DA)에서 상기 비표시 영역(NDA)의 일 부분까지만 연장될 수 있고, 그에 따라 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과 중첩되지 않을 수 있다. 결국, 상기 공통 전극(400)은 상기 표시 영역(DA)에 형성된 제1 공통 라인(250)과는 연결되지만 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과는 연결되지 않을 수 있다. 상기 표시 영역(DA)에 형성된 제1 공통 라인(250)이 노출될 수 있도록, 상기 제1 절연층(710), 상기 제2 절연층(720), 및 상기 제3 절연층(730)의 소정 영역에 제2 콘택홀(CH2)이 형성되어 있고, 상기 공통 전극(400)은 상기 제2 콘택홀(CH2)을 통해서 상기 표시 영역(DA)에 형성된 제1 공통 라인(250)과 연결된다.

상기 공통 전극(400) 상에는 제2 공통 라인(600)이 형성되어 있다. 상기 제2 공통 라인(600)은 상기 표시 영역(DA) 및 비표시 영역(NDA)에 모두 형성될 수 있다. 그에 따라, 상기 제2 공통 라인(600)은 상기 표시 영역(DA)에 형성된 제1 공통 라인(250) 및 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과 각각 연결될 수 있다. 구체적으로, 상기 제2 공통 라인(600)은 상기 제2 콘택홀(CH2) 영역에서 상기 공통 전극(400)을 통해서 상기 표시 영역(DA)에 구비된 상기 제1 공통 라인(250)과 연결되고, 또한, 제3 콘택홀(CH3)을 통해서 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과 직접 연결될 수 있다. 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)이 노출될 수 있도록, 상기 제1 절연층(710) 및 상기 제2 절연층(720)의 소정 영역에 제3 콘택홀(CH3)이 형성되어 있고, 상기 제2 공통 라인(600)은 상기 제3 콘택홀(CH3)을 통해서 상기 비표시 영역(NDA)에 형성된 제1 공통 라인(250)과 직접 연결된다. 따라서, 상기 공통 전극(400)은 상기 제2 콘택홀(CH2)과는 중첩되지만 상기 제3 콘택홀(CH3)과는 중첩되지 않는다.

상기 제2 공통 라인(600) 상에는 제4 절연층(740)이 형성되어 있다. 상기 제4 절연층(740)은 상기 표시 영역(DA) 및 비표시 영역(NDA)에 모두 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 표시 영역(DA)에서 상기 비표시 영역(NDA)의 일 부분까지만 연장되고 상기 비표시 영역(NDA)의 나머지 부분에는 형성되지 않을 수 있다.

도 6은 비교예 및 실시예에 따른 공통 전압(Vcom)의 리플(Ripple) 회복 모습을 보여주는 그래프이다.

도 6에서, 비교예는 전술한 도 1의 구조에서 제1 공통 라인(250)이 데이터 라인(300)과 중첩되면서 제1 방향으로 연속된 직선 구조로 형성되고 제2 공통 라인(600)이 생략된 구조에 해당하고, 실시예는 전술한 도 1의 구조에 해당한다.

도 6에서 알 수 있듯이, 비교예의 경우 두 개의 수평 라인 기간(2H) 중에 공통 전압의 리플이 발생하고 특히 게이트 폴링(Gate Falling)까지 공통 전압의 리플이 회복되지 못하고 신호가 지연됨을 수 있다. 그에 반하여, 실시예의 경우에는 비록 공통 전압의 리플이 발생하긴 하지만 비교예의 경우보다 그 폭이 줄어들고 특히 게이트 폴링(Gate Falling)까지 공통 전압의 리플이 회복되어 신호가 지연이 방지됨을 알 수 있다.

이상은 액정 표시 장치를 위주로 설명하였지만, 본 발명은 본 발명에 따른 기술적 사상이 적용될 수 있는 다양한 표시 장치를 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 제1 기판 200: 게이트 라인
250: 제1 공통 라인 300: 데이터 라인
400: 공통 전극 500: 화소 전극
600: 제2 공통 라인
710, 720, 730, 740: 제1, 제2, 제3, 제4 절연층

Claims

제1 기판 상에서 서로 교차 배열되어 복수의 서브 화소를 정의하는 복수의 게이트 라인 및 복수의 데이터 라인;
상기 복수의 서브 화소 별로 구비되어 있는 화소 전극;
상기 화소 전극과 함께 전계를 형성하는 공통 전극; 및
상기 복수의 서브 화소 별로 구비되며, 상기 공통 전극과 전기적으로 연결되어 있는 복수의 제1 공통 라인; 및
상기 복수의 데이터 라인과 교차하도록 연속적으로 연장되고, 상기 복수의 제1 공통 라인과 중첩되며, 상기 공통 전극과 전기적으로 연결되는 제2 공통 라인을 포함하여 이루어지고,
상기 복수의 제1 공통 라인은 상기 복수의 데이터 라인과 교차하는 방향으로 연장되어 있고, 상기 복수의 데이터 라인과 중첩되지 않는 표시 장치.
제1항에 있어서,
상기 복수의 제1 공통 라인은 하나의 서브 화소에 구비되어 있는 하나의 제1 공통 라인 및 상기 하나의 서브 화소와 인접하는 다른 하나의 서브 화소에 구비되어 있는 다른 하나의 제1 공통 라인을 포함하고, 상기 하나의 제1 공통 라인과 상기 다른 하나의 제1 공통 라인은 하나의 데이터 라인을 중심으로 서로 이격되어 있는 표시 장치.
제1항에 있어서,
상기 복수의 제1 공통 라인과 상기 공통 전극 사이에는 무기 절연층 및 유기 절연층이 구비되어 있고, 상기 공통 전극은 상기 무기 절연층과 상기 유기 절연층에 구비된 콘택홀을 통해서 상기 복수의 제1 공통 라인과 연결되어 있는 표시 장치.
삭제
삭제
제1항에 있어서,
상기 제2 공통 라인은 상기 공통 전극과 상기 화소 전극 사이에 구비되어 있고, 상기 공통 전극과는 직접 접촉하고 상기 화소 전극과는 절연층을 사이에 두고 이격되어 있는 표시 장치.
제1항에 있어서,
상기 제2 공통 라인의 폭은 상기 복수의 제1 공통 라인의 폭보다 작은 표시 장치.
제1항에 있어서,
상기 복수의 제1 공통 라인 각각은 상기 복수의 데이터 라인 각각에서 상대적으로 멀게 위치하는 제1 부분 및 상기 복수의 데이터 라인 각각에서 상대적으로 가깝게 위치하는 제2 부분을 포함하고,
상기 제2 부분의 폭은 상기 제1 부분의 폭보다 작은 표시 장치.
제1 기판 상에서 제1 방향으로 배열되어 있는 복수의 제1 공통 라인;
상기 제1 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되어 배열된 복수의 데이터 라인;
상기 복수의 제1 공통 라인과 중첩되면서 상기 복수의 데이터 라인과 교차하도록 연속적으로 연장되어 있는 제2 공통 라인; 및
상기 복수의 제1 공통 라인과 상기 제2 공통 라인 사이에 구비되며, 상기 제2 공통 라인에 전기적으로 연결되어 있는 공통 전극을 포함하며,
상기 복수의 제1 공통 라인은 상기 복수의 데이터 라인과 중첩되지 않고, 상기 공통 전극과 전기적으로 연결되는 표시 장치.
제9항에 있어서,
상기 복수의 제1 공통 라인과 상기 복수의 데이터 라인 사이, 및 상기 복수의 데이터 라인과 상기 공통 전극 사이에는 각각 절연층이 구비되어 있고,
상기 복수의 데이터 라인과 상기 공통 전극 사이에 구비된 절연층의 두께는 상기 복수의 제1 공통 라인과 상기 복수의 데이터 라인 사이에 구비된 절연층의 두께보다 두꺼운 표시 장치.
제9항에 있어서,
상기 복수의 제1 공통 라인과 상기 공통 전극 사이에는 절연층이 구비되어 있고, 상기 복수의 제1 공통 라인은 상기 절연층에 구비된 콘택홀을 통해서 상기 공통 전극과 연결되어 있고,
상기 제2 공통 라인은 상기 공통 전극의 상면에 직접 구비되어 있는 표시 장치.
제9항에 있어서,
상기 복수의 제1 공통 라인 각각은 상기 복수의 데이터 라인 각각에서 상대적으로 멀게 위치하는 제1 부분 및 상기 복수의 데이터 라인 각각에서 상대적으로 가깝게 위치하는 제2 부분을 포함하고,
상기 제2 부분의 폭은 상기 제1 부분의 폭보다 작고, 상기 제2 공통 라인의 폭은 상기 복수의 제1 공통 라인의 제2 부분의 폭보다 작은 표시 장치.
표시 영역 및 비표시 영역을 구비한 제1 기판;
상기 제1 기판 상에서 상기 표시 영역에서부터 상기 비표시 영역까지 제1 방향으로 불연속적으로 연장되어 있는 복수의 제1 공통 라인;
상기 복수의 제1 공통 라인과 중첩되면서 상기 표시 영역에서부터 상기 비표시 영역까지 상기 제1 방향으로 연속적으로 연장되어 있는 제2 공통 라인;
상기 복수의 제1 공통 라인과 상기 제2 공통 라인 사이에 구비되며, 상기 복수의 제1 공통 라인 및 상기 제2 공통 라인 각각과 연결되어 있는 공통 전극; 및
상기 제1 방향과 상이한 제2 방향으로 상기 표시 영역에서부터 상기 비표시 영역까지 연속적으로 연장되어 있는 복수의 데이터 라인을 포함하여 이루어지고,
상기 복수의 데이터 라인은 상기 복수의 제1 공통 라인과는 중첩되지 않고 상기 제2 공통 라인과는 중첩되는 표시 장치.
제13항에 있어서,
상기 표시 영역에 구비된 제1 공통 라인은 제1 콘택홀을 통해서 상기 공통 전극과 직접 연결되어 있고, 상기 비표시 영역에 구비된 제1 공통 라인은 제2 콘택홀을 통해서 상기 제2 공통 라인과 직접 연결되어 있는 표시 장치.
제14항에 있어서,
상기 공통 전극은 상기 제2 콘택홀과는 중첩되지 않는 표시 장치.
제13항에 있어서,
상기 복수의 제1 공통 라인과 상기 복수의 데이터 라인 사이, 및 상기 복수의 데이터 라인과 상기 공통 전극 사이에는 각각 절연층이 구비되어 있고,
상기 복수의 데이터 라인과 상기 공통 전극 사이에 구비된 절연층의 두께는 상기 복수의 제1 공통 라인과 상기 복수의 데이터 라인 사이에 구비된 절연층의 두께보다 두꺼운 표시 장치.
제13항에 있어서,
상기 복수의 제1 공통 라인 각각은 상기 복수의 데이터 라인 각각에서 상대적으로 멀게 위치하는 제1 부분 및 상기 복수의 데이터 라인 각각에서 상대적으로 가깝게 위치하는 제2 부분을 포함하고,
상기 제2 부분의 폭은 상기 제1 부분의 폭보다 작고, 상기 제2 공통 라인의 폭은 상기 복수의 제1 공통 라인의 제2 부분의 폭보다 작은 표시 장치.
제1항 내지 제3항 및 제6항 내지 제17항 중에서 어느 한 항에 있어서,
상기 제1 기판과 마주하는 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 구비된 액정을 추가로 포함하는 표시 장치.