KR100303447B1 - 정전기보호회로를가지는액정표시장치 - Google Patents

정전기보호회로를가지는액정표시장치 Download PDF

Info

Publication number
KR100303447B1
KR100303447B1 KR1019980042708A KR19980042708A KR100303447B1 KR 100303447 B1 KR100303447 B1 KR 100303447B1 KR 1019980042708 A KR1019980042708 A KR 1019980042708A KR 19980042708 A KR19980042708 A KR 19980042708A KR 100303447 B1 KR100303447 B1 KR 100303447B1
Authority
KR
South Korea
Prior art keywords
line
dummy
data line
gate line
dummy gate
Prior art date
Application number
KR1019980042708A
Other languages
English (en)
Other versions
KR20000025568A (ko
Inventor
박운용
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019980042708A priority Critical patent/KR100303447B1/ko
Priority to JP29255998A priority patent/JP4516638B2/ja
Publication of KR20000025568A publication Critical patent/KR20000025568A/ko
Application granted granted Critical
Publication of KR100303447B1 publication Critical patent/KR100303447B1/ko
Priority to JP2009165766A priority patent/JP5043072B2/ja
Priority to JP2011242401A priority patent/JP5307875B2/ja
Priority to JP2013112458A priority patent/JP5613291B2/ja
Priority to JP2013112459A priority patent/JP5555795B2/ja
Priority to JP2013112457A priority patent/JP5555794B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 적어도 하나의 더미 게이트선이 적어도 하나의 더미 데이터선 및 다수의 데이터선과 절연막을 사이에 두고 중첩하고 있고, 인접한 두 데이터선 사이에서 커패시터용 패턴이 더미 게이트선과 보호막을 사이에 두고 중첩되어 있다. 이 커패시터용 패턴은 저항 성분인 반도체 패턴을 매개로 하여 인접한 두 데이터선과 각각 연결되어 있으며, 더미 게이트선은 더미 데이터선과 연결 패턴을 통해 연결되어 있다.

Description

정전기 보호 회로를 가지는 액정 표시 장치
이 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 박막 트랜지스터 액정 표시 장치(thin film transistor-liquid crystal display : TFT-LCD)의 정전기 보호 회로에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다.
이러한 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 유리 기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산될 수 없어서 정전기에 매우 취약하다. 따라서 유리 기판에 형성된 절연막이나 박막 트랜지스터(TFT) 등이 정전기에 의해 손상될 수 있다.
액정 표시 장치의 제조 공정에서, TFT 기판과 컬러 필터(color filter) 기판을 접착시켜 액정 표시 패널(panel)을 형성한 후에 발생하는 정전기는 전압은 매우 높지만 전하량은 매우 낮은 특성을 가지므로 국소적으로 기판을 열화시킨다. 또한 정전기는 주로 기판을 절단할 때 발생되며, 대부분 게이트 선(gate line) 및 데이터 선(data line)의 패드(pad)부를 통해 유입된다. 따라서 게이트 선 및 데이터 선 패드 근처 TFT의 채널(channel)이 정전기에 의해 열화되기 쉽다.
도 1에 종래의 액정 표시 장치에서의 정전기 현상을 나타내는 액정 표시 패널의 구성도를 도시하였다.
도 1에서와 같이, 액정 표시 패널은 TFT 기판(10)과 컬러 필터 기판(20)으로 형성되어 있다. 도 1에서, TFT 기판(10)의 각 배선과 구동 회로와의 접속을 위한패드가 형성된 패드부(30)와, 액정 패널에서 실제 화상을 표시하는 활성 영역(active area)(40)을 구분하여 표시하였다.
활성 영역(40)에 부분적으로 나타난 선(50)은 정전기에 의해 열화된 TFT 에 의하여 불량이 나타난 화소들을 나타낸 것이고, 이는 패드부(30)로부터 발생한 정전기가 활성 영역(40)으로 전달되면서 패드부(30)에서 가깝게 위치한 박막 트랜지스터(TFT)의 채널이 열화되어서, 제대로 화상이 화소들에 전달되지 않기 때문에 나타나는 현상이다.
이처럼, 채널의 열화가 발생된 TFT를 도 2에 상세하게 도시하였다.
도 2에서와 같이, 게이트선(60)과 데이터선(80)이 서로 교차하는 형태로 중첩되어 있고, 게이트선(60)으로부터 연장된 게이트 전극(61)의 가장자리는 데이터선(80)으로부터 연장된 소스(source) 전극(81)과 중첩되어 있으며, 게이트 전극(61)을 기준으로 소스 전극(81)의 반대쪽에는 드레인 전극(82)이 게이트 전극(61)의 가장자리와 중첩되어 있다. 이때, 게이트 전극(61)과 소스 및 드레인 전극(81, 82)의 사이에는 반도체막(70)이 형성되어 있다.
이처럼, 반도체막(70), 소스 전극(81), 드레인 전극(82) 및 게이트 전극(61) 등으로 형성된 TFT 내로 정전기가 유입되면, 소스 전극(81)과 드레인 전극(82) 사이에 스파크(spark)가 발생하여 반도체막(70)의 채널 영역에 손상이 발생하여 TFT의 특성이 열화된다.
이와 같은 정전기에 의한 액정 표시 장치의 불량을 줄이기 위하여, 기판 가장자리에 위치한 쇼팅 바를 이용하여 모든 금속 배선을 하나로 묶어주는 방법이 널리 사용되고 있다.
그러나, 정전기의 하전량이 클 경우에는 쇼팅 바 만으로 정전기에 의한 피해를 완전히 막을 수 없고, 쇼팅 바를 제거한 후에 발생하는 정전기가 기판 내로 유입되는 것을 차단할 수 없다.
본 발명의 과제는 정전기로부터 액정 표시 기판을 보호하는 것이다.
도 1은 정전기가 발생된 종래의 액정 패널을 도시한 평면도이고,
도 2는 도 1에서 정전기에 의해 손상된 박막 트랜지스터 부분을 도시한 평면도이고,
도 3은 본 발명에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이고,
도 4는 본 발명의 제1 실시예에 따른 정전기 보호 회로를 나타낸 전기적 등가 회로도이고,
도 5는 도 4의 정전기 보호 회로 패턴을 도시한 평면도이고,
도 6은 도 5의 V-V' 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 정전기 보호 회로 패턴을 나타낸 평면도이고,
도 8은 도 7의 VIII-VIII' 선에 대한 단면도이고,
도 9는 본 발명의 제3 실시예에 따른 정전기 보호 회로 패턴을 나타낸 평면도이다.
이러한 과제를 달성하기 위하여, 본 발명에서는 데이터선과 더미 게이트선 사이에서 저항 및 커패시터를 직렬로 연결하고, 데이터선과 인접한 다른 데이터선과 커패시터 사이에 다른 저항을 연결하여, 정전기를 분산하기 위한 정전기 보호 소자로 사용한다.
본 발명의 실시예에 따른 액정 표시 장치에서는 다수의 게이트선이 기판 위에 형성되어 있고, 게이트선의 최외각 부분에 적어도 하나의 더미 게이트선이 형성되어 있으며, 게이트선 및 더미 게이트선을 게이트 절연막이 덮고 있다. 게이트 절연막 위에는 게이트선 및 더미 게이트선과 교차하도록 다수의 데이터선이 형성되어 있고, 각각의 반도체 패턴이 인접한 두 데이터선 사이에서 두 데이터선과 각각 연결되어 있으며, 데이터선 및 반도체 패턴들을 보호막이 덮고 있다. 보호막 위에는 더미 게이트선과 중첩되도록 커패시터용 패턴이 형성되어 있는데, 이 패턴은 반도체 패턴과는 전기적으로 연결되어 있다.
더미 게이트선과는 전기적으로 연결되며 데이터선과 평행한 더미 데이터선을더 포함하며, 이 더미 데이터선은 연결 패턴을 통해 더미 게이트선과 연결될 수 있다.
커패시터용 패턴은 ITO로 형성될 수 있으며, 반도체 패턴은 비정질 규소로 형성될 수 있다.
이처럼, 데이터선 및 더미 게이트선 사이에 형성된 커패시터 및 인접한 데이터선에 연결된 저항으로 이루어진 정전기 보호 회로는 정전기를 효과적으로 저장 및 분산한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 3은 본 발명에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이다.
도 3에 도시한 바와 같이, 투명한 절연 기판(10) 위에 가로 방향으로 다수의 게이트선(100)이 형성되어 있고, 게이트선(100)의 한쪽 끝에는 게이트 패드(101)가 형성되어 있다. 또한, 게이트선(100)과 교차하도록 세로 방향으로 다수의 데이터선(200)이 형성되어 있고, 데이터선(200)의 끝에는 데이터 패드(201)가 형성되어 있으며, 데이터선(200)과 게이트선(100)이 교차하여 정의되는 화소 영역(PX) 내에는 스위칭 소자인 박막 트랜지스터(TFT)가 형성되어 있다. 이러한, 다수의 화소 영역(PX)으로 이루어진 영역이 화상이 구현되는 활성 영역(active area)(41)이 된다. 데이터 패드(201) 및 게이트 패드(101)와 활성 영역(41) 사이에는 최종 공정에서 실(90)이 형성된다.
게이트선(100)과 데이터선(200)의 끝에는 다수의 게이트선(100) 및 다수의 데이터선(200)을 각각 하나로 묶는 쇼팅 바(102, 202)가 기판(10)의 가장자리 안쪽으로 형성되어 있고, 이 쇼팅 바(102, 202)는 서로 연결되어 있다. 결과적으로 모든 게이트선(100)과 데이터선(200)이 하나로 연결되어 있어서, 게이트 및 데이터 패드(101, 201)로부터 정전기가 발생하면 이 쇼팅 바(102, 202)를 경로로 하여 정전기가 방전이 된다.
한편, 비교적 큰 하전량을 가지는 정전기가 발생한 경우, 쇼팅 바(102, 202)가 존재하더라도 활성 영역(41) 내로 정전기가 유입될 수 있다. 또한, 박막 트랜지스터 기판(10)의 제조가 완료되어 쇼팅 바(102, 202)를 절단선(11)을 따라 제거한 이후에 정전기가 발생하는 경우, 활성 영역(41) 내로 정전기가 용이하게 유입된다. 이러한 정전기를 보다 효과적으로 방전시키기 위해서 패드(101, 201)와 활성 영역(41) 사이에 정전기 보호 회로를 둔다. 이 정전기 보호 회로는 활성 영역 둘레에 둘려져 있으며 더미 게이트 배선(111) 및 더미 데이터 배선(112)이 전기적으로 연결되어 구성된 더미 배선(110)과 연결된다.
도 4는 본 발명의 제1 실시예에 따른 정전기 보호 회로를 나타낸 전기적 등가 회로도이다.
도 4에 도시한 바와 같이, 데이터선(200)과 더미 게이트 배선(111) 사이에는 제1 저항(R1)과 커패시터(C1)가 직렬로 연결되어 있으며, 커패시터(C1)와 인접한 데이터선(200)은 제2 저항(R2)에 의해 직렬 연결되어 있다. 또한, 더미 게이트 배선은 데이터선(200)의 바깥쪽에 형성되어 있는 더미 데이터 배선(112)과 전기적으로 연결되어 있다.
데이터선(200)으로부터 발생한 정전기는 저항(R1, R2)을 통과하면서 순간적으로 분산된다. 또한, 더미 데이터선(112)으로부터 발생한 정전기는 더미 게이트선(111)을 따라 퍼져 나가며, 데이터선(200)과 더미 게이트선(111) 사이의 커패시터(C1)에 저장된다.
이에 대해 도 5 및 도 6을 참고로 하여 더 설명한다.
도 5는 이러한 정전기 보호 회로 패턴을 도시한 평면도이고, 도 6은 도 5의 V-V' 선에 대한 단면도이다.
일반적으로, 정전기 보호 소자는 활성 영역과 패드 사이의 좁은 영역에 형성되어야 하므로, 커패시터의 용량을 크게 하여 정전기 용량을 최소화하는 데에 한계가 있는데, 본 발명의 실시예에서는 커패시터를 인접한 데이터선에 각각 연결하는 반도체 패턴, 즉 저항을 이용하여 정전기 분산 능력을 향상시킨다.
도 5 및 도 6에 도시한 바와 같이, 투명한 절연 기판(10) 위에 가로 방향으로 다수의 게이트선(도시하지 않음)이 형성되어 있고, 게이트선의 바깥쪽에 가로 방향으로 더미 게이트 배선(111)이 가로 방향으로 형성되어 있으며, 게이트선 및 더미 게이트 배선(111)은 게이트 절연막(3)에 덮여 있다.
게이트 절연막(3) 위에는 더미 게이트 배선(111) 부근에 비정질 규소 등의 물질로 다수의 반도체 패턴(707, 708)이 형성되어 있으며, 다수의 데이터선(200)이 형성되어 있다. 이때, 인접한 두 데이터선(200) 사이에 두 개 또는 그 이상의 반도체 패턴(707, 708)이 위치한다. 이 반도체 패턴(707) 중 하나의 패턴을 제1 반도체 패턴(707), 다른 패턴을 제2 반도체 패턴(708)이라 할 때, 데이터선(200)과 연결되어 있는 제1 전극(12) 및 제1 전극(12)과 마주보도록 대응되는 제2 전극(13)이 제1 반도체 패턴(12)의 양 가장자리와 중첩되도록 형성되어 있다. 또한, 인접한 다른 데이터선(200)과 연결되어 있는 제3 전극(15) 및 제3 전극(15)과 마주보도록 대응되는 제4 전극(14)이 제2 반도체 패턴(708)의 양 가장자리와 중첩되도록 형성되어 있다. 제1 및 제2 전극(12, 13)과 제1 반도체 패턴(707), 제3 및 제4 전극(15, 14)과 제2 반도체 패턴(708)이 접촉하는 면에는 접촉 특성을 향상시키기 위한 오믹 접촉(Ohmic contact)층(717)이 형성되어 있다.
데이터선(200)의 바깥쪽에는 적어도 하나의 더미 데이터 배선(112)이 데이터선(200)과 나란하게 형성되어 있다.
데이터선(200), 더미 데이터 배선(112) 등은 보호막(4)에 덮여 있으며, 보호막(4)에는 더미 데이터 배선(112), 더미 게이트 배선(111)의 끝부분, 제2 및 제4 전극(13, 14)이 드러나도록 접촉구(C1, C2, C3, C4)가 형성되어 있다.
보호막(4) 위에는, 더미 데이터 배선(112) 및 더미 게이트 배선(111)과 중첩하며 더미 데이터 배선(112)과 더미 게이트 배선(111)을 연결하는 연결 패턴(5)이 형성되어 있으며, 제2 전극(13) 및 제4 전극(14) 및 더미 게이트 배선(111)과 중첩하며 제2 및 제4 전극(13, 14)과는 접촉구(C3, C4)를 통해 연결되어 있는 커패시터용 패턴(9)이 형성되어 있다. 연결 패턴(5) 및 커패시터 패턴(9)은 투명한 ITO(induim-tin-oxide)로 형성되어 있을 수 있다.
앞서 언급한 것처럼, 더미 게이트선(111)이 더미 데이터선(112)과 연결되어있으므로, 더미 데이터선(112)으로부터 발생한 정전기는 더미 게이트선(111)으로 전달되고, 서로 중첩되는 커패시터 패턴(9)과 더미 게이트선(111) 사이에 저장된다. 또한, 데이터선(200)으로부터 발생한 정전기는 제1 또는 제2 반도체 패턴(707, 708)을 통과하여 커패시터 패턴(9)쪽으로 전달되거나, 제1 및 제2 반도체 패턴(707, 708) 자체를 파괴하는 형태로 에너지를 소모한다.
도 7는 본 발명의 제2 실시예에 따른 정전기 보호 회로 패턴을 나타낸 평면도이고, 도 8은 도 7의 VIII-VIII' 선에 대한 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 제2 실시예에서는 제1 및 제2 반도체 패턴(707, 708)의 하부에 제5 전극(109)이 각각 형성되어 있어서, 제1 및 제2 반도체 패턴(707, 708)과 제5 전극(109) 사이에 또 다른 캐패시턴스가 형성된다.
이외의 나머지 구조는 제1 실시예와 동일하다.
도 9는 본 발명의 제3 실시예에 따른 정전기 보호 회로 패턴을 나타낸 평면도로서, 더미 게이트선은 데이터선과 교차하지 않고 데이터선을 중심으로 나뉘어진 다수의 패턴으로 구성된다.
도 9에 도시한 바와 같이, 더미 게이트선(111)의 각 패턴은 두 데이터선(200) 사이에서 데이터선(200)을 따라 길게 형성되어 있으며, 더미 게이트선(111)의 각 패턴은 다수개의 커패시터 패턴(9)과 동시에 중첩되어 있어서, 충분한 커패시턴스를 얻을 수 있다.
이 경우, 더미 게이트선(111)은 전기적으로 플로팅된 상태이다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치에서는 데이터선 및 더미 게이트선 사이에 형성된 커패시터 및 인접한 데이터선에 연결된 저항으로 이루어진 정전기 보호 회로를 이용하여 정전기를 저장 및 분산함으로써, 액정 표시 장치의 활성 영역 내로 정전기가 유입되는 것을 막는다.

Claims (11)

  1. 다수의 게이트선, 다수의 데이터선 및 상기 게이트선과 상기 데이터선이 교차하여 생기는 다수의 화소 영역이 모여 구획되는 활성 영역의 바깥쪽에 상기 게이트선과 나란하게 형성되어 있는 적어도 하나의 더미 게이트선을 포함하는 액정 표시 장치에서,
    상기 데이터선과 상기 더미 게이트선 사이에 인접하여 저항과 커패시터가 있으며, 상기 커패시터와 상기 저항은 직렬로 연결되어 상기 데이터선과 상기 더미 게이트선을 연결하는 구조
    를 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 활성 영역 바깥쪽에서 상기 데이터선과 나란하게 형성되어 있는 적어도 하나의 더미 데이터선을 더 포함하며, 상기 더미 데이터선은 상기 더미 게이트선과 전기적으로 연결되어 있는 액정 표시 장치.
  3. 기판 위에 형성되어 있는 다수의 게이트선,
    상기 게이트선의 최외각 부분에 형성되어 있는 적어도 하나의 더미 게이트선,
    상기 게이트선 및 상기 더미 게이트선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하여 다수의 화소 영역을 정의하고 상기 더미 게이트선과 교차하는 다수의 데이터선,
    상기 화소 영역에 형성되어 있는 박막 트랜지스터,
    상기 데이터선과 연결되어 있으며 상기 게이트 절연막 위에 형성되어 있는 제1 반도체 패턴,
    상기 데이터선의 인접한 데이터선과 연결되어 있으며 상기 게이트 절연막 위에 형성되어 있는 제2 반도체 패턴,
    상기 데이터선 및 상기 제1 및 제2 반도체 패턴을 덮고 있는 보호막,
    상기 더미 게이트선과 중첩되고 상기 제1 및 제2 반도체 패턴과 전기적으로 연결되도록 상기 보호막 위에 형성되어 있는 커패시터용 패턴
    을 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 기판 위에 상기 데이터선과 나란하게 적어도 하나 형성되며, 상기 더미 게이트선과는 전기적으로 연결되어 있는 더미 데이터선을 더 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 더미 게이트선의 끝부분 및 상기 더미 데이터선과 중첩하도록 상기 보호막 위에 형성되어 있으며, 상기 보호막에 뚫려 있는 접촉구를 통해 상기 더미 게이트선과 상기 더미 데이터선을 연결하는 연결 패턴을 더 포함하는 액정 표시 장치.
  6. 제3항에서,
    상기 더미 게이트선은 상기 데이터선을 기준으로 분리된 다수의 패턴 형태로 형성되어 있으며, 상기 더미 게이트선의 각 상기 패턴은 상기 데이터선의 사이에서 다수개의 상기 커패시터용 패턴과 중첩되어 있는 액정 표시 장치.
  7. 제6항에서,
    상기 더미 게이트선의 패턴은 플로팅되어 있는 액정 표시 장치.
  8. 제3항에서,
    상기 게이트 절연막 위에 형성되어 있으며 상기 제1 반도체 패턴과 상기 커패시터용 패턴 및 상기 제1 반도체 패턴과 상기 커패시터용 패턴을 각각 연결하는 제1 및 제2 연결 패턴을 더 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 커패시터용 패턴은 ITO로 형성되어 있는 액정 표시 장치.
  10. 제3항에서,
    상기 제1 및 제2 반도체 패턴은 비정질 규소로 형성되어 있는 액정 표시 장치.
  11. 제3항에서,
    상기 게이트 절연막을 사이에 두고 상기 제1 및 제2 반도체 패턴의 하부의 상기 기판 위에 각각 형성되어 있는 전극 패턴을 더 포함하는 액정 표시 장치.
KR1019980042708A 1997-10-14 1998-10-13 정전기보호회로를가지는액정표시장치 KR100303447B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019980042708A KR100303447B1 (ko) 1998-10-13 1998-10-13 정전기보호회로를가지는액정표시장치
JP29255998A JP4516638B2 (ja) 1997-10-14 1998-10-14 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2009165766A JP5043072B2 (ja) 1997-10-14 2009-07-14 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2011242401A JP5307875B2 (ja) 1997-10-14 2011-11-04 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112458A JP5613291B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112459A JP5555795B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112457A JP5555794B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042708A KR100303447B1 (ko) 1998-10-13 1998-10-13 정전기보호회로를가지는액정표시장치

Publications (2)

Publication Number Publication Date
KR20000025568A KR20000025568A (ko) 2000-05-06
KR100303447B1 true KR100303447B1 (ko) 2002-10-25

Family

ID=19553823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042708A KR100303447B1 (ko) 1997-10-14 1998-10-13 정전기보호회로를가지는액정표시장치

Country Status (1)

Country Link
KR (1) KR100303447B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855486B1 (ko) * 2002-04-08 2008-09-01 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
KR100843478B1 (ko) * 2002-06-15 2008-07-03 엘지디스플레이 주식회사 라인 온 글래스형 액정패널 및 그 제조방법
KR102197667B1 (ko) 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970062781A (ko) * 1996-02-28 1997-09-12 김광호 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970062781A (ko) * 1996-02-28 1997-09-12 김광호 액정 표시 장치

Also Published As

Publication number Publication date
KR20000025568A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
JP4643738B2 (ja) 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法
US6587160B2 (en) Liquid crystal displays
KR100286049B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
KR20120092994A (ko) 액정 표시 장치 및 그 제조 방법
JP4516638B2 (ja) 液晶表示装置用基板、液晶表示装置及びその製造方法
JP5555794B2 (ja) 液晶表示装置用基板、液晶表示装置及びその製造方法
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100299686B1 (ko) 정전기방전기능을가지는액정표시장치및그제조방법
KR102601612B1 (ko) 표시 장치
KR100303447B1 (ko) 정전기보호회로를가지는액정표시장치
KR100299682B1 (ko) 평면구동방식의액정표시장치
KR101350407B1 (ko) 횡전계형 액정표시장치
US20200159077A1 (en) Array substrate, array substrate body component, and display device
KR100951840B1 (ko) 액정표시장치
JP3208997B2 (ja) 表示装置
KR100299683B1 (ko) 액정표시장치
JPH05323376A (ja) 液晶表示装置
KR100857134B1 (ko) 티엔 모드 액정표시장치와 그 어레이기판 및 그액정표시장치의 제조방법
JP2008233417A (ja) マトリクスアレイ基板、及びこれを用いた平面表示装置
KR20000009437A (ko) 정전기 보호 기능을 갖는 액정 표시 장치
KR20000067303A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20030008406A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee