KR100286049B1 - 정전기 보호 회로를 가지는 액정 표시 장치 - Google Patents

정전기 보호 회로를 가지는 액정 표시 장치 Download PDF

Info

Publication number
KR100286049B1
KR100286049B1 KR1019990001009A KR19990001009A KR100286049B1 KR 100286049 B1 KR100286049 B1 KR 100286049B1 KR 1019990001009 A KR1019990001009 A KR 1019990001009A KR 19990001009 A KR19990001009 A KR 19990001009A KR 100286049 B1 KR100286049 B1 KR 100286049B1
Authority
KR
South Korea
Prior art keywords
dummy
storage capacitor
gate line
semiconductor layer
drain electrode
Prior art date
Application number
KR1019990001009A
Other languages
English (en)
Other versions
KR20000050877A (ko
Inventor
곽상기
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019990001009A priority Critical patent/KR100286049B1/ko
Priority to US09/415,456 priority patent/US6384878B1/en
Publication of KR20000050877A publication Critical patent/KR20000050877A/ko
Application granted granted Critical
Publication of KR100286049B1 publication Critical patent/KR100286049B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

표시 영역 및 표시 영역 바깥에는 각각 가로 방향으로 게이트선 및 더미 게이트선이 형성되어 있으며, 게이트선 및 더미 게이트선을 덮고 있는 게이트 절연막 위에는 게이트선 및 더미 게이트선과 교차하도록 데이터선이 세로 방향으로 형성되어 있다. 게이트선 및 더미 게이트선의 상부 게이트 절연막 위에는 반도체층 및 더미 반도체층이 각각 형성되어 있고, 반도체층 및 더미 반도체층의 한쪽 가장자리와 각각 중첩하는 소스 전극 및 더미 소스 전극이 데이터선으로부터 연장되어 있으며, 드레인 전극 및 더미 드레인 전극이 반도체층 및 더미 반도체층의 반대편 가장자리와 각각 중첩되어 있다. 이때, 더미 드레인 전극은 하부의 더미 게이트선과 중첩되어 있어서, 더미 유지 축전기를 이룬다. 데이터선, 소스 및 드레인 전극, 더미 소스 및 드레인 전극을 덮고 있는 층간 절연막 위에는 게이트선과 데이터선이 교차하여 구획된 화소 내에 투명한 화소 전극이 형성되어 있고, 화소 전극은 층간 절연막에 뚫려 있는 접촉구를 통해 드레인 전극과 접촉한다. 또한, 게이트선 또는 유지 전극선과 중첩하고 있어서, 유지 축전기를 형성한다. 본 발명에서는 하나의 더미 유지 축전기의 유지 용량에 대한 하나의 유지 축전기의 유지 용량의 백분율은 223% 이하가 되도록 조절되어 있다.

Description

정전기 보호 회로를 가지는 액정 표시 장치{LIQUID CRYSTAL DISPLAYS HAVING ELECTROSTATIC PROTECTION CIRCUITS}
본 발명은 정전기 보호 회로를 가지는 액정 표시 장치(liquid crystal display : LCD)에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다. 이러한 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 유리 기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산될 수 없어서 정전기에 매우 취약하다. 따라서 유리 기판 위에 형성되어 있는 금속 배선의 단선 결함이나 금속 배선간의 단락 결함 등이 발생하고, 절연막이나 박막 트랜지스터(TFT) 등이 정전기에 의해 손상될 수 있다. 이러한 결함의 대부분은 수리가 불가능하므로 수율의 감소로 이어진다. 또한, 공정 상에 많은 제약을 가져오며 이를 해결하기 위한 장비 투자나 환경에 대한 투자가 따르게 되어 비용이 증가한다.
종래의 기술에 따른 액정 표시 장치는 화상을 표시하는 표시 영역(display area) 내에 다수의 게이트선 및 다수의 데이터선이 서로 교차하는 형태로 배치되어 있으며, 게이트 단자 및 소스 단자가 각각 게이트선 및 데이터선과 연결되어 있는 삼단자 스위칭(switching) 소자인 박막 트랜지스터(thin film transistor)가 각각 형성되어 있다. 또한, 박막 트랜지스터의 드레인 단자와 전단 게이트선 사이에 유지 축전기가 연결되어 있고, 박막 트랜지스터의 드레인 단자는 액정 축전기와 연결되어 있으며, 이 두 축전기에 의해 박막 트랜지스터가 온 상태가 될 때에 충전된 전하가 오프 상태가 된 후에도 유지된다. 표시 영역의 바깥으로 게이트선 및 데이터선이 연장되어 있고, 게이트선 및 데이터선의 끝에는 각각 패드가 형성되어 있으며, 패드의 바깥에는 게이트선 및 데이터선을 하나로 연결하는 정전기 쇼팅 바가 형성되어 있다.
이러한 종래의 액정 표시 장치에서는, 정전기가 많이 발생하는 공정인 편광판 부착 공정을 먼저 실시한 후 기판의 모서리 부분을 그라인딩 선을 따라 갈아냄으로써, 정전기 쇼팅 바를 제거한다. 보통, 그라인딩 시에 편광판이 함께 갈리기 때문에 고가의 편광 필름이 낭비되고, 편광판 크기 및 기판 가장자리의 면적에 제한이 따르게 된다. 따라서, 그라인딩 이후에 편광 필름을 부착하는 것이 비용 절감을 위해 바람직하지만, 그라인딩을 먼저 실시할 경우 쇼팅 바가 제거되기 때문에 편광판을 부착하는 단계에서 발생하는 정전기에 의한 불량을 막을 수 없다.
본 발명의 과제는 정전기에 의한 불량을 효과적으로 방지하기 위한 정전기 보호 회로를 제공하는 것이다.
본 발명의 다른 과제는 공정에 따른 제약이 적은 액정 표시 장치를 제공하는 것이다.
도 1은 본 발명의 액정 표시 장치를 개략적으로 나타낸 평면도이고,
도 2는 도 1의 E 부분, 즉 본 발명의 제1 실시예에 따른 정전기 보호 회로를 도시한 확대도이고,
도 3은 표시 영역 바깥에 형성되는 더미 유지 용량에 대한 표시 영역 내의 유지 용량의 비율에 따른 정전기 내압의 변화를 보인 그래프이고,
도 4는 본 발명의 제1 실시예에 따른 정전기 보호 회로의 패턴을 도시한 배치도이고,
도 5는 도 4의 V-V' 선에 대한 단면도이고,
도 6은 도 4의 VI-VI' 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 정전기 보호 회로의 패턴을 도시한 배선도이고,
도 8은 도 7의 VIII-VIII' 선에 대한 단면도이고,
도 9는 도 1의 E 부분, 즉 본 발명의 제3 실시예에 따른 정전기 보호 회로를 도시한 확대도이고,
도 10은 본 발명의 제3 실시예에 따른 정전기 보호 회로의 패턴을 도시한 배치도이다.
이러한 과제를 달성하기 위하여, 본 발명에서는 화상이 표시되는 표시 영역내 화소에 형성되어 있는 유지 용량과 표시 영역 바깥에 형성되어 있는 정전기 보호 회로의 유지 축전기 용량의 비가 2.23 이하가 되도록 정전기 보호 회로의 유지 축전기를 조절한다.
본 발명의 실시예에 따른 액정 표시 장치에서는 절연 기판 위에 다수의 제1 배선이 형성되어 있고, 다수의 제2 배선이 제1 배선과 교차하고 있다. 또한, 다수의 화소가 제1 및 제2 배선과 각각 연결되어 있는데, 각각의 화소는 액정 축전기, 박막 트랜지스터 및 유지 축전기를 가지고 있다. 다수의 화소가 배치된 표시 영역 바깥에는 제1 배선과 교차하는 다수의 더미 배선이 형성되어 있고, 제1 배선 및 각 더미 배선에 소스 및 드레인 단자가 각각 연결되는 형태로 다수의 더미 박막 트랜지스터가 형성되어 있으며, 더미 박막 트랜지스터의 드레인 단자와 더미 배선에 더미 유지 축전기가 연결되어 있다. 이때, 표시 영역 밖의 더미 유지 축전기의 유지 용량에 대한 표시 영역의 유지 축전기의 유지 용량의 비율은 2.23 이하이다.
한편, 더미 유지 축전기의 더미 유지 용량에 대한 유지 축전기의 유지 용량에 대한 비율은 1.95 이하로 하는 것도 가능하며, 더미 유지 축전기는 두 개 이상 서로 연결되어 있는 것이 바람직하다.
더미 박막 트랜지스터의 드레인 단자와 보호막을 사이에 두고 투명 전극을 형성하여 유지 축전기로 사용할 수도 있다.
이와 같은 액정 표시 장치에서는 표시 영역 바깥에 위치하는 더미 유지 축전기의 유지 용량을 변화시켜 정전기 내압의 크기를 조절함으로써, 표시 소자의 설계 변수인 표시 영역내의 유지 용량에 대한 제약없이 정전기에 의한 불량을 효과적으로 방지할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명이 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 1은 본 발명에 따른 액정 표시 장치를 개략적으로 나타낸 평면도이다.
도 1에 도시한 바와 같이, 화상을 표시하는 표시 영역(D/A) 및 표시 영역(D/A) 바깥에 위치하는 패드부로 구분된다. 표시 영역 내에는 다수의 게이트선(100) 및 다수의 데이터선(200)이 교차하고 있으며, 게이트 단자(G) 및 소스 단자(S)가 각각 게이트선(100) 및 데이터선(200)과 연결되어 있는 삼단자 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 또한, 박막 트랜지스터의 드레인 단자(D)와 전단 게이트선 사이에 유지 축전기(Cst)가 연결되어 있고, 박막 트랜지스터의 드레인 단자(D)는 액정 축전기(Clc)와 연결되어 있다.
게이트선(100) 및 데이터선(200)이 표시 영역(D/A)의 바깥쪽으로 연장되어 있고, 게이트선(100) 및 데이터선(200)의 끝에는 각각 게이트 패드(10) 및 데이터 패드(20)가 형성되어 있으며, 게이트 패드(10) 및 데이터 패드(20)의 바깥에는 게이트선(100) 및 데이터선(200)을 각각 연결하는 게이트 쇼팅 바(11) 및 데이터 쇼팅 바(21)가 형성되어 있다. 이 두 쇼팅 바(11)는 전기적으로 연결되어 있다.
데이터 패드(20)와 표시 영역(D/A)의 경계 사이에는 데이터선(200)과 교차하는 다수의 더미 게이트선(110)이 형성되어 있다. 또한, 게이트 단자(Gt)가 더미 게이트선(110)과 연결되어 있는 더미 박막 트랜지스터(TFT)가 형성되어 있으며, 더미 박막 트랜지스터(TFT)의 소스 단자(St)는 데이터선(200)과 연결되어 있다. 드레인 단자(Dt)와 더미 게이트선(110)에 두 단자가 각각 연결되어 있는 더미 유지 축전기(Ctt)가 형성되어 있고, 더미 박막 트랜지스터의 드레인 단자(Dt)에는 액정 축전기(Clc)가 연결되어 있다.
이러한 액정 표시 장치에서, 데이터 패드(20)를 통해 정전기가 유입될 경우, 정전기가 데이터선(200)을 따라 흐르다가 더미 TFT의 채널을 통해 터널링(tunneling)되고, 이 정전기는 더미 게이트선(110)과 드레인 전극 사이에 형성되는 더미 유지 축전기(Ctt)에 저장된다. 이와는 달리, 더미 TFT가 파괴되면서 정전기가 소모되기도 한다.
이처럼, 정전기에 의한 소자 파괴가 표시 영역(D/A) 이외의 부분, 즉 표시 영역(D/A) 바깥에 위치한 더미 화소에서 발생하도록 유도함으로써, 정전기로부터 기판을 효과적으로 보호할 수 있다.
도 2는 도 1의 E 부분, 즉 본 발명의 제1 실시예에 따른 정전기 보호 회로를 도시한 확대도이다.
도 2에 도시한 바와 같이, 표시 영역(D/A)의 경계와 데이터 패드(20) 사이에는 더미 박막 트랜지스터(TFT) 및 더미 유지 축전기(Ctt) 및 액정 축전기(Clc) 등이 도 1에서 설명한 바와 같이 연결된 정전기 보호 회로가 형성되어 있다. 정전기가 표시 영역(D/A) 바깥쪽에서 충분히 소멸되도록 하기 위해서, 이러한 정전기 보호 회로를 적어도 10 개 이상 형성하는 것이 바람직하다.
정전기 보호 회로를 이루는 배선 및 패턴에 대해서는 나중에 다시 설명한다.
정전기에 대한 방어 효과는 표시 영역(D/A)의 유지 용량(cst)에 대한 표시 영역(D/A) 바깥의 더미 유지 용량(ctt)의 상대적인 크기를 조절하여 향상시킬 수도 있다.
도 3은 표시 영역 바깥에 형성되는 더미 유지 축전기 중 하나의 더미 유지 축전기의 더미 유지 용량에 대한 표시 영역내에 형성되는 유지 축전기 중 하나의 유지 축전기의 유지 용량의 비율에 따른 더미 박막 트랜지스터의 정전기 내압 변화를 보인 그래프로서, 표시 영역 및 표시 영역 바깥에서 한 데이터선과 전기적으로 연결되어 있는 10 개의 유지 축전기 및 10 개의 더미 유지 축전기를 표본으로 하여 실험한 결과를 보여 준다. 정전기는 국부적으로 짧은 시간 내에 발생하기 때문에, 표시 영역(D/A) 내에 형성되는 모든 유지 축전기를 고려해 줄 필요는 없다.
도 3에 나타난 바와 같이, 표시 영역 바깥에 형성되는 더미 유지 용량에 대한 표시 영역 내 유지 용량의 비율(cst/ctt)이 작아질수록 정전기에 대한 내압이 커짐을 알 수 있다.예를 들어, cst/ctt에 대한 백분율이 223% 이하가 되는 경우(A), 액정 표시 장치는 약 2KV 이하의 하전량을 가지는 정전기에 대해 안전하다. cst/ctt의 백분율이 223% 이하로 유지되면, 액정 표시 장치의 제조 공정 중에 발생하는 정전기에 의한 소자 파괴를 방지할 수 있다.다음, cst/ctt에 대한 백분율이 195% 정도인 경우(B), 약 6KV 이하의 하전량을 가지는 정전기에 대해 기판의 불량을 막을 수 있다. 이처럼 cst/ctt의 비율이 195% 이하가 되는 경우에서는 정전기에 의한 소자 파괴를 획기적으로 개선할 수 있으며, 편광 필름을 부착하기 전에 에지 그라인딩(edge grinding)을 실시하더라도 정전기에 의한 기판의 불량을 방지할 수 있다.
cst/ctt의 비율을 줄이기 위해서는 cst를 줄이거나 ctt를 가능한 한 큰 용량으로 설계하여야 하는데, cst는 소자의 고유 변수이므로 이를 변화시켜 cst/ctt의 비율을 줄이는 데에는 제약이 따른다. 따라서, ctt의 크기를 증가시켜 cst/ctt의 비율을 줄이는 것이 보다 효과적이다. 각 소자의 cst에 따라 ctt의 용량은 다양하게 변화시킬 수 있다.
도 4는 본 발명의 제1 실시예에 따른 정전기 보호 회로 패턴을 도시한 배치도로서, 표시 영역의 한 화소 및 표시 영역 바깥의 하나의 정전기 보호 회로만이 도시되어 있다. 또한, 도 5는 도 4의 V-V' 선을 따라 자른 단면도이고, 도 6은 도 4의 VI-VI' 선을 따라 자른 단면도이다.
도 4 내지 도 6에 도시한 바와 같이, 표시 영역(D/A) 내의 절연 기판(1) 위에 가로 방향으로 게이트선(100)이 형성되어 있고, 표시 영역(D/A) 밖에 게이트선(100)과 평행한 더미 게이트선(110)이 형성되어 있다. 앞서 설명한 바와 같이, 이 더미 게이트선(110)은 10개 이상 형성되어 있는 것이 바람직하다. 게이트선(100) 및 더미 게이트선(110)은 게이트 절연막(3)에 의해 덮여 있고, 게이트 절연막(2) 위에는 게이트선(100) 및 더미 게이트선(110)과 교차하도록 데이터선(200)이 세로 방향으로 형성되어 있다.게이트선(100) 및 더미 게이트선(110)의 상부 게이트 절연막(3) 위에는 반도체층(300) 및 더미 반도체층(310)이 각각 형성되어 있고, 반도체층(300) 및 더미 반도체층(310)의 한쪽 가장자리와 각각 중첩하는 소스 전극(210) 및 더미 소스 전극(211)이 데이터선(200)으로부터 연장되어 있으며, 드레인 전극(220) 및 더미 드레인 전극(221)이 반도체층(300) 및 더미 반도체층(310)의 반대편 가장자리와 각각 중첩되어 있다.소스 및 드레인 전극(210, 220)과 반도체층(300)의 접촉 면 및 더미 소스 및 드레인 전극(211, 221)과 더미 반도체층(310)의 접촉면에는 전기적 접촉 특성을 좋게 하기 위한 오믹 접촉층(ohmic contact layer)(301, 311)이 형성되어 있다.
도 6에 나타난 바와 같이, 더미 드레인 전극(221)은 하부의 더미 게이트선(110)과 일정한 길이와 폭으로 중첩되어 있어서, 더미 유지 축전기(Ctt)를 이룬다.
데이터선(200), 소스 및 드레인 전극(210, 220), 더미 소스 및 드레인 전극(211, 221) 등은 층간 절연막(4)에 의해 덮여 있으며, 층간 절연막(4) 위에는 게이트선(100)과 데이터선(200)이 교차하여 구획된 화소(PX) 내에 투명한 화소 전극(500)이 형성되어 있다. 이 화소 전극(500)은 층간 절연막(4)에 뚫려 있는 접촉구(C1)를 통해 드레인 전극(220)과 접촉한다. 또한, 이 화소전극(500)은 게이트선(100) 또는 유지 전극선(도시하지 않음)과 중첩하고 있어서, 유지 축전기(Cst)를 형성한다.
앞서 설명한 바와 같이, cst/ctt의 비율을 줄이기 위해서는 더미 유지 용량(ctt)을 증가시키는 것이 더욱 효과적이다. 다음, 더미 유지 용량(ctt)을 증가시키기 위한 구조를 도 7 및 도 8을 참고로 설명한다.
도 7은 본 발명의 제2 실시예에 따른 정전기 보호 회로의 패턴을 도시한 배선도이고, 도 8은 도 7의 VIII-VIII' 선에 대한 단면도이다.
제2 실시예에 따른 정전기 보호 회로의 패턴은 제1 실시예에 따른 정전기 보호 회로의 패턴과 유사하다. 단, 도 7 및 도 8에 도시한 바와 같이, 더미 드레인 전극(221)과 중첩하는 유지 전극용 투명 패턴(510)이 층간 절연막(4) 위에 형성되어 있다. 따라서, 더미 드레인 전극(221)과 더미 게이트선(110) 사이에서 뿐만 아니라, 더미 드레인 전극(221) 및 더미 게이트 전극(110)과 유지 전극용 투명 패턴(510) 사이에도 더미 유지 축전기가 형성된다. 따라서, 더미 유지 용량 값이 커진다.
한편, 유지 전극용 투명 패턴(510)은 더미 게이트선(110)과 전기적으로 연결되어 있을 수도 있다.
다음, 동일한 개수의 더미 유지 축전기가 표시 영역 바깥에 형성되어 있는 경우, 이 더미 유지 축전기를 다수개씩 서로 묶어주어 정전기 방어 효과를 높이는 본 발명의 제3 실시예에 대하여 설명한다.
도 9는 도 1의 E 부분, 즉 본 발명의 제3 실시예에 따른 정전기 보호 회로를 도시한 확대도이고, 도 10은 본 발명의 제3 실시예에 따른 정전기 보호 회로 및 화소의 패턴을 도시한 배치도이다
제3 실시예는 제1 실시예와 유사하다. 단, 도 9 및 도 10에 나타난 바와 같이, 더미 게이트선(110)에 연결되어 있는 각각의 더미 유지 축전기(Ctt)가 다수개씩 병렬 연결되어 있다. 즉, 드레인 전극(222)은 다수의 인접한 더미 게이트선(110)과 동시에 중첩되어 있어 있다.
더미 유지 축전기가 서로 연결되어 있지 않은 제1 실시예에 따른 정전기 보호 회로와 더미 유지 축전기가 서로 연결되어 있는 제3 실시예에 따른 정전기 보호 회로에 의한 정전기의 제어 효과가 표 1에 비교되어 있다.
표 1에 나타난 바와 같이, 표시 영역내의 단일 유지 용량(cst)이 약 0.48 pF, 표시 영역 바깥의 단일 더미 유지 용량(ctt)이 0.247 pF으로 설정되어 있고, 표시 영역 바깥쪽에 형성되어 있는 더미 유지 축전기의 개수가 각각 10개로 동일할 경우, 전체 더미 유지 용량 ctt의 크기는 제1 및 제3 실시예 모두에서 2.47 pF 정도로 동일하다. 그러나, 정전기에 대한 내압은 유지 축전기를 5개씩 나눠 묶은 제3 실시예에서 더 크게 나타난다. 즉, 제1 실시예의 내압은 7KV 정도이며, 제3 실시예의 내압은 8KV이다. 따라서, 더미 유지 축전기를 서로 연결함으로써 정전기에 대한 방어 효과를 향상시킬 수 있다. 이처럼, 더미 축전기를 다수개씩 서로 연결해 놓음으로써, 각 배선에 대해 상대적으로 큰 유지 용량이 형성되는 효과를 가져온다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치에서는 표시 영역 바깥의 각 더미 화소에 형성되는 더미 유지 용량의 크기에 대한 표시 영역에 형성되는 유지 용량의 크기를 조절하여 유지 용량/더미 유지 용량의 백분율이 223% 이하가 되도록 함으로써, 표시 소자의 설계 변수인 표시 영역내의 유지 용량에 대한 제약없이 정전기에 의한 불량을 효과적으로 방지할 수 있으며 제조 비용도 절감할 수 있다.

Claims (7)

  1. 절연 기판,
    상기 기판 위에 형성되어 있는 다수의 제1 배선,
    상기 제1 배선과 교차하는 다수의 제2 배선,
    상기 제1 배선 및 상기 제2 배선과 각각 연결되어 있으며 액정 축전기, 박막 트랜지스터 및 유지 축전기를 각각 포함하는 다수의 화소,
    상기 다수의 화소가 배치된 표시 영역 바깥에 형성되어 있으며 상기 제1 배선과 교차하는 다수의 더미 배선,
    제1 내지 제3 단자를 가지고 있으며 상기 제1 및 제2 단자가 각각 상기 제1 배선 및 상기 더미 배선에 연결되어 있는 다수의 더미 박막 트랜지스터, 및
    각각이 상기 더미 박막 트랜지스터의 상기 제3 단자와 상기 더미 배선에 연결되어 있는 다수의 더미 유지 축전기를 포함하며,
    상기 유지 축전기의 유지 용량의 상기 더미 유지 축전기의 더미 유지 용량에 대한 비율이 2.23 이하인 액정 표시 장치.
  2. 제1항에서,
    상기 더미 유지 축전기는 두 개 이상 서로 병렬 연결되어 있는 액정 표시 장치.
  3. 제1항에서,
    상기 유지 축전기의 유지 용량의 상기 더미 유지 축전기의 더미 유지 용량에 대한 비율이 1.95 이하인 액정 표시 장치.
  4. 박막 트랜지스터 및 유지 축전기를 가지는 다수의 화소 영역에 의해 화상이 표시되는 표시 영역 및 상기 표시 영역 바깥에 형성되어 있는 패드부가 형성되어 있는 기판,
    상기 표시 영역의 경계 및 상기 패드부 사이의 상기 기판 위에 가로 방향으로 형성되어 있는 다수의 더미 게이트선,
    상기 더미 게이트선을 덮고 있는 게이트 절연막,
    상기 더미 게이트선 상부의 상기 게이트 절연막 일부에 형성되어 있는 다수의 더미 반도체층,
    상기 게이트 절연막 위에 세로 방향으로 형성되어 있는 데이터선,
    상기 데이터선으로부터 연장되어 상기 더미 반도체층의 가장자리와 각각 중첩하는 다수의 더미 소스 전극,
    상기 더미 소스 전극의 반대편에서 상기 더미 반도체층의 가장자리와 중첩하며 상기 더미 게이트선과 중첩하도록 연장되어 있는 다수의 더미 드레인 전극을 포함하며,
    상기 더미 게이트선과 상기 더미 드레인 전극 사이에 형성되는 더미 유지 용량에 대한 상기 표시 영역내의 상기 유지 축전기의 유지 용량 비율이 2.23 이하가 되는 액정 표시 장치.
  5. 제4항에서,
    상기 더미 게이트선과 상기 더미 드레인 전극 사이에 형성되는 더미 유지 용량에 대한 상기 표시 영역내의 상기 유지 축전기의 유지 용량 비율이 1.95 이하가 되는 액정 표시 장치.
  6. 제4항에서,
    상기 더미 드레인 전극은 적어도 두 개의 상기 더미 게이트선과 동시에 중첩하는 액정 표시 장치.
  7. 제4항에서,
    상기 더미 반도체층, 상기 더미 소스 및 더미 드레인 전극 및 상기 데이터선을 덮고 있는 보호막 및 상기 더미 드레인 전극과 중첩되도록 상기 보호막 위에 형성되어 있는 투명 도전 패턴을 더 포함하는 액정 표시 장치.
KR1019990001009A 1999-01-15 1999-01-15 정전기 보호 회로를 가지는 액정 표시 장치 KR100286049B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990001009A KR100286049B1 (ko) 1999-01-15 1999-01-15 정전기 보호 회로를 가지는 액정 표시 장치
US09/415,456 US6384878B1 (en) 1999-01-15 1999-10-14 Liquid crystal display having an electrostatic protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001009A KR100286049B1 (ko) 1999-01-15 1999-01-15 정전기 보호 회로를 가지는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20000050877A KR20000050877A (ko) 2000-08-05
KR100286049B1 true KR100286049B1 (ko) 2001-03-15

Family

ID=19571409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001009A KR100286049B1 (ko) 1999-01-15 1999-01-15 정전기 보호 회로를 가지는 액정 표시 장치

Country Status (2)

Country Link
US (1) US6384878B1 (ko)
KR (1) KR100286049B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671211B1 (ko) * 2000-01-12 2007-01-18 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치
JP4238469B2 (ja) * 2000-09-18 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100394026B1 (ko) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2003091019A (ja) * 2001-09-19 2003-03-28 Fujitsu Ltd 液晶表示装置
KR100494704B1 (ko) * 2001-12-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 전도성 편광판
KR20040037944A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 기판내부에 보상필름을 형성한 액정표시장치 및 그제조방법
KR100959782B1 (ko) * 2003-02-07 2010-05-27 삼성전자주식회사 모니터링 픽셀 및 이의 제조 방법
CN101661698B (zh) * 2008-08-26 2014-07-16 群创光电股份有限公司 显示影像系统
TWI453517B (zh) * 2008-08-26 2014-09-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置之畫素陣列基板
KR100958023B1 (ko) * 2008-11-04 2010-05-17 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
JP5639819B2 (ja) * 2010-08-30 2014-12-10 株式会社ジャパンディスプレイ 表示装置
US20130083457A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for manufacturing a display panel or other patterned device
CN103677420B (zh) * 2013-12-17 2015-12-30 合肥京东方光电科技有限公司 触摸控制单元、阵列基板、显示装置和触摸控制方法
CN203811938U (zh) * 2014-05-14 2014-09-03 北京京东方光电科技有限公司 一种显示面板和显示装置
CN204883133U (zh) 2015-09-02 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及显示器件
KR102470499B1 (ko) * 2017-05-11 2022-11-28 삼성디스플레이 주식회사 표시 장치
WO2024021011A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JP3379896B2 (ja) * 1997-11-14 2003-02-24 シャープ株式会社 液晶表示装置及びその検査方法

Also Published As

Publication number Publication date
KR20000050877A (ko) 2000-08-05
US6384878B1 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
KR100286049B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
JP7356360B2 (ja) アレイ基板及び表示装置
US7129999B2 (en) Liquid crystal display device
US7391397B2 (en) Display device
JPH03134628A (ja) アクティブマトリックス液晶表示素子
JP2016057344A (ja) 表示装置
US4938566A (en) Display apparatus
US9551905B2 (en) Display device
CN102713998A (zh) 阵列基板和液晶显示面板
US8258556B2 (en) Thin film transistor, thin film transistor array panel, and display device
US5286983A (en) Thin-film-transistor array with capacitance conductors
US7123251B2 (en) Image display device
KR19990007318A (ko) 액티브 매트릭스형 표시장치
KR100303350B1 (ko) 유기 전계 발광 표시 소자
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
JP3459560B2 (ja) 半導体装置及び表示装置
US11287707B2 (en) Array substrate, array substrate body component, and display device
KR100303447B1 (ko) 정전기보호회로를가지는액정표시장치
JP2000267137A (ja) 液晶表示装置
JP2009069725A (ja) 液晶パネル
KR100543021B1 (ko) 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
JP2002116701A (ja) 画像表示装置
JPH0540271A (ja) アクテイブマトリツクス型液晶表示素子アレイ
KR100849097B1 (ko) 액정표시장치
KR20000009437A (ko) 정전기 보호 기능을 갖는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee