KR100685911B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100685911B1
KR100685911B1 KR1020000038015A KR20000038015A KR100685911B1 KR 100685911 B1 KR100685911 B1 KR 100685911B1 KR 1020000038015 A KR1020000038015 A KR 1020000038015A KR 20000038015 A KR20000038015 A KR 20000038015A KR 100685911 B1 KR100685911 B1 KR 100685911B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
data line
electrode
thin film
film transistor
Prior art date
Application number
KR1020000038015A
Other languages
English (en)
Other versions
KR20020004278A (ko
Inventor
정인재
박준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000038015A priority Critical patent/KR100685911B1/ko
Priority to US09/893,991 priority patent/US6885410B2/en
Publication of KR20020004278A publication Critical patent/KR20020004278A/ko
Application granted granted Critical
Publication of KR100685911B1 publication Critical patent/KR100685911B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 화소 전극을 대칭적으로 형성하여 화질을 향상시키고, 대칭적인 화소 전극에 따른 스토리지 커패시턴스의 변동 및 개구율이 감소되는 것을 방지할 수 있는 액정표시장치를 제공하기 위한 것으로, 본 발명의 액정표시장치는 교차 배치된 주사 라인과 데이터 라인에 의해 정의되는 화소 영역과, 상기 주사 라인과 데이터 라인의 교차 부위에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 화소 영역에 형성되는 좌우 대칭형 화소 전극을 포함하여 구성되는 것을 특징으로 한다.
화소 전극, 데이터 라인, 기생 커패시턴스

Description

액정표시장치{Liquid Crystal Display}
도 1은 종래 기술에 따른 액정표시장치의 레이아웃도
도 2는 도 1의 A-A'선에 따른 단면도
도 3은 종래 기술에 따른 화소 전극의 평면도
도 4는 본 발명 제 1 실시예에 따른 액정표시장치의 레이아웃도
도 5는 도 4의 A-A'선에 따른 단면도
도 6은 본 발명에 따른 화소 전극의 평면도
도 7은 본 발명 제 2 실시예에 따른 액정표시장치의 레이아웃도
도 8은 도 7의 A-A'선에 따른 단면도
도면의 주요부분에 대한 부호의 설명
41n-1,41n,71n-1,71n : 주사 라인
43n-1,43n, 73n-1,73n : 데이터 라인
45,75 : 박막 트랜지스터 47,79 : 화소 전극
71a,71b : 제 1, 제 2 돌출부
본 발명은 디스플레이 장치에 관한 것으로, 특히 액정표시장치에 관한 것이다.
디스플레이 장치중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되어 왔으나, CRT자체의 무게나 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.
이러한 CRT를 대체하기 위해 경박,단소화의 장점을 갖고 있는 액정표시장치(Liquid Crystal Display: LCD)가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 점차 증가하고 있는 추세에 있다.
통상, 저코스트 및 고성능의 박막 트랜지스터 액정표시소자(TFT-LCD)에서는 스위칭 소자로 비정질 실리콘 박막 트랜지스터를 사용하고 있으며, 현재, 액정표시소자는 VGA(Video Graphic Array; 최대 해상도는 640 ×480화소)에서 SVGA(800 ×600), XVGA(1024 ×768)으로 고해상도를 지향하고 있다.
TFT-LCD 산업의 발전과 그 응용은 크기의 증가, 해상도의 증가에 의해 가속화되었으며, 생산성의 증가와 낮은 가격을 위해서 제조공정의 단순화 및 수율 향상의 관점에서 많은 노력이 계속되고 있다.
이와 같은 액정표시장치는 패널 내부에 주입된 액정의 전기 광학적 성질을 이용하는 것으로, PDP(Plasma Display Panel), FED(Field Emission Display) 등과는 달리, 자체 발광을 하지 못하는 비발광성이기 때문에 LCD 패널에 표시된 화상을 보기 위해서는 화상 표시면을 균일하게 조사하는 별도의 광원인 백라이트(Back Light)를 구비하여야 한다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하기로 한다.
도 1은 종래 기술에 따른 액정표시장치의 레이아웃도이고, 도 2는 도 1의 A-A'선에 따른 단면도이다.
도 1 내지 도 2에 도시된 바와 같이, 일방향으로 형성된 주사 라인(11)과, 상기 주사 라인(11)과 교차하는 방향으로 형성된 데이터 라인(13)과, 상기 주사 라인(11)으로부터 연장된 게이트 전극, 데이터 라인(13)으로부터 연장되는 소오스 및 드레인 전극으로 구성되며 상기 주사 라인(11)과 데이터 라인(13)과의 교차 부위에 형성된 박막 트랜지스터(TFT)(15)와, 상기 드레인 전극과 전기적으로 연결되며, 인접한 주사 라인(11)과 소정 부분 오버랩되어 스토리지 커패시터의 일측 전극으로 사용되고, 상기 박막 트랜지스터 형성 부위가 가려지지 않도록 해당 부위가 움푹 들어간 화소 전극(17)으로 구성된다.
여기서, 상기 데이터 라인(13)과 화소 전극(17), 그리고 상기 화소 전극(17)과 인접한 픽셀의 데이터 라인(13a)간에는 기생 커패시턴스(Cdp1,Cdp2)가 발생하게 된다.
이에, 종래 기술에 따른 화소 전극의 형상을 도 3에 확대 도시하였다.
도 3으로부터 종래 기술에 따른 화소 전극(17)은 좌측과 우측이 비대칭적으로 형성된 것을 볼 수 있다. 이는 박막 트랜지스터(15) 형성부위가 가려지지 않도 록 화소 전극(17)을 패터닝하기 때문인데, 상기 화소 전극(17)이 비대칭적으로 형성되기 때문에 상기 데이터 라인(13)과 화소 전극(17)간의 기생커패시턴스의 값 즉, Cdp1과 Cdp2가 서로 차이가 발생하게 된다.
참고적으로, 도 3과 같은 구조에서는 Cdp2가 Cdp1보다 더 큰 값을 갖는다.
상기와 같은 종래 액정표시장치는 좌측과 우측이 서로 비대칭적인 화소 전극으로 인하여 상기 화소 전극과 데이터 라인간에 발생하는 기생 커패시턴스 값이 화소 전극의 좌측부와 우측부가 서로 차이가 발생한다.
이는 액정표시장치를 도트 인버젼(Dot Inversion) 방식으로 구동할 경우, 상기 기생 커패시턴스 값의 차이로 인하여 화질이 저하되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 화소 전극을 대칭적으로 형성하여 화질을 향상시키고, 대칭적인 화소 전극에 따른 스토리지 커패시턴스의 변동 및 개구율이 감소되는 것을 방지할 수 있는 액정표시장치 를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 액정표시장치는 교차 배치된 주사 라인과 데이터 라인에 의해 정의되는 화소 영역과, 상기 주사 라인과 데이터 라인의 교차 부위에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 화소 영역에 형성되는 좌우 대칭형 화소 전극을 포함하여 구성되는 것을 특징으로 한다.
먼저, 본 발명의 액정표시장치는 좌, 우 비대칭적인 화소 전극에 의해 발생하는 화질의 저하를 방지하기 위해 화소 전극을 좌, 우 대칭적으로 설계하였다.
화소 전극을 형성하기 위한 ITO 패터닝시, 박막 트랜지스터의 상부에는 존재하지 않도록 좌하면의 ITO는 제거하는데, 본 발명에서는 상기 좌하면의 ITO가 제거된 만큼 우하면의 ITO도 제거하여 좌측과 우측이 대칭적인 화소 전극을 형성한다.
또한, 우하면에 ITO가 제거된 부분을 보다 효과적으로 사용하기 위해서 상기 제거된 부분에는 스토리지 커패시터의 전극이 확장되도록 형성하였다.
이하, 본 발명에 따른 액정표시장치의 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제 1 실시예
도 4는 본 발명 제 1 실시예에 따른 액정표시장치의 레이아웃도이고, 도 5는 도 4의 A-A'선에 따른 단면도이다.
먼저, 본 발명의 액정표시장치는 도 4에 도시한 바와 같이, 일방향으로 복수개의 주사 라인(...,41n-1,41n)들이 형성되고, 주사 라인들과 교차하는 방향으로 복수개의 데이터 라인(...,43n-1,43n)이 형성된다.
각각의 주사 라인과 데이터 라인의 교차 배치에 의해 화소 영역이 정의되며, 주사 라인과 데이터 라인의 교차 부위에는 게이트 전극, 소오스 및 드레인 전극으로 구성되는 박막 트랜지스터(45)들이 형성된다.
박막 트랜지스터(45)의 게이트 전극은 주사 라인으로부터 연장되고, 소오스 전극은 데이터 라인으로부터 연장되며, 화소 영역에는 드레인 전극과 콘택홀을 통 해 연결되는 화소 전극(47)이 형성된다.
여기서, 상기 화소 전극(47)은 좌하면과 우하면이 움푹 패인 형상을 가지며 좌, 우 대칭적으로 형성된다.
도 5는 도 4의 A-A'선에 따른 단면으로서, 본 발명의 제 1 실시예에 따른 액정표시장치는 절연 기판(40)과, 절연 기판(40)상에 게이트 전극(45a)이 형성되고, 게이트 전극(45a)을 포함한 절연 기판(40)상에 게이트 절연막(42)이 형성된다. 게이트 전극(45a) 상부의 게이트 절연막(42)상에 반도체층(44)이 형성되고, 반도체층(44)의 상부에서 분리되는 소오스 전극(45b) 및 드레인 전극(45c)이 형성된다. 그리고 소오스 및 드레인 전극(45b,45c)을 포함한 전면에 패시베이션층막(46)이 형성되고, 드레인 전극(45c)과 콘택홀을 통해 연결되는 화소 전극(47)이 형성된다.
여기서, 화소 전극(47)은 이웃하는 데이터 라인과는 일정한 간격을 유지하게 되는데, 이는 화소 전극(47)의 우하면이 움푹 패인 형상을 갖기 때문이다.
이와 같이, 본 발명의 제 1 실시예에서는 화소 전극(47)이 좌, 우 대칭이 되도록 형성하여 화소 전극(47)과 그 좌측에 형성된 데이터 라인(43n-1)과의 기생 커패시턴스 값과, 상기 화소 전극(47)과 그 우측에 형성된 데이터 라인(43n)과의 기생 커패시턴스 값이 서로 동일해지도록 하였다.
따라서, 화소 전극(47)과 그와 인접한 데이터 라인간의 기생 커패시턴스 값이 차이가 나지 않으며, 이로 인한 화질의 저하를 방지할 수 있다.
한편, 도 6은 본 발명 제 1 실시예에 따른 화소 전극의 확대도로서, 화소 전 극(47)이 좌, 우 대칭적임을 알 수 있다. 따라서, 커패시턴스 값 Cdp1과 Cdp2가 동일해진다.
참고적으로, 점선 부분은 종래에 비해 화소 전극이 제거된 부분을 나타낸 것이다.
제 2 실시예
본 발명의 제 2 실시예는 화소 전극이 되는 ITO의 우하면이 제거되는 부분에 상응하여 상기 제거되는 부분을 보다 효율적으로 사용하기 위해 제안한 구조로서, 화소 전극인 ITO의 우하면이 제거된 부분에 스토리지 커패시터의 전극을 확장시켜 스토리지 커패시터의 용량이 변화되는 것을 방지함과 동시에 개구율 감소를 방지하였다.
이를 보다 상세하게 설명하면 다음과 같다.
도 7은 본 발명 제 2 실시예에 따른 액정표시장치의 레이아웃도이고, 도 8은 도 6의 A-A'선에 따른 단면도이다.
도 7에 도시한 바와 같이, 본 발명 제 2 실시예에 따른 액정표시장치는 일정 간격을 갖는 제 1 돌출부(71a)와 제 2 돌출부(71b)를 구비하여 일방향으로 형성된 주사 라인(...,7n-1,71n1)들과, 상기 제 1, 제 2 돌출부(71a,71b)를 사이에 두고 그 양측의 상기 주사 라인(...,71n-1,71n)을 가로지르는 방향으로 형성된 데이터 라인(...,73n-1,73n)들과, 상기 제 1 돌출부(71a)를 게이트 전극으로 이용하여 상기 게이트 전극과, 상기 데이터 라인으로부터 연장된 소오스 전극 및 드레인 전극으로 이루어지는 박막 트랜지스터(75)들과, 이웃하는 주사 라인(71n-1)의 상기 제 2 돌출부(71b)를 포함하여 상기 주사 라인(71n)과 오버랩되는 스토리지 커패시터의 일측 전극(77)과, 상기 제 1 돌출부(71a)와 제 2 돌출부(71b)의 사이로 돌출된 형상을 갖고, 상기 이웃하는 주사 라인(71n-1)의 일부와 오버랩되어 상기 스토리지 커패시터의 타측 전극으로 사용되는 화소 전극(79)을 포함하여 구성된다.
여기서, 상기 화소 전극(79)의 하부면은 중앙부가 돌출된 형상을 가지며 상기 돌출된 중앙부를 중심으로 좌측에는 박막 트랜지스터(75)가 형성되어 있고, 우측에는 스토리지 커패시터의 전극이 확장된 구조를 갖는다.
도면에서와 같이, 화소 전극(79)의 형상을 우하면이 움푹 들어간 형상으로 형성하면, 개구율은 감소하게 되는데, 본 발명 제 2 실시예에서는 개구율이 감소되는 것을 방지하기 위해 주사 라인의 폭을 조정하는 방법을 이용한다.
통상, 주사 라인은 각 박막 트랜지스터의 게이트 전극으로 주사 신호를 전달하는 기능을 수행하는데, 상기 기능에 비해 그 폭은 상당히 넓게 패터닝 된다. 그 이유는 주사 신호의 전달 이외에, 스토리지 커패시터의 용량을 확보하기 위함인데, 본 발명의 제 2 실시예에서는 화소 전극의 우하면이 움푹 들어간 형상으로 형성됨에 따라 필연적으로 나타나는 개구율의 감소를 주사 라인의 폭을 축소시킴으로서 보상한다.
또한, 주사 라인의 폭을 축소시킴으로 인하여 나타날 수 있는 스토리지 커패시터의 용량 변화는 스토리지 커패시터를 상기 화소 전극(79)의 우하면으로 확장함으로서 방지한다.
참고적으로, 통상적인 주사 라인의 폭은 스토리지 커패시터의 용량, 개구율 보상의 정도 및 모델의 종류, 그리고 주사 라인의 물질에 따라 결정되는데, 주사 라인의 물질을 통상적인 알루미늄(Al)으로 사용할 경우 그 폭은 대략 12∼25㎛이다.
이와 같은 본 발명 제 2 실시예에 따른 단면을 도 8에 도시하였다.
도 8은 도 7의 A-A'선에 따른 단면도로써, 화소 전극(79)의 우측에 제 2 돌출부(71b) 및 스토리지 커패시터의 일측 전극(77)이 형성되어 있다. 즉 화소 전극(79)과 상기 화소 전극(79)에 이웃하는 데이터 라인과의 사이에는 이웃하는 화소의 스토리지 커패시터가 확장되어 있음을 볼 수 있다.
이상 상술한 바와 같이, 본 발명의 액정표시장치는 다음과 같은 효과가 있다.
화소 전극이 좌, 우 대칭적이므로 화소 전극과 이웃하는 데이터 라인간의 기생 커패시턴스 값이 동일하므로 기생 커패시턴스 값의 차이로 인해 발생하는 화질 저하를 방지할 수 있다.
또한, 대칭적인 화소 전극을 형성하기 위해 화소 전극의 우하면을 제거함에 따라 상기 제거된 부분에 상응하여 스토리지 커패시터를 확장시킴으로서 스토리지 커패시터의 용량 변화를 방지함과 동시에 개구율이 감소되는 것을 방지할 수 있다.

Claims (7)

  1. 교차 배치된 주사 라인과 데이터 라인에 의해 정의되는 화소 영역;
    상기 주사 라인과 데이터 라인의 교차 부위에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 화소 영역에 형성되는 화소 전극을 포함하여 구성되며;
    상기 화소 전극은 좌우 대칭 형태를 이루도록, 상기 화소 전극의 좌하면 및 우하면이 움푹 패인 형상이며;
    상기 박막 트랜지스터가 상기 화소 전극의 좌하면의 움푹 패인 곳에 위치하며;
    상기 화소 전극의 좌측면이 상기 화소 전극의 좌측에 위치한 데이터 라인과 마주보며;
    상기 화소 전극의 우측면이 상기 화소 전극의 우측에 위치한 데이터 라인과 마주보며; 그리고,
    상기 화소 전극의 좌측면과 상기 화소 전극의 좌측에 위치한 데이터 라인간의 간격과, 상기 화소 전극의 우측면과 상기 화소 전극의 우측에 위치한 데이터 라인간의 간격이 동일한 것을 특징으로 액정표시장치.
  2. 삭제
  3. 교차 배치된 주사 라인과 데이터 라인에 의해 정의되는 화소 영역;
    상기 주사 라인과 데이터 라인의 교차 부위에 형성된 박막 트랜지스터 영역;
    상기 박막 트랜지스터 영역에 형성되며, 게이트, 소오스 및 드레인으로 이루어진 박막 트랜지스터;
    상기 화소 영역에 형성되며, 상기 박막 트랜지스터 영역이 노출되도록 좌하면이 움푹 패인 형상으로 이루어지고, 이웃하는 박막 트랜지스터 영역의 소오스 전극에 인접하는 부위가 상기 박막 트랜지스터 영역이 노출된 만큼 제거되어 우하면이 움푹 패인 형상을 이루는 좌우 대칭 형태의 화소 전극을 포함하여 구성되며;
    상기 박막 트랜지스터가 상기 화소 전극의 좌하면의 움푹 패인 곳에 위치하며;
    상기 화소 전극의 좌측면이 상기 화소 전극의 좌측에 위치한 데이터 라인과 마주보며;
    상기 화소 전극의 우측면이 상기 화소 전극의 우측에 위치한 데이터 라인과 마주보며; 그리고,
    상기 화소 전극의 좌측면과 상기 화소 전극의 좌측에 위치한 데이터 라인간의 간격과, 상기 화소 전극의 우측면과 상기 화소 전극의 우측에 위치한 데이터 라인간의 간격이 동일한 것을 특징으로 액정표시장치.
  4. 제 3 항에 있어서, 상기 화소 전극은 상기 박막 트랜지스터의 드레인 전극과 연결되며, 상기 드레인 전극과 연결되는 부위가 소정 면적을 갖고 돌출된 것을 특징으로 하는 액정표시장치.
  5. 일정 간격을 갖는 제 1, 제 2 돌출부를 구비하여 일방향으로 형성된 주사 라인들;
    상기 제 1, 제 2 돌출부를 사이에 두고 그 양측의 상기 주사 라인을 가로지르는 방향으로 형성된 데이터 라인들;
    상기 제 1 돌출부를 게이트 전극으로 이용하여 상기 게이트 전극과, 상기 데이터 라인으로부터 연장된 소오스 전극과, 그리고 드레인 전극으로 이루어지는 박막 트랜지스터들;
    이웃하는 주사 라인의 상기 제 2 돌출부를 포함하여 상기 주사 라인과 오버랩되는 스토리지 커패시터의 일측 전극;
    하측면이 상기 제 1 돌출부와 제 2 돌출부의 사이로 돌출되어 상기 드레인 전극과 연결되고, 상측면이 상기 이웃하는 주사 라인의 일부와 오버랩되어 상기 스토리지 커패시터의 타측 전극으로 사용되는 화소 전극을 포함하며;
    상기 화소 전극은 좌우 대칭 형태를 이루도록, 상기 화소 전극의 좌하면 및 우하면이 움푹 패인 형상이며;
    상기 박막 트랜지스터가 상기 화소 전극의 좌하면의 움푹 패인 곳에 위치하며;
    상기 화소 전극의 좌측면이 상기 화소 전극의 좌측에 위치한 데이터 라인과 마주보며;
    상기 화소 전극의 우측면이 상기 화소 전극의 우측에 위치한 데이터 라인과 마주보며; 그리고,
    상기 화소 전극의 좌측면과 상기 화소 전극의 좌측에 위치한 데이터 라인간의 간격과, 상기 화소 전극의 우측면과 상기 화소 전극의 우측에 위치한 데이터 라인간의 간격이 동일한 것을 특징으로 액정표시장치.
  6. 삭제
  7. 제 5 항에 있어서, 상기 스토리지 커패시터의 일측 전극은 이웃하는 화소 전극의 우하면쪽으로 돌출된 형상을 갖는 것을 특징으로 하는 액정표시장치.
KR1020000038015A 2000-07-04 2000-07-04 액정표시장치 KR100685911B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000038015A KR100685911B1 (ko) 2000-07-04 2000-07-04 액정표시장치
US09/893,991 US6885410B2 (en) 2000-07-04 2001-06-29 Liquid crystal display device with substantially bilaterally symmetric pixel electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000038015A KR100685911B1 (ko) 2000-07-04 2000-07-04 액정표시장치

Publications (2)

Publication Number Publication Date
KR20020004278A KR20020004278A (ko) 2002-01-16
KR100685911B1 true KR100685911B1 (ko) 2007-02-23

Family

ID=19676132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038015A KR100685911B1 (ko) 2000-07-04 2000-07-04 액정표시장치

Country Status (2)

Country Link
US (1) US6885410B2 (ko)
KR (1) KR100685911B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956335B1 (ko) * 2002-05-09 2010-05-06 삼성전자주식회사 액정 표시 장치
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100884996B1 (ko) * 2002-11-11 2009-02-20 엘지디스플레이 주식회사 액정표시패널
KR100981996B1 (ko) * 2004-02-05 2010-09-13 삼성에스디아이 주식회사 전계방출형 백라이트 장치
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
KR101394928B1 (ko) * 2007-08-02 2014-05-15 엘지디스플레이 주식회사 액정표시장치
KR101466122B1 (ko) 2008-10-21 2014-11-27 삼성전자 주식회사 디스플레이장치, 멀티디스플레이시스템 및 그 제어방법
US9986899B2 (en) 2013-03-28 2018-06-05 Endochoice, Inc. Manifold for a multiple viewing elements endoscope
CN113885262B (zh) * 2021-09-29 2023-12-29 厦门天马微电子有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307182A (ja) * 1991-08-26 1993-11-19 Seiko Epson Corp 液晶表示装置
JPH06160910A (ja) * 1992-02-27 1994-06-07 Philips Gloeilampenfab:Nv 表示デバイス
JPH10123569A (ja) * 1996-10-22 1998-05-15 Seiko Epson Corp 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
KR19990052286A (ko) * 1997-12-22 1999-07-05 윤종용 액정 표시 장치
KR19990047242A (ko) * 1997-12-03 1999-07-05 윤종용 액정 표시 장치의 화소 구조

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058995A (en) * 1990-03-15 1991-10-22 Thomson Consumer Electronics, Inc. Pixel electrode structure for liquid crystal display devices
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
US5483366A (en) * 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
JPH08179351A (ja) * 1994-12-22 1996-07-12 Toshiba Corp 表示装置用アレイ基板
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
US6411347B1 (en) * 1998-12-19 2002-06-25 Lg. Philips Lcd Co., Ltd. Storage capacitor in a liquid crystal display and a method of manufacturing thereof
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
KR100317621B1 (ko) * 1999-02-24 2001-12-22 구본준, 론 위라하디락사 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307182A (ja) * 1991-08-26 1993-11-19 Seiko Epson Corp 液晶表示装置
JPH06160910A (ja) * 1992-02-27 1994-06-07 Philips Gloeilampenfab:Nv 表示デバイス
JPH10123569A (ja) * 1996-10-22 1998-05-15 Seiko Epson Corp 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
KR19990047242A (ko) * 1997-12-03 1999-07-05 윤종용 액정 표시 장치의 화소 구조
KR19990052286A (ko) * 1997-12-22 1999-07-05 윤종용 액정 표시 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
05307182
1019990047242

Also Published As

Publication number Publication date
KR20020004278A (ko) 2002-01-16
US20020008792A1 (en) 2002-01-24
US6885410B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
JP4392737B2 (ja) 液晶表示装置用アレー基板、及びその製造方法
JP3036512B2 (ja) 液晶表示装置
US6760081B2 (en) Liquid crystal display device having uniform feedthrough voltage components
KR100535531B1 (ko) 박막 트랜지스터 액정 표시 장치
KR100409259B1 (ko) 액정 표시 장치
KR100685911B1 (ko) 액정표시장치
US8305506B2 (en) Pixel set
US6400424B1 (en) Thin film transistor-liquid crystal display having enhanced storage capacitance and method for manufacturing the same
JP2006184335A (ja) 液晶表示素子
US6590550B2 (en) Liquid crystal display device having stabilized pixel electrode potentials
KR101148563B1 (ko) 액정표시장치
JPH11119254A (ja) 反射型液晶表示装置
US6198516B1 (en) LCD having TFT formed at an intersection of data and capacitor lines
JPH11177094A (ja) 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板
JP2001154222A (ja) 液晶表示装置
JP4987987B2 (ja) 液晶表示装置
KR100310524B1 (ko) 액티브 매트릭스형 액정표시장치
JP3518851B2 (ja) アクティブマトリクス基板の駆動方法
KR20040061786A (ko) 횡전계방식 액정표시장치용 어레이기판
CN111240067B (zh) 一种显示面板及其制造方法、显示装置
KR100218508B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판
US20120033114A1 (en) Active device array substrate
KR100885838B1 (ko) 액정 표시 장치
KR200380682Y1 (ko) 박막 트랜지스터 액정 표시 장치
KR20030058217A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee