JP2001154222A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001154222A JP2001154222A JP33462899A JP33462899A JP2001154222A JP 2001154222 A JP2001154222 A JP 2001154222A JP 33462899 A JP33462899 A JP 33462899A JP 33462899 A JP33462899 A JP 33462899A JP 2001154222 A JP2001154222 A JP 2001154222A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixels
- region
- pixel electrode
- auxiliary capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Abstract
(57)【要約】
【課題】 液晶表示装置において、画面左右の輝度ムラ
とフリッカーを軽減する目的で表示面の領域別に補助容
量値を変えた場合の領域境界線での輝度ムラを軽減す
る。 【解決手段】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極と補助容量電極とが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置において、
前記画素電極と補助容量電極との重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、その領域境界を凹凸にする。
とフリッカーを軽減する目的で表示面の領域別に補助容
量値を変えた場合の領域境界線での輝度ムラを軽減す
る。 【解決手段】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極と補助容量電極とが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置において、
前記画素電極と補助容量電極との重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、その領域境界を凹凸にする。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス液晶表示デバイスなどに用いられるアクティブマトリ
クスパネルとその製造方法に関する。
ス液晶表示デバイスなどに用いられるアクティブマトリ
クスパネルとその製造方法に関する。
【０００２】
【従来の技術】液晶パネルには、単純マトリクス型のも
のと、薄膜トランジスタ（ＴＦＴ）をスイッチング素子
として用いるアクティブマトリクス型のもの（ＴＦＴ−
ＬＣＤ）がある。携帯性、表示品位の点でＣＲＴや単純
マトリクス型液晶表示装置より優れた特徴を持つＴＦＴ
−ＬＣＤがノート型パソコンなどに広く実用されてい
る。
のと、薄膜トランジスタ（ＴＦＴ）をスイッチング素子
として用いるアクティブマトリクス型のもの（ＴＦＴ−
ＬＣＤ）がある。携帯性、表示品位の点でＣＲＴや単純
マトリクス型液晶表示装置より優れた特徴を持つＴＦＴ
−ＬＣＤがノート型パソコンなどに広く実用されてい
る。
【０００３】このＴＦＴ−ＬＣＤでは、そのＴＦＴが持
つ寄生容量に起因するフィードスルー電圧の表示面内で
の分布により、フリッカーを生じる問題がある。
つ寄生容量に起因するフィードスルー電圧の表示面内で
の分布により、フリッカーを生じる問題がある。
【０００４】つぎに、このフィードスルー電圧について
説明する。一般にＴＦＴを用いたアクティブマトリクス
液晶ディスプレイでは、ＴＦＴのゲート・ドレイン間寄
生容量効果のためにゲート書き込み信号の立ち下がり時
に、画素容量の電位が変動する。この変動量をフィード
スルー電圧と称している。フィードスルー電圧ＶFDは、
ＴＦＴのゲート・ドレイン間よる量Ｃｇｄと液晶容量Ｃ
ｌｃおよび補助容量Ｃｓおよびゲートパルス振幅ΔＶG
を使って表現すると、式（１）のように表わされる。 ＶFD＝Ｃｇｄ・ΔＶG／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ） （１）
説明する。一般にＴＦＴを用いたアクティブマトリクス
液晶ディスプレイでは、ＴＦＴのゲート・ドレイン間寄
生容量効果のためにゲート書き込み信号の立ち下がり時
に、画素容量の電位が変動する。この変動量をフィード
スルー電圧と称している。フィードスルー電圧ＶFDは、
ＴＦＴのゲート・ドレイン間よる量Ｃｇｄと液晶容量Ｃ
ｌｃおよび補助容量Ｃｓおよびゲートパルス振幅ΔＶG
を使って表現すると、式（１）のように表わされる。 ＶFD＝Ｃｇｄ・ΔＶG／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ） （１）
【０００５】つぎに、このフィードスルーの表示面内で
の分布について説明する。式（１）はゲート信号が理想
的なパルスの場合であるが、実際のＴＦＴ−ＬＣＤで
は、方形波として入力されたゲート書き込み信号（走査
線選択パルス）は、ゲート配線の時定数により入力端か
ら距離があるところほど信号波形になまりを生じる。こ
のなまりにより、ゲート信号の立ち下がり始めから完全
にトランジスタがオフになるまでに時間差（Δｔ）が生
じ、フィードスルーによって負の方向に変動しようとす
る画素容量の電圧が、正の方向に引きもどされる。した
がって、このゲートパルスのなまりの小さい入力側と、
なまりの大きい終端側とでフィードスルー電圧に差が生
じる。
の分布について説明する。式（１）はゲート信号が理想
的なパルスの場合であるが、実際のＴＦＴ−ＬＣＤで
は、方形波として入力されたゲート書き込み信号（走査
線選択パルス）は、ゲート配線の時定数により入力端か
ら距離があるところほど信号波形になまりを生じる。こ
のなまりにより、ゲート信号の立ち下がり始めから完全
にトランジスタがオフになるまでに時間差（Δｔ）が生
じ、フィードスルーによって負の方向に変動しようとす
る画素容量の電圧が、正の方向に引きもどされる。した
がって、このゲートパルスのなまりの小さい入力側と、
なまりの大きい終端側とでフィードスルー電圧に差が生
じる。
【０００６】このゲートパルスなまりの効果を考慮する
と、フィードスルー電圧ＶFDは、式（２）のように表わ
される。 ＶFD2＝(Ｃｇｄ・ΔＶG＋∫ＩDSΔｔ)／(Ｃｌｃ＋Ｃｓ＋Ｃｇｄ) （２） Δｔ：なまりによるゲート遅延時間 ＩDS：ＴＦＴがＯＦＦになるまでのあいだに流れる電流
の平均値
と、フィードスルー電圧ＶFDは、式（２）のように表わ
される。 ＶFD2＝(Ｃｇｄ・ΔＶG＋∫ＩDSΔｔ)／(Ｃｌｃ＋Ｃｓ＋Ｃｇｄ) （２） Δｔ：なまりによるゲート遅延時間 ＩDS：ＴＦＴがＯＦＦになるまでのあいだに流れる電流
の平均値
【０００７】Δｔは、配線時定数（配線抵抗×配線容
量）に比例するため、ゲートパルス入力側では無視でき
る程小さく、∫ＩDSΔｔ≒０となる。したがって、ゲー
トパルス入力側と、終端側とでは、フィードスルー電圧
差は、式（１）と式（２）の差として式（３）のように
表わされる。 ΔＶFD＝∫ＩDSΔｔ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ） （３）
量）に比例するため、ゲートパルス入力側では無視でき
る程小さく、∫ＩDSΔｔ≒０となる。したがって、ゲー
トパルス入力側と、終端側とでは、フィードスルー電圧
差は、式（１）と式（２）の差として式（３）のように
表わされる。 ΔＶFD＝∫ＩDSΔｔ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｄ） （３）
【０００８】フィードスルー電圧に差があると、画面の
左右で液晶への印加電圧に差を生じ、輝度ムラを生じ
る。また交流表示電圧に正負の非対称を生じ、フリッカ
ーの原因となる。
左右で液晶への印加電圧に差を生じ、輝度ムラを生じ
る。また交流表示電圧に正負の非対称を生じ、フリッカ
ーの原因となる。
【０００９】以上に示したように、ゲート信号波形のな
まりによる表示画面内のフィードスルー電圧差は、ゲー
ト配線時定数に比例するため、ＬＣＤが大型になるほ
ど、大きな問題となってくる。
まりによる表示画面内のフィードスルー電圧差は、ゲー
ト配線時定数に比例するため、ＬＣＤが大型になるほ
ど、大きな問題となってくる。
【００１０】この問題に対し、フィードスルー電圧の表
示面内での分布を軽減する方法としては、表示面内のト
ランジスタ素子の補助容量をゲート配線方向でゲート信
号入力端で大きくゲート終端に近づくにしたがって小さ
くすることで、寄生容量に起因するフィードスルー電圧
変化を補償する方法が特開平５−２３２５０９号公報に
開示されている。
示面内での分布を軽減する方法としては、表示面内のト
ランジスタ素子の補助容量をゲート配線方向でゲート信
号入力端で大きくゲート終端に近づくにしたがって小さ
くすることで、寄生容量に起因するフィードスルー電圧
変化を補償する方法が特開平５−２３２５０９号公報に
開示されている。
【００１１】
【発明が解決しようとする課題】一般に、ＴＦＴアレイ
を形成するために用いられるフォトマスクは、半導体で
用いられるものにくらべて、その解像度が粗い（０．５
μｍピッチ程度）。したがって、ゲート入力端から終端
にかけて補助容量を変化させるために、例えば画素電極
と補助容量電極の重なり面積を変化させた場合におい
て、微少な容量の変化をつけることは困難である。した
がって、容量値の変化はたとえば図１０に示すように領
域Ａ、Ｂ、Ｃと分割し、図１１に示すように階段状に変
化させることになる。この時各領域のフィードスルー電
圧は図１２のように分布し、例えば、画素ａが存在する
領域Ａと補助容量値が異なる画素ｂが存在する領域Ｂが
接する境界ＡＢでは、フィードスルー電圧差ΔＶFD2に
よる実効電圧差の変化が発生し、これが輝度ムラとして
表示品位を落とすおそれがあった。
を形成するために用いられるフォトマスクは、半導体で
用いられるものにくらべて、その解像度が粗い（０．５
μｍピッチ程度）。したがって、ゲート入力端から終端
にかけて補助容量を変化させるために、例えば画素電極
と補助容量電極の重なり面積を変化させた場合におい
て、微少な容量の変化をつけることは困難である。した
がって、容量値の変化はたとえば図１０に示すように領
域Ａ、Ｂ、Ｃと分割し、図１１に示すように階段状に変
化させることになる。この時各領域のフィードスルー電
圧は図１２のように分布し、例えば、画素ａが存在する
領域Ａと補助容量値が異なる画素ｂが存在する領域Ｂが
接する境界ＡＢでは、フィードスルー電圧差ΔＶFD2に
よる実効電圧差の変化が発生し、これが輝度ムラとして
表示品位を落とすおそれがあった。
【００１２】また、マスクの精度を上げるなど微少な容
量変化をつけることが可能となった場合、補助容量の異
なる画素を、最大ソース配線本数分（例えばＳＸＧＡで
３８４０個）だけＣＡＤデータとして作成し、パネル内
に配置する必要がある。この時生じるデータ容量の増
加、およびレイアウト作業の煩雑度の増加がＣＡＤレイ
アウト作業性を悪くするだけでなく、最悪の場合にはＣ
ＡＤデータが容量オーバーしシステムをダウンさせる、
あるいはマスクレイアウトミスを引き起こすおそれがあ
った。
量変化をつけることが可能となった場合、補助容量の異
なる画素を、最大ソース配線本数分（例えばＳＸＧＡで
３８４０個）だけＣＡＤデータとして作成し、パネル内
に配置する必要がある。この時生じるデータ容量の増
加、およびレイアウト作業の煩雑度の増加がＣＡＤレイ
アウト作業性を悪くするだけでなく、最悪の場合にはＣ
ＡＤデータが容量オーバーしシステムをダウンさせる、
あるいはマスクレイアウトミスを引き起こすおそれがあ
った。
【００１３】本発明は従来技術の前記の問題点を解決す
るためになされたものであり、フィードスルー電圧差に
よる輝度ムラやフリッカーを軽減するために領域別に補
助容量値を変化させたときの領域境界線での輝度ムラを
解消することを目的としている。
るためになされたものであり、フィードスルー電圧差に
よる輝度ムラやフリッカーを軽減するために領域別に補
助容量値を変化させたときの領域境界線での輝度ムラを
解消することを目的としている。
【００１４】
【課題を解決するための手段】本発明の請求項１にかか
わる液晶表示装置は、絶縁性基板上に薄膜トランジスタ
が電気的に接続された画素電極を持つ表示画素がアレイ
状に形成され、各トランジスタを線順次的に走査選択す
るゲートラインと画素電極に書き込む信号電位を与える
ソースラインがほぼ直交状態でマトリクス状に形成し、
前記画素電極と補助容量電極とが一部重なる様に形成す
ることにより補助容量を形成するＴＦＴアレイ基板と対
向基板との間に液晶を挟持した構成の液晶表示装置であ
って、前記画素電極と補助容量電極との重なり部分をゲ
ート信号入力端から終端にかけて小さくなるようにする
ことにより補助容量値を異ならせた画素を帯状の領域に
わけて配置し、その領域境界を凹凸にしたものである。
わる液晶表示装置は、絶縁性基板上に薄膜トランジスタ
が電気的に接続された画素電極を持つ表示画素がアレイ
状に形成され、各トランジスタを線順次的に走査選択す
るゲートラインと画素電極に書き込む信号電位を与える
ソースラインがほぼ直交状態でマトリクス状に形成し、
前記画素電極と補助容量電極とが一部重なる様に形成す
ることにより補助容量を形成するＴＦＴアレイ基板と対
向基板との間に液晶を挟持した構成の液晶表示装置であ
って、前記画素電極と補助容量電極との重なり部分をゲ
ート信号入力端から終端にかけて小さくなるようにする
ことにより補助容量値を異ならせた画素を帯状の領域に
わけて配置し、その領域境界を凹凸にしたものである。
【００１５】本発明の請求項２にかかわる液晶表示装置
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、そ
の領域境界を凹凸にしたものである。
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、そ
の領域境界を凹凸にしたものである。
【００１６】本発明の請求項３にかかわる液晶表示装置
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極と補
助容量電極とが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極と補助容量電極との重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素をランダムに配置したものである。
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極と補
助容量電極とが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極と補助容量電極との重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素をランダムに配置したものである。
【００１７】本発明の請求項４にかかわる液晶表示装置
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極と補
助容量電極とが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極と補助容量電極との重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素の割合をソースアドレスに沿って連続的に変化させ
たものである。
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極と補
助容量電極とが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極と補助容量電極との重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素の割合をソースアドレスに沿って連続的に変化させ
たものである。
【００１８】本発明の請求項５にかかわる液晶表示装置
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素をランダムに配置したものである。
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素をランダムに配置したものである。
【００１９】本発明の請求項６にかかわる液晶表示装置
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素の割合をソースアドレスに沿って連続的に変化させ
たものである。
は、絶縁性基板上に薄膜トランジスタが電気的に接続さ
れた画素電極を持つ表示画素がアレイ状に形成され、各
トランジスタを線順次的に走査選択するゲートラインと
画素電極に書き込む信号電位を与えるソースラインがほ
ぼ直交状態でマトリクス状に形成し、前記画素電極とゲ
ートラインとが一部重なる様に形成することにより補助
容量を形成するＴＦＴアレイ基板と対向基板との間に液
晶を挟持した構成の液晶表示装置であって、前記画素電
極とゲートラインとの重なり部分をゲート信号入力端か
ら終端にかけて小さくなるようにすることにより補助容
量値を異ならせた画素を帯状の領域にわけて配置し、前
記補助容量値の異なった画素が配置された各帯状領域の
境界部に前記補助容量値の異なった画素が混在する領域
を形成し、その領域において前記補助容量値の異なった
画素の割合をソースアドレスに沿って連続的に変化させ
たものである。
【００２０】
【発明の実施の形態】以下本発明の実施の形態を図を用
いて説明する。第１図、第２図は本発明の実施の形態で
ある液晶パネルの表示画素の平面図および第１図のＡ−
Ａ断面図である。
いて説明する。第１図、第２図は本発明の実施の形態で
ある液晶パネルの表示画素の平面図および第１図のＡ−
Ａ断面図である。
【００２１】まず、ガラス基板上にスパッタリングなど
を用いて第一の金属薄膜を成膜し、ゲート信号線、ゲー
ト電極２および補助容量電極部３を所要のパターンで形
成する。つぎに、プラズマＣＶＤにより絶縁膜４、半導
体能動膜５、オーミックコンタクト膜１２を連続で成膜
し、半導体能動膜５、オーミックコンタクト膜１２を所
要のパターンで形成する。続いて、スパッタリングなど
を用いて第二の金属薄膜を成膜し、ソース電極７、ドレ
イン電極８およびソースライン１４を所要のパターンで
形成後、保護膜１３を成膜し、その上に画素電極６を成
膜する。この時、画素電極６はコンタクトホール１１を
介してドレイン電極８と接続する。画素電極６は補助容
量電極３と一部オーバーラップするようにし、補助容量
を形成する。そのオーバーラップ量は図１０に示すよう
な領域Ａから領域Ｃになるにしたがって図１１に示すよ
うに（ゲート信号入力端から終端に近づくにしたがっ
て）小さくなるようにする。
を用いて第一の金属薄膜を成膜し、ゲート信号線、ゲー
ト電極２および補助容量電極部３を所要のパターンで形
成する。つぎに、プラズマＣＶＤにより絶縁膜４、半導
体能動膜５、オーミックコンタクト膜１２を連続で成膜
し、半導体能動膜５、オーミックコンタクト膜１２を所
要のパターンで形成する。続いて、スパッタリングなど
を用いて第二の金属薄膜を成膜し、ソース電極７、ドレ
イン電極８およびソースライン１４を所要のパターンで
形成後、保護膜１３を成膜し、その上に画素電極６を成
膜する。この時、画素電極６はコンタクトホール１１を
介してドレイン電極８と接続する。画素電極６は補助容
量電極３と一部オーバーラップするようにし、補助容量
を形成する。そのオーバーラップ量は図１０に示すよう
な領域Ａから領域Ｃになるにしたがって図１１に示すよ
うに（ゲート信号入力端から終端に近づくにしたがっ
て）小さくなるようにする。
【００２２】第３図、第４図は本発明の実施の形態であ
る液晶パネルの他の構成からなる表示画素の平面図およ
び第１図のＢ−Ｂ断面図である。
る液晶パネルの他の構成からなる表示画素の平面図およ
び第１図のＢ−Ｂ断面図である。
【００２３】まず、ガラス基板上にスパッタリングなど
を用いて第一の金属薄膜を成膜し、ゲート信号線、ゲー
ト電極２および前段ゲート電極１５を所要のパターンで
形成する。つぎに、プラズマＣＶＤにより絶縁膜４、半
導体能動膜５、オーミックコンタクト膜１２を連続で成
膜し、半導体能動膜５、オーミックコンタクト膜１２を
所要のパターンで形成する。つづいて、スパッタリング
などを用いて第二の金属薄膜を成膜し、ソース電極７、
ドレイン電極８およびソースライン１４を所要のパター
ンで形成後、保護膜１３を成膜し、その上に画素電極６
を成膜する。この時、画素電極６はコンタクトホール１
１を介してドレイン電極８と接続する。画素電極６は前
段ゲート電極１５と一部オーバーラップするようにし、
補助容量を形成する。そのオーバーラップ量は図１０に
示すような領域Ａから領域Ｃになるにしたがって図１１
に示すように（ゲート信号入力端から終端に近づくにし
たがって）小さくなるようにする。
を用いて第一の金属薄膜を成膜し、ゲート信号線、ゲー
ト電極２および前段ゲート電極１５を所要のパターンで
形成する。つぎに、プラズマＣＶＤにより絶縁膜４、半
導体能動膜５、オーミックコンタクト膜１２を連続で成
膜し、半導体能動膜５、オーミックコンタクト膜１２を
所要のパターンで形成する。つづいて、スパッタリング
などを用いて第二の金属薄膜を成膜し、ソース電極７、
ドレイン電極８およびソースライン１４を所要のパター
ンで形成後、保護膜１３を成膜し、その上に画素電極６
を成膜する。この時、画素電極６はコンタクトホール１
１を介してドレイン電極８と接続する。画素電極６は前
段ゲート電極１５と一部オーバーラップするようにし、
補助容量を形成する。そのオーバーラップ量は図１０に
示すような領域Ａから領域Ｃになるにしたがって図１１
に示すように（ゲート信号入力端から終端に近づくにし
たがって）小さくなるようにする。
【００２４】実施の形態１ 以下に実施の形態１について図５を用いて説明する。図
５は図１０の境界ＡＢの部分を拡大した図である。図５
に示すように上記の液晶パネルの製造方法によって作成
される補助容量の大きさが異なった画素ａと画素ｂが隣
接する境界ＡＢを直線状ではなく凹凸状に配置する。そ
の結果、フィードスルー電圧差による輝度の異なった画
素ａの存在する領域Ａと画素ｂの存在する領域Ｂが不規
則な形状をもった境界で接することによって、境界に沿
って生じる輝度差の規則性、連続成が小さくなるため
に、人の目に輝度ムラとして視認されにくくなり、フィ
ードスルー電圧差ΔＶFD2による輝度ムラを軽減でき
る。また、ほかの境界部においても同様の配置を行なう
ことによりＶFD2による輝度ムラを軽減することができ
る。
５は図１０の境界ＡＢの部分を拡大した図である。図５
に示すように上記の液晶パネルの製造方法によって作成
される補助容量の大きさが異なった画素ａと画素ｂが隣
接する境界ＡＢを直線状ではなく凹凸状に配置する。そ
の結果、フィードスルー電圧差による輝度の異なった画
素ａの存在する領域Ａと画素ｂの存在する領域Ｂが不規
則な形状をもった境界で接することによって、境界に沿
って生じる輝度差の規則性、連続成が小さくなるため
に、人の目に輝度ムラとして視認されにくくなり、フィ
ードスルー電圧差ΔＶFD2による輝度ムラを軽減でき
る。また、ほかの境界部においても同様の配置を行なう
ことによりＶFD2による輝度ムラを軽減することができ
る。
【００２５】実施の形態２ つぎに図６および図８を用いて実施の形態２について説
明する。図６は領域Ａおよび領域Ｂで構成される境界部
における画素の配置図、図８はその境界部における画素
ａと画素ｂの１ソースラインあたりの画素数の割り合い
の変化を表わす図である。
明する。図６は領域Ａおよび領域Ｂで構成される境界部
における画素の配置図、図８はその境界部における画素
ａと画素ｂの１ソースラインあたりの画素数の割り合い
の変化を表わす図である。
【００２６】図６に示すように上記の液晶パネルの製造
方法によって作成される補助容量の大きさが異なった画
素ａと画素ｂが隣接する境界ＡＢにおいて、画素ａと画
素ｂが混在する領域を作り、その領域で画素ａと画素ｂ
をランダムに配置することにより、境界に沿って生じる
輝度差の規則性、連続性がさらに小さくなる、あるいは
なくなるために、人の目に輝度ムラとして視認されるこ
とがなくなり、フィードスルー電圧差ΔＶFD2による輝
度ムラをさらに軽減できる。また、ここには詳しくは記
載していないが、ほかの境界部においても同様の位置を
行なうことでΔＶFD2による輝度ムラを軽減することが
できる。
方法によって作成される補助容量の大きさが異なった画
素ａと画素ｂが隣接する境界ＡＢにおいて、画素ａと画
素ｂが混在する領域を作り、その領域で画素ａと画素ｂ
をランダムに配置することにより、境界に沿って生じる
輝度差の規則性、連続性がさらに小さくなる、あるいは
なくなるために、人の目に輝度ムラとして視認されるこ
とがなくなり、フィードスルー電圧差ΔＶFD2による輝
度ムラをさらに軽減できる。また、ここには詳しくは記
載していないが、ほかの境界部においても同様の位置を
行なうことでΔＶFD2による輝度ムラを軽減することが
できる。
【００２７】実施の形態３ つぎに図７および図９を用いて実施の形態３について説
明する。図７は領域Ａおよび領域Ｂで構成される境界部
における画素の配置図、図９はその境界部における画素
ａと画素ｂのソースアドレスに沿っての画素数の割り合
いの変化を表わす図である。
明する。図７は領域Ａおよび領域Ｂで構成される境界部
における画素の配置図、図９はその境界部における画素
ａと画素ｂのソースアドレスに沿っての画素数の割り合
いの変化を表わす図である。
【００２８】図７に示すように上記の液晶パネルの製造
方法によって作成される補助容量の大きさが異なった画
素ａと画素ｂが隣接する境界ＡＢにおいて、画素ａと画
素ｂが混在する領域を作り、画素ａと画素ｂの割合を図
９に示すようにソースアドレスに沿って連続的に変化さ
せて配置することにより、境界に沿って生じる輝度差の
規則性、連続性がさらに小さくなる、あるいはなくな
り、境界における輝度の変化がなだらかになるため、人
の目に輝度ムラとして視認されることがなくなり、フィ
ードスルー電圧差ΔＶFD2による輝度ムラをさらに軽減
できる。また、他の境界部においても同様の配置を行な
うことによりΔＶFD2による輝度ムラを軽減することが
できる。
方法によって作成される補助容量の大きさが異なった画
素ａと画素ｂが隣接する境界ＡＢにおいて、画素ａと画
素ｂが混在する領域を作り、画素ａと画素ｂの割合を図
９に示すようにソースアドレスに沿って連続的に変化さ
せて配置することにより、境界に沿って生じる輝度差の
規則性、連続性がさらに小さくなる、あるいはなくな
り、境界における輝度の変化がなだらかになるため、人
の目に輝度ムラとして視認されることがなくなり、フィ
ードスルー電圧差ΔＶFD2による輝度ムラをさらに軽減
できる。また、他の境界部においても同様の配置を行な
うことによりΔＶFD2による輝度ムラを軽減することが
できる。
【００２９】また、前記の実施の形態はフィードスルー
電位差の軽減のために補助容量値を変化させる例として
説明したが、ゲート・ドレイン間容量などほかの容量を
変化させても同様な効果が得られる。
電位差の軽減のために補助容量値を変化させる例として
説明したが、ゲート・ドレイン間容量などほかの容量を
変化させても同様な効果が得られる。
【００３０】
【発明の効果】本発明の液晶表示装置においては、画面
左右でのフィードスルー電位の差による輝度ムラやフリ
ッカーを軽減するために表示画面の領域別に補助容量値
を異ならせた液晶表示装置において、領域境界を凹凸状
にしたり、領域境界部に境界の両側の画素が混在する領
域を設けたので、領域境界での輝度ムラを軽減すること
ができる。
左右でのフィードスルー電位の差による輝度ムラやフリ
ッカーを軽減するために表示画面の領域別に補助容量値
を異ならせた液晶表示装置において、領域境界を凹凸状
にしたり、領域境界部に境界の両側の画素が混在する領
域を設けたので、領域境界での輝度ムラを軽減すること
ができる。
【図１】本発明の実施の形態の液晶パネルの表示画素の
平面図である。
平面図である。
【図２】本発明の実施の形態の液晶パネルの表示画素の
断面図である。
断面図である。
【図３】本発明の他の実施の形態の液晶パネルの表示画
素の平面図である。
素の平面図である。
【図４】本発明の他の実施の形態の液晶パネルの表示画
素の断面図である。
素の断面図である。
【図５】本発明の実施の形態１の液晶表示装置の説明図
である。
である。
【図６】本発明の実施の形態２の液晶表示装置の形態の
説明図である。
説明図である。
【図７】本発明の実施の形態３の液晶表示装置の説明図
である。
である。
【図８】図６の境界部における補助容量値の異なる画素
の割り合いを示す図である。
の割り合いを示す図である。
【図９】図７の境界部における補助容量値の異なる画素
の割り合いを示す図である。
の割り合いを示す図である。
【図１０】従来例における液晶表示装置のＴＦＴアレイ
基板の平面図である。
基板の平面図である。
【図１１】従来例における液晶表示装置の補助容量の分
布を示す図である。
布を示す図である。
【図１２】従来例におけるフィードスルー電圧値の分布
を示す図である。
を示す図である。
【符号の説明】 １ ガラス基板 ２ ゲート電極、ゲートライン ３ 補助容量電極 ４ 絶縁膜 ５ 半導体能動膜 ６ 画素電極 ７ ソース電極 ８ ドレイン電極 ９ 液晶 １０ 対向電極 １１ コンタクトホール １２ オーミックコンタクト膜 １３ 保護膜 １４ ソースライン １５ 前段ゲート電極 １６ 表示部 １７ ゲート端子部 １８ ソース端子部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 直紀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H092 JA26 JA37 JA41 JA46 JA47 JB22 JB31 JB62 JB66 JB69 MA05 MA07 NA01 5C094 AA03 AA04 AA53 AA55 BA03 BA43 CA19 DA13 DB04 EA04 EA05 EA10 FA01 FB12 FB14 FB15 5F110 AA30 BB01 DD02 EE44 FF30 GG45 HK35 NN01 NN73 QQ09
Claims (6)
- 【請求項１】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極と補助容量電極とが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、その領域境界を凹凸にすることを特徴とする液
晶表示装置。 - 【請求項２】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極とゲートラインとが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極とゲートラインとの重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、その領域境界を凹凸にすることを特徴とする液
晶表示装置。 - 【請求項３】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極と補助容量電極とが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、前記補助容量値の異なった画素が配置された各
帯状領域の境界部に前記補助容量値の異なった画素が混
在する領域を形成し、その領域において前記補助容量値
の異なった画素をランダムに配置することを特徴とする
液晶表示装置。 - 【請求項４】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極と補助容量電極とが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、前記補助容量値の異なった画素が配置された各
帯状領域の境界部に前記補助容量値の異なった画素が混
在する領域を形成し、その領域において前記補助容量値
の異なった画素の割合をソースアドレスに沿って連続的
に変化させたことを特徴とする液晶表示装置。 - 【請求項５】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極とゲートラインとが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極とゲートラインとの重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、前記補助容量値の異なった画素が配置された各
帯状領域の境界部に前記補助容量値の異なった画素が混
在する領域を形成し、その領域において前記補助容量値
の異なった画素をランダムに配置することを特徴とする
液晶表示装置。 - 【請求項６】 絶縁性基板上に薄膜トランジスタが電気
的に接続された画素電極を持つ表示画素がアレイ状に形
成され、各トランジスタを線順次的に走査選択するゲー
トラインと画素電極に書き込む信号電位を与えるソース
ラインがほぼ直交状態でマトリクス状に形成し、前記画
素電極とゲートラインとが一部重なる様に形成すること
により補助容量を形成するＴＦＴアレイ基板と対向基板
との間に液晶を挟持した構成の液晶表示装置であって、
前記画素電極とゲートラインとの重なり部分をゲート信
号入力端から終端にかけて小さくなるようにすることに
より補助容量値を異ならせた画素を帯状の領域にわけて
配置し、前記補助容量値の異なった画素が配置された各
帯状領域の境界部に前記補助容量値の異なった画素が混
在する領域を形成し、その領域において前記補助容量値
の異なった画素の割合をソースアドレスに沿って連続的
に変化させたことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33462899A JP4088005B2 (ja) | 1999-11-25 | 1999-11-25 | 液晶表示装置 |
| US09/717,040 US6738106B1 (en) | 1999-11-25 | 2000-11-22 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33462899A JP4088005B2 (ja) | 1999-11-25 | 1999-11-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001154222A true JP2001154222A (ja) | 2001-06-08 |
| JP4088005B2 JP4088005B2 (ja) | 2008-05-21 |
Family
ID=18279515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33462899A Expired - Fee Related JP4088005B2 (ja) | 1999-11-25 | 1999-11-25 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6738106B1 (ja) |
| JP (1) | JP4088005B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164677A (ja) * | 2003-11-28 | 2005-06-23 | Chi Mei Electronics Corp | 画像表示装置 |
| JP2010072154A (ja) * | 2008-09-17 | 2010-04-02 | Ricoh Co Ltd | 画像表示装置 |
| US9285640B2 (en) | 2013-03-26 | 2016-03-15 | Mitsubishi Electric Corporation | Liquid crystal display device |
| WO2020207113A1 (zh) * | 2019-04-09 | 2020-10-15 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490396B1 (ko) * | 2001-12-15 | 2005-05-17 | 삼성전자주식회사 | 화상 표시 소자 구동 전압 제어 장치 및 방법 |
| TWI251692B (en) * | 2003-11-19 | 2006-03-21 | Hannstar Display Corp | Method for improving flicker of liquid crystal display |
| US20070031764A1 (en) * | 2005-08-03 | 2007-02-08 | Meng-Chi Liou | Exposure process |
| TW201111884A (en) * | 2009-09-17 | 2011-04-01 | Chunghwa Picture Tubes Ltd | Pixel array |
| US8975638B2 (en) * | 2010-12-28 | 2015-03-10 | Sharp Kabushiki Kaisha | High-performance active matrix substrate with high signal quality |
| CN108269529B (zh) * | 2018-02-24 | 2021-01-26 | 武汉华星光电半导体显示技术有限公司 | 一种改善amoled面板显示亮度不均的方法及amoled面板 |
| US10803798B2 (en) * | 2018-02-24 | 2020-10-13 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | AMOLED panel and method for reducing display luminance unevenness thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3062090B2 (ja) * | 1996-07-19 | 2000-07-10 | 日本電気株式会社 | 液晶表示装置 |
-
1999
- 1999-11-25 JP JP33462899A patent/JP4088005B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-22 US US09/717,040 patent/US6738106B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164677A (ja) * | 2003-11-28 | 2005-06-23 | Chi Mei Electronics Corp | 画像表示装置 |
| JP2010072154A (ja) * | 2008-09-17 | 2010-04-02 | Ricoh Co Ltd | 画像表示装置 |
| US9285640B2 (en) | 2013-03-26 | 2016-03-15 | Mitsubishi Electric Corporation | Liquid crystal display device |
| WO2020207113A1 (zh) * | 2019-04-09 | 2020-10-15 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| US11474401B2 (en) | 2019-04-09 | 2022-10-18 | Hefei Boe Optoelectronics Technology Co., Ltd. | Display panel and fabrication method thereof, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4088005B2 (ja) | 2008-05-21 |
| US6738106B1 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062090B2 (ja) | 液晶表示装置 | |
| US7355666B2 (en) | Liquid crystal display and driving method thereof | |
| US8248550B2 (en) | Liquid crystal display device | |
| US20030063233A1 (en) | Liquid crystal display device having uniform feedthrough voltage components | |
| JP2006330634A (ja) | 液晶表示装置 | |
| US8441589B2 (en) | Pixel array structure | |
| US6927808B2 (en) | Liquid crystal display device | |
| KR20010030241A (ko) | 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법 | |
| JPH0996839A (ja) | トランジスタマトリクス装置及びその駆動方法 | |
| US7671951B2 (en) | Liquid crystal display | |
| US20100045884A1 (en) | Liquid Crystal Display | |
| US7750988B2 (en) | Liquid crystal display with light blocking film to eliminate waterfall phenomenon | |
| KR100258435B1 (ko) | 평면 구동 방식의 액정 표시 장치용 기판 | |
| KR20060118208A (ko) | 박막 트랜지스터 표시판 | |
| JP4088005B2 (ja) | 液晶表示装置 | |
| JP2001249319A (ja) | 液晶表示装置 | |
| KR100310524B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| KR20020053460A (ko) | 액정 디스플레이 패널 | |
| JP3063732B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US20070296882A1 (en) | Thin film transistor array | |
| KR100336885B1 (ko) | 박막트랜지스터액정표시소자 | |
| KR20080051852A (ko) | 액정 표시 장치 | |
| KR101227133B1 (ko) | 수평 전계 인가형 액정 표시 패널 | |
| KR100785160B1 (ko) | 플리커 방지용 액정표시장치 | |
| KR20020085234A (ko) | 프린지 필드 구동 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |