JP4987987B2 - 液晶表示装置 - Google Patents

Description

本発明は、例えば、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）機器、ＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ）機器などの各種機器および車載用の表示装置として用いられる液晶表示装置に関するものである。

液晶表示装置は、低電圧、低電力駆動が可能で、薄型、軽量のフラットパネルディスプレイとして昨今では多岐の商品にわたって応用され、市販されている。このような液晶表示装置としてマトリクス型液晶表示装置が知られている。

マトリクス型液晶表示装置は、マトリクス状に配列された各絵素に対してそれぞれに独立に駆動電圧を印加することにより液晶の光学特性が変化し、画像や文字が表示されるものである。なかでもアクティブマトリクス型の液晶表示装置は、各絵素にＴＦＴ(Thin Film Transistor:薄膜トランジスタ)、ＭＩＭ（Metal Insulator Metal）等のスイッチング素子を取り付けることにより高コントラスト、高速応答等の高画質表示を可能にしている。

このようなアクティブマトリクス型の液晶表示装置においては、画素電極の開口率を向上させることを目的として、層間絶縁膜上に画素電極を設けて、この画素電極と信号配線とを別の層に形成し、画素電極を信号配線上に重ねる構造が提案されている（例えば、特許文献１参照）。

しかしながら、上記のような構造を採用した場合、画素電極が信号配線と所定の間隔をとる構造に比べて、画素電極と信号配線との間の静電容量Ｃｓｄが増大する。その場合には、静電容量Ｃｓｄの増加に伴って画素の電位がソース信号によって変化し易くなり、シャドーイングと呼ばれる表示特性の劣化が生じる。

そこで、信号配線と画素電極との間の静電容量Ｃｓｄによる画素電位の変化を抑える駆動方法として、ドット反転駆動が提案されている。このドット反転駆動においては、ゲート１ライン毎にソース信号の極性を反転すると共に、ソース側もソース１ライン毎に逆極性の信号を入力するようにしている。

上記のようなドット反転駆動を採用すれば、１Ｈライン反転駆動の場合と比べてシャドーイング現象を大幅に抑えることができ、液晶表示装置の画質を向上させることができる。そして、特に、走査配線の延在方向へ隣接する画素に関する静電容量Ｃｓｄ１と静電容量Ｃｓｄ２との差を少なくすると、シャドーイング現象を大幅に抑えることができる。

しかしながら、その―方において、ドット反転駆動においては、信号配線と画素電極との間の静電容量Ｃｓｄのばらつきによる透過率差が大きくなるため、フォトリソグラフィ工程をブロック単位で行う場合に、アライメントずれによって信号配線と画素電極との重なり幅がブロック単位で異なる所謂ブロック分かれ（表示ムラ）が発生し易くなるという問題が発生する。

なお、ここでいうブロックとは、１枚の表示パネル内において、露光を行うために区画された各領域のことである。露光方式の一例としては、複数のマスクまたは１枚のマスクを使用してステップ＆リピート方式で露光する方式、単一のマスクもしくは複数のマスクを使用してスキャン露光を複数回行う方式、単一のマスクもしくは複数のマスクを使用してスキャン露光を複数ブロックで行う方式、などが挙げられる。

そこで、特許文献２には、信号配線と画素電極との間の静電容量Ｃｓｄによる画質の低下を防ぐとともに、静電容量Ｃｓｄのバラツキによるブロック分かれ（表示ムラ）を抑制できるアクティブマトリクス型の液晶表示装置が提案されている。

特許文献２の図４には、表示ムラの発生を抑制するための構成の一例を示す。この構成では、信号配線は、互いに隣接する第１、第２画素電極の近傍で屈曲し、この屈曲部を境界にして一方は第１画素電極によって幅方向に被覆され、屈曲部を境界にして他方は第２画素電極によって幅方向に被覆されている。

このような構成によれば、画素電極の形状を従来と同様の矩形状にしても、フォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じても信号配線と画素電極との静電容量Ｃｓｄのバラツキが少なくなり、ブロック間の透過率差も少なくなるとされている。
日本国公開特許公報「特開平４−１２１７１２号公報（公開日：１９９２年４月２２日） 日本国公開特許公報「特開２００１−２８１６８２号公報（公開日：２００１年１０月１０日）

しかしながら、表示ムラの発生を抑制するために、上記の従来技術のようにアライメントずれによって信号配線と画素電極との重なり幅が変化することを抑えることを目的として、信号配線を画素電極の中央方向へ寄せて配置させると、画素の開口率が低下してしまうという問題が発生する。

本発明は、上記の問題点に鑑みてなされたものであり、信号配線を画素電極の中央方向へ寄せて配置した場合においても開口率を低下させることなく、画像の表示ムラを低減させることのできる液晶表示装置を実現することを目的とする。

本発明にかかる液晶表示装置は、上記の課題を解決するために、アクティブマトリクス基板と、対向基板とを有し、これら各基板の間に液晶層を備えている液晶表示装置において、上記アクティブマトリクス基板は、複数の走査信号線と、該走査信号線に交差するように配置された複数の信号配線と、上記走査信号線に入力される走査信号が導通を指示した場合に、対応する信号配線と画素電極とを接続するスイッチング素子を含み、上記各走査信号線と各信号配線との組み合わせに対応して設けられた画素部とを有しており、上記信号配線は、上記走査配線の延伸方向に隣接して配置された２つの画素電極の両方と部分的に重畳し、かつ、上記２つの画素電極の境界から各画素電極の中央方向へ入り込むように配置されているとともに、上記信号配線は、上記画素電極との重畳部の少なくとも一部において、上記液晶層内の液晶分子の配向状態を変化させる配向変更部と重なるように配置されていることを特徴としている。

液晶表示装置の製造過程で行われるフォトリソグラフィ工程をブロック単位で処理した場合、ブロック間でのアライメント(位置合わせ)のずれが発生する。これにより、信号配線と画素電極との重なり幅が変化し、この間の静電容量Ｃｓｄが変化する。そして、ドット反転駆動を採用した場合には、上記静電容量Ｃｓｄの変化により、画素電圧が変化しやすくなるため、ブロック単位で透過率が変化する。これにより、表示ムラが発生してしまう。

上記のような問題を解決するために、本発明の液晶表示装置においては、信号配線が、走査配線の延伸方向に隣接して配置された２つの画素電極の両方と部分的に重畳し、かつ、上記２つの画素電極の境界から各画素電極の中央方向へ入り込むように配置されている。つまり、信号配線が、２つの画素電極の境界を中心として各画素電極に互い違いに入り込むように蛇行して配置されている。

上記の構成によれば、フォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じても信号配線と画素電極との静電容量Ｃｓｄの変化を抑えることができる。そのため、ドット反転駆動を採用した場合に、信号配線と画素電極との間で発生する静電容量Ｃｓｄがばらつくことを抑え、表示ムラの発生を低減させることができるという効果が得られる。

さらに、本発明の液晶表示装置において、信号配線は、画素電極との重畳部の少なくとも一部において、液晶層内の液晶分子の配向状態を変化させる配向変更部と重なるように配置されている。液晶表示装置において、配向変更部が形成されている領域は、光が透過しない領域（遮光領域）、または、画素電極の他の領域と比べて透過率損失が生じる領域である。そのため、上記のように信号配線を画素電極の中央方向へ寄せて配置しても、信号配線の少なくとも一部が配向変更部と重なって配置されていれば、信号配線による開口率の低下を低減させることができる。

したがって、本発明によれば、信号配線を画素電極の中央方向へ寄せて配置した場合においても開口率を低下させることなく、画像の表示ムラを低減させることのできる液晶表示装置を実現することができる。

上記配向変更部としては、例えば、対向基板側に形成されたリブまたはスリット、あるいは、アクティブマトリクス基板側に形成されたスリットなどが挙げられる。これらリブおよびスリットが設けられていることによって、液晶層内の液晶分子の配向が規制され、表示パネルの視野角を向上させることができる。

そして、リブが形成されている領域における液晶分子の配向が、リブの形成されていない画素電極の他の領域（通常の透過部）とは異なっているために、透過率の損失が生じ、通常の透過部よりも透過率が低くなってしまう。また、スリットが形成されている領域は、リブよりも透過率が低くなり、ほとんど光を透過しない。つまり、スリットが形成されている領域は、遮光領域となる。

以上のように、上記配向変更部としては、対向基板側に形成されたリブまたはスリット、あるいは、アクティブマトリクス基板側に形成されたスリットなどが挙げられるが、リブ下に信号配線を形成したほうが、信号配線上に画素電極（表示領域）が存在するため、信号線の電位変化の影響が直接液晶層にかからない安定した状態となる。

そこで、本発明の液晶表示装置において、上記配向変更部は、上記対向基板に形成されているリブであることが好ましい。

上記の構成によれば、表示に悪影響を与えることなく、開口率が高く、表示ムラを低減させた液晶表示装置を実現することができる。

しかしながら、本発明は上記のような構成に必ずしも限定はされず、上記配向変更部は、上記画素電極に形成されているスリット、対向基板に形成されているスリットなどであってもよい。

また、開口率の低下を抑えるためには、画素電極における透過率損失のより大きな領域に配置することが望ましい。そして、液晶分子の配向を規制するためのリブまたはスリットが、直線部と屈曲部とを有している場合、屈曲部では液晶分子の配向が乱れ、透過率の損失が生じる。例えば、楔形状やＶ字状のリブまたはスリットが複数個同じ向きに配列している場合には、楔形またはＶ字の先端部（屈曲部に相当）が並んでいる領域では、液晶分子の配向が乱れ、透過率の損失が生じる。そこで、この領域に信号配線が配置されていれば、画素の開口率の低下を抑えることができる。

そこで、上記配向変更部は、上記対向基板および上記画素電極にそれぞれ形成されたリブまたはスリットが、屈曲した部分であることが好ましい。

つまり、本発明の液晶表示装置において、上記対向基板および上記画素電極には、上記配向変更部として、屈曲した形状のリブまたはスリットがそれぞれ形成されており、上記信号配線は、上記画素電極との重畳部の少なくとも一部において、上記対向基板および上記画素電極にそれぞれ形成されたリブまたはスリットの屈曲した部分と重なるように配置されていることが好ましい。

また、本発明の液晶表示装置において、上記対向基板には、直線部と屈曲部とを有するリブが形成されているとともに、上記画素電極には、直線部と屈曲部とを有するスリットが形成されており、上記信号配線は、上記画素電極との重畳部において、上記リブの直線部および屈曲部、ならびに、上記スリットの直線部および屈曲部に、それぞれ部分的に重なるように配置されていてもよい。

上記の構成によれば、画素電極における遮光領域または透過率損失の大きい領域に重なるように信号配線が配置されるため、開口率の低下をより抑えることができる。

本発明の液晶表示装置において、１本の上記信号配線を挟んで互いに隣り合う２つの上記画素電極では、該信号配線と重畳する面積が互いに等しくなるように、上記信号配線および上記画素電極が配置されていることが好ましい。

上記の構成によれば、信号配線と画素電極との間で形成される静電容量Ｃｓｄを、隣接する画素電極間でほぼ等しくすることができる。したがって、ドット反転駆動を行った場合に、データ信号の極性反転時に発生するソース電圧の突き上げおよび突き下げに起因して、画素電圧（または、ドレイン電圧）が設計値からずれてしまうことを防ぐことができる。

本発明の液晶表示装置において、上記配向変更部と重なっている部分における上記信号配線は、上記画素電極の端部に対して４５度から９０度の範囲内の角度で傾斜して配置されていることが好ましい。

上記の構成によれば、信号配線が４５度以上傾いて画素電極と重なっているため、画素電極の端部に隣接する距離が短くなり、アライメントずれによる信号配線の面積変化を減らすことができる。これにより、アライメントずれによって発生する信号配線と画素電極との間に形成される静電容量Ｃｓｄの変化を小さくすることができる。

本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

本発明の一実施の形態にかかる液晶表示装置に備えられたアクティブマトリクス基板の部分構成を示す平面図である。 本発明の一実施の形態にかかる液晶表示装置の断面図である。なお、この図は、図１に示すＡ−Ａ’線部分の断面構成を示している。 図１に示す液晶表示装置の構成を模式化して示す図である。 図３および図５に示す液晶表示装置に印加される信号の波形を示す図である。 図３に示す液晶表示装置においてアライメントずれが発生した状態を示す模式図である。 従来の液晶表示装置の構成を模式化して示す図である。 図６に示す液晶表示装置に印加される信号の波形を示す図である。 図６に示す液晶表示装置においてアライメントずれが発生した状態を示す模式図である。 図８に示す液晶表示装置に印加される信号の波形を示す図である。 本発明の他の実施の形態にかかる液晶表示装置の部分構成を示す平面図である。 本発明の他の実施の形態にかかる液晶表示装置の断面図である。なお、この図は、図１０に示すＡ−Ａ’線部分の断面構成を示している。 本発明のさらに他の実施の形態にかかる液晶表示装置の断面図である。なお、この図は、図１に示すＡ−Ａ’線部分に相当する部分の断面構成を示している。 本発明のさらに他の実施の形態にかかる液晶表示装置の部分構成を示す平面図である。

符号の説明

１ 液晶表示装置
１０ アクティブマトリクス基板
１１ ゲートバスライン（走査配線）
１１ａ ゲート電極
１２ ソースバスライン（信号配線）
１２ａ ソース電極
１３ 補助容量配線
１４ 画素電極
１４ａ スリット（配向変更部）
１４ｂ スリット（配向変更部）
１５ ＴＦＴ（スイッチング素子）
２０ 対向基板
２６ リブ（配向変更部）
３０ 液晶層
３６ リブ（配向変更部）
４６ スリット（配向変更部）
５０ アクティブマトリクス基板
５１ 液晶表示装置
６０ アクティブマトリクス基板
６１ 液晶表示装置

本発明の実施形態について図１〜図１３に基づいて説明すると以下の通りである。なお、本発明はこれに限定されるものではない。

本実施の形態では、複数のゲートバスライン（走査配線）と複数のソースバスライン（信号配線）とが交差するように配置され、その交差部近傍に配置されたＴＦＴ（スイッチング素子）を有する画素部を備えたアクティブマトリクス基板を有するアクティブマトリクス型の液晶表示装置について説明する。なお、ここでは、画素電極間の距離を狭くすることによって開口率を向上させるとともに、層間絶縁膜の厚さを大きくしたＳＨＡ（Ｓｕｐｅｒ Ｈｉｇｈ Ａｐｅｒｔｕｒｅ）構造を有するものについて説明する。但し、本発明は必ずしもこのような構成に限定されない。

まず、本実施の形態にかかる液晶表示装置１の構成について、図１および図２を参照しながら説明する。

図１には、本実施の形態にかかる液晶表示装置１に備えられたアクティブマトリクス基板１０の部分構成を示す。なお、図１は、アクティブマトリクス基板１０の平面構成を示すものであるが、便宜上、対向基板２０に設けられたリブについても破線で示している。図２には、液晶表示装置１の断面構成を示す。なお、図２では、図１のＡ−Ａ’線で示す部分（ＴＦＴ１５、リブ２６、スリット１４ａを含む領域）の断面構成を示している。

図２に示すように、液晶表示装置１は、アクティブマトリクス基板１０と、対向基板２０と、これら各基板の間に設けられた垂直配向型の液晶層３０とを備えている。アクティブマトリクス基板１０及び対向基板２０上の液晶層３０に接する面には、図示しない垂直配向膜が設けられており、電圧無印加時には、液晶層３０の液晶分子は、垂直配向膜の表面に対して略垂直に配向している。つまり、液晶表示装置１は、垂直配向方式のものである。液晶層３０は、誘電異方性が負のネマティック液晶材料を含んでいる。

上記液晶表示装置１は、アクティブマトリクス基板１０上に形成された画素電極１４と、対向基板２０上に形成された対向電極２１とを有し、画素電極１４と対向電極２１との間に設けられた液晶層３０によって各画素部が構成されている。ここでは、画素電極１４及び対向電極２１のいずれもＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムすず酸化物）にてなる透明導電層で形成されている。なお、対向基板２０の液晶層３０側には、各画素部に対応して設けられたカラーフィルタ（図示せず）と、隣接するカラーフィルタの間に設けられるブラックマトリクス（図示せず）とが形成され、これらの上に対向電極２１が形成されている。

アクティブマトリクス基板１０上には、図１に示すように、図中の横方向に互いに平行に延びるように設けられた複数のゲートバスライン１１と、図中の縦方向に各ゲートバスライン１１と交差するように設けられた複数のソースバスライン１２とが形成されている。２つのゲートバスライン１１・１１の間には、補助容量配線１３がゲートバスラインと平行に配置されている。

各ゲートバスライン１１と各ソースバスライン１２との各交差部近傍には、ゲートバスライン１１およびソースバスライン１２に電気的に接続されたスイッチング素子として、ＴＦＴ１５が設けられている。画素電極１４は、各ＴＦＴ１５に対応して設けられている。ＴＦＴ１５は、ゲートバスライン１１に入力される走査信号が導通を指示した場合に、対応するソースバスライン１２と画素電極１４とを接続し、ソースバスラインに送信されるデータ信号を画素電極１４へ入力する。

続いて、液晶表示装置１に備えられたアクティブマトリクス基板１０および対向基板２０のより具体的な構成について説明する。

図１および図２に示すように、アクティブマトリクス基板１０では、図示しないガラス基板上に、Ａｌ、Ｔａ等の金属から成る複数のゲートバスライン(走査配線)１１が平行に配置されている。このゲートバスライン１１の膜厚は２０００Å〜５０００Åである。なお、補助容量配線１３も、ゲートバスライン１１と同層に形成されている。さらに、この上層に、ＳｉＮｘ等から成るゲート絶縁膜１８ａを介して、ゲートバスライン１１と交差するようにＡｌ、Ｔａ等の金属から成る複数のソースバスライン１２が配置されている。ゲート絶縁膜１８ａの膜厚は２０００Å〜５０００Å程度であり、比誘電率は３〜８程度である。また、ソースバスライン１２の膜厚は１０００Å〜５０００Åである。

上記ゲートバスライン１１とソースバスライン１２との各交差位置近傍には、ＴＦＴ１５が配置されている。図２に示すように、ＴＦＴ１５は、ゲート電極１１ａ、ゲート絶縁膜１８ａ、半導体層１９、ソース電極１２ａおよびドレイン電極１６ａが積層されて構成されている。ゲート電極１１ａはゲートバスライン１１と同じ材料で構成されている。また、ソース電極１２ａおよびドレイン電極１６ａはソースバスライン１２と同じ材料で構成されている。また、半導体層１９は、不純物がドープされたｎ^＋アモルファスシリコン膜で構成されている。そして、ゲート電極１１ａはゲートバスライン１１に接続され、ソース電極１２ａはソースバスライン１２に接続されている。

なお、ここで記載した各部材の材料および膜厚などは、本発明の液晶表示装置の一例であり、本発明はこのような構成に限定されない。

補助容量配線１３は、互いに平行に配置された２本のゲートバスライン１１・１１の間に、ゲートバスラインの延伸方向に沿って配置されている。そして、補助容量配線１３には、部分的に幅が広くなった張り出し部１３ａが各画素電極１４に１箇所づつ形成されており、この張り出し部１３ａと重なるように容量電極１６ｂが設けられている。

容量電極１６ｂは、対応する位置の層間絶縁膜１８ｂに形成されたコンタクトホール１７を介して画素電極１４に接続されるとともにドレイン引き出し配線１６と同層にて接続される。これにより、補助容量配線１３（具体的には、張り出し部１３ａ）および容量電極１６ｂ間で補助容量が形成される。

そして、画素電極１４には、液晶層３０内の液晶分子の配向を制御するためのスリット１４ａ（配向変更部）が形成されている。このようなスリット１４ａが画素電極１４上に形成されていることによって、電圧印加時に斜め電界がかかり液晶分子が傾斜配向し易くなっている。

一方、対向基板２０側は、図２に示すように、図示しないガラス基板上に、各画素電極１４に対応して赤、緑、青のカラーフィルタ（図示せず）が配置されている。そして、上記各カラーフィルタの間には、画素電極１４とこれに隣接する画素電極１４と間からの光漏れ、及び混色を防ぐ遮光膜であるブラックマトリクス（図示せず）が配置されている。

カラーフィルタとブラックマトリクスとから構成されたカラーフィルタ層の上層には、液晶層３０内の液晶分子の配向を制御するためのリブ２６が形成されている。図２に示すように、リブ２６は、対向基板と平行な面に対して斜めの傾斜面を持つテーパー形状を有している突起である。但し、これは一例であり、本発明におけるリブの形状は、リブとして一般的に使用される形状であればどのような形状のものであってもよい。なお、図１には、画素電極１４に対するリブ２６の形成位置を破線で示す。

上記のようなカラーフィルタ層、および、該カラーフィルタ上に部分的に形成されたリブのさらに上層に、透明導電材料からなる対向電極２１が配設されている。

上記のような構成を有するアクティブマトリクス基板１０と対向基板２０とを、その画素電極１４側と対向電極２１側とが互いに対向するように所定の間隔で配置し、両基板１０・２０間に液晶層３０を挟み込みシール材で封入して、液晶表示装置１が構成されている。

次に、液晶表示装置１におけるソースバスライン１２の配置について説明する。図１に示すように、本実施の形態においては、ソースバスライン１２は、ゲートバスライン１１の延伸方向に隣接して配置された２つの画素電極１４・１４の両方と部分的に重畳し、かつ、２つの画素電極１４・１４の境界から各画素電極の中央方向へ入り込むように配置されている。ここで、ソースバスライン１２が、画素電極１４の中央方向へ入り込むように配置されているとは、図１に示すように、２つの画素電極１４・１４の端部から内側の方へ、該端部から一定の距離だけ離れて配置されていることをいう。

従来の一般的なアクティブマトリクス型の液晶表示装置では、複数のソースバスラインと複数のゲートバスラインとは互いに真っ直ぐに延伸し、格子状になるように配置され、２本のソースバスラインと２本のゲートバスラインとで囲まれた矩形の領域に画素電極が配置されている。これに対して、本実施の形態では、ソースバスライン１２は、ゲートバスライン１１の延伸方向に隣接して配置された２つの画素電極１４・１４の両方に部分的に重なるように、ジグザグに蛇行して配置されている。

上記のように、ソースバスライン１２を、隣接する２つの画素電極１４・１４の両方に部分的に重なるように蛇行して配置することで、各画素電極の端部から離れてソースバスラインを配置させることができるため、ドット反転駆動による表示駆動を行った場合にも、アライメントずれによる影響を減らすことができる。

この点について、図３〜図９を参照しながら以下に説明する。

図３〜図５は、本実施の形態のように、ソースバスラインをジグザグに配置した場合について示すものであり、図６〜図９は、比較のためにソースバスラインを真っ直ぐに配置した場合について示すものである。なお、図６に示すようにソースバスラインを２本にして隣接する各画素電極と重複させるように配置させる構造は、アライメントずれに対するＣｓｄの変化は小さくできるが、開口率は減少する従来の液晶表示装置において採用されているものである。

図３および図５には、本実施の形態の液晶表示装置１に設けられたアクティブマトリクス基板１０の部分構成を模式的に示す。図３および図５に示すアクティブマトリクス基板１０では、画素電極１４、ソースバスライン１２、ＴＦＴ１５のみを示している。これらの図のうち、図３は、アライメントずれが発生していない状態の構成を示しており、図５は、アライメントずれが発生した状態の構成を示している。

図６および図８には、従来の液晶表示装置に設けられたアクティブマトリクス基板１１０の部分構成を模式的に示す。図６および図８に示すアクティブマトリクス基板１１０では、画素電極１１４、ソースバスライン１１２、ＴＦＴ１１５のみを示している。これらの図のうち、図６は、アライメントずれが発生していない状態の構成を示しており、図８は、アライメントずれが発生した状態の構成を示している。

ここで、ソースバスラインと画素電極との重なりによる静電容量をＣｓｄとする。そして、ある画素電極に着目し、その画素電極と重複している２本のソースバスラインのうち、ＴＦＴを介してその画素電極と接続されているもの（実線で示すもの）との重なり容量をＣｓｄ自とし、その画素電極と接続されていないもの（破線で示すもの）との重なり容量をＣｓｄ他とする。

例えば、図３では、隣接する２つの画素電極にそれぞれ重畳するように蛇行して配置されたソースバスライン１２のうち、ＴＦＴ１５を介して接続されている画素電極１４（すなわち、そのソースバスラインが駆動に影響を与える画素電極）と重複している部分については実線で示し、ＴＦＴ１５と接続されていない画素電極１４（すなわち、そのソースバスラインが駆動に影響を与えない画素電極）と重複している部分については点線で示している。そして、一つの画素電極に着目した場合、該画素電極と実線で示すソースバスラインとの重なり容量がＣｓｄ自となり、該画素電極と破線で示すソースバスラインとの重なり容量がＣｓｄ他となる。

表示ムラの発生を抑えるためには、静電容量Ｃｓｄのバラツキをできるだけ減らすことが望ましい。そこで、通常、Ｃｓｄ自とＣｓｄ他とがほぼ同じになるように、画素電極とソースバスラインの配置が決められる。したがって、図３および図６に示すようなアライメントずれが発生していない状態では、Ｃｓｄ自とＣｓｄ他とがほぼ等しくなる。

このときの信号波形を図４および図７にそれぞれ示す。なお、図４は、図３に示すような構成を有する液晶表示装置に印加される各信号の波形を示し、図７は、図６に示すような構成を有する液晶表示装置に印加される各信号の波形を示す。図４、図７において、Ｖｓはデータ信号（ソースバスラインに供給される信号）、Ｖｇは走査信号（ゲートバスラインに供給される信号）、ＣＯＭは共通電極電圧、Ｖｄは画素電極に実際に印加されるドレイン電圧を示す。

ここでは、図３および図６に示す３つの画素電極のうちの中央の画素電極に着目した場合の信号波形を例に挙げて説明する。これらの図に示す液晶表示装置では、ドット反転駆動を行っているため、図に示す３つの画素電極のうち、例えば、中央の画素電極に正極性のソース電圧が印加される場合、両端の画素電極には負極性のソース電圧が印加されることになる。そして、図３、図６に示す３つの画素電極のうちの中央の画素電極に着目した場合、Ｖｓ自（実線で示すソースバスラインにおけるデータ信号）とＶｓ他（破線で示すソースバスラインにおけるデータ信号）とは互いに逆極性となっている。

図４および図７に示す波形図において、Ａで示す部分は、走査信号が「Ｈｉｇｈ」になって画素へのデータ書込みが行われた後にデータ信号の極性が反転するタイミングである。このＡの部分では、ドレイン電圧Ｖｄは、静電容量Ｃｓｄによる電位の突き上げ又は突き下げの影響を受ける。

このときのＣｓｄ自による電位の突き下げ量、および、Ｃｓｄ他による電位の突き上げ量は、以下の式によって算出される。
（Ｃｓｄ自による電位の突き下げ量）＝（Ｃｓｄ自／Ｃｐｉｘ）×Ｖｓｐｐ
（Ｃｓｄ他による電位の突き上げ量）＝（Ｃｓｄ他／Ｃｐｉｘ）×Ｖｓｐｐ
上記の式に置いて、Ｖｓｐｐは、ソース電圧の振幅分である。また、Ｃｐｉｘは、画素電極における液晶容量と補助容量との合計の容量であり、全ての画素において同じ容量となる。

アライメントずれが発生していない場合には、Ｃｓｄ自＝Ｃｓｄ他であるため、Ｃｓｄ自による電位の突き下げ量とＣｓｄ他による電位の突き上げ量とは等しくなり、図４および図７のＡでは、突き下げの影響と突き上げの影響とが相殺される。したがって、画素に印加されるドレイン電圧Ｖｄは設計値と同じ値になる。

一方、図８に示すような従来の構成においてアライメントずれが発生した場合、一つの画素電極に着目した場合、実線で示すソースバスラインと、破線で示すソースバスラインとは、画素電極との重なり面積が大きく異なってしまう。また、面積が変わるまでずれない場合においても、ソースバスラインと画素の端部（エッジ）との距離が変化することにより、斜め方向の電界の影響により静電容量Ｃｓｄの変化は生じてしまう。これにより、Ｃｓｄ自とＣｓｄ他との値も大きく異なり、例えば、Ｃｓｄ自＞Ｃｓｄ他となってしまう。図９には、このときの各信号の波形を示す。

図９に示す波形図において、Ｂで示す部分は、走査信号が「Ｈｉｇｈ」になって画素へのデータ書込みが行われた後にデータ信号の極性が反転するタイミングである。このＢにおいて、上記と同様に、Ｃｓｄ自による電位の突き下げ量とＣｓｄ他による電位の突き上げ量とを算出すると、Ｃｓｄ自＞Ｃｓｄ他より、（Ｃｓｄ自による電位の突き下げ量）＞（Ｃｓｄ他による電位の突き上げ量）となる。このように、Ｂにおいては突き下げの影響をより大きく受けるため、ドレイン電圧Ｖｄが低下する。そこで、実際に画素にかかる電圧は、Ｖｄよりも小さなＶｄ２となる。このように、画素に印加されるドレイン電圧Ｖｄ２は、設計値とは異なった値になってしまう。

以上のように、アライメントずれが発生した場合と発生していない場合とでは、同じ階調値であっても画素のドレイン電圧は異なってしまうため、フォトリソグラフィ工程をブロック単位で行うと、同じ階調値であってもドレイン電圧がブロック単位で異なる所謂ブロック分かれ（表示ムラ）が発生してしまう。

これに対して、図５に示すように、ソースバスラインが蛇行して配置されている構成においてアライメントずれが発生した場合には、ソースバスラインが画素電極の端部から離れて中央寄りに配置されているため、Ｃｓｄ自とＣｓｄ他の値はほとんど変化せず、Ｃｓｄ自とＣｓｄ他とが依然としてほぼ等しい状態を維持することができる。

そのため、図５に示す構成に場合であっても、図４に示すような信号波形となる。そのため、パネル製造時のフォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じてもソースバスラインと画素電極との重なり幅がブロック単位で異なることによる静電容量Ｃｓｄのバラツキが少なくなり、表示ムラの発生を抑えることができる。

さらに、上記の構成に加えて、本実施の形態の液晶表示装置１では、ソースバスライン１２が各画素電極１４と重複している領域の少なくとも一部は、対向基板２０に形成されたリブ２６と重なるように配置されている。リブ２６は、液晶分子の配向を制御するために形成されたものであり、リブが形成されている領域は遮光領域（非表示領域）となる。そのため、画素電極１４と重なっているソースバスライン１２を部分的にリブ２６と重なるように配置すれば、ソースバスラインを画素電極上に形成したことによる開口率の低下を抑えることができる。

なお、ソースバスラインの具体的な配置の仕方は、ソースバスラインを挟んで互いに隣り合う２つの画素電極（ゲートバスラインの延伸方向に隣接して配置された２つの画素電極）の両方にソースバスラインが重なるように蛇行して配置されていれば、特に限定はされないが、ソースバスラインと画素電極との間で形成される静電容量Ｃｓｄを、上記の隣接する２つの画素電極間でほぼ等しくすることが好ましい。

そのためには、１本のソースバスラインを挟んで互いに隣り合う２つの上記画素電極では、該信号配線と重畳する面積が互いに等しくなるように、上記信号配線および上記画素電極が配置されていることが好ましい。

この構成によれば、ソースバスラインと画素電極との間で形成される静電容量Ｃｓｄを、隣接する画素電極間でほぼ等しくすることができる。したがって、ドット反転駆動を行った場合に、データ信号の極性反転時に発生するソース電圧の突き上げおよび突き下げに起因して、ソース電圧が設計値からずれてしまうことを防ぐことができる。

また、リブと重なっている部分におけるソースバスラインは、画素電極の端部に対して４５度から９０度の範囲内の角度で傾斜して配置されていることが好ましい。ここで、画素電極の端部に対する角度とは、隣り合って配置された矩形状の２つの画素電極の境界線に対するソースバスラインが配置されている角度のことをいう。つまり、「画素電極の端部に対して９０度の角度でソースバスラインが配置されている」とは、２つの画素電極の境界線に対して垂直な方向にソースバスラインが配置されていることを意味する。そして、「画素電極の端部に対して４５度の角度でソースバスラインが配置されている」とは、上記の境界線に対して垂直な方向から４５度ずれている方向にソースバスラインが配置されていることを意味する。

この構成によれば、ソースバスラインが４５度以上傾いて画素電極と重なっているため、画素電極の端部に接する距離が短くなり、画素電極の端部に近接したソースバスラインの面積を減らすことができる。これにより、アライメントずれによって発生するソースバスラインと画素電極との間に形成される静電容量Ｃｓｄの変化を小さくすることができる。

本実施の形態の液晶表示装置において、ソースバスラインおよびリブの幅は、表示装置の用途、目的などに応じて、設計可能な範囲において適宜設定することができる。例えば、開口率を向上させたい場合には、ソースバスラインの幅はリブの幅よりも小さくすることが好ましい。一方、コントラストを向上させたい場合には、ソースバスラインの幅はリブの幅よりも大きくすることが好ましい。このように、目的に応じて適宜変更すればよい。

上述した実施形態では、ソースバスライン１２が対向基板２０に形成されたリブ２６と重なるように配置されているものを例に挙げて説明したが、本発明においては、ソースバスラインが、画素電極に形成されたスリットと重なるように配置されていてもよい。

図１０には、ソースバスラインがスリットと重なっている場合のアクティブマトリクス基板５０の構成例を示す。また、図１１には、アクティブマトリクス基板５０を備えた液晶表示装置５１の部分断面の構成であって、図１０のＡ−Ａ’線で示す部分（ＴＦＴ１５、リブ３６、スリット１４ｂを含む領域）の断面構成を示している。

図１０に示すアクティブマトリクス基板５０では、スリット１４ｂ（配向変更部）とリブ３６の位置が、図１に示すアクティブマトリクス基板１０と異なっている。図１０に示すアクティブマトリクス基板５０では、スリット１４ｂとリブ３６の配置位置が、図１に示すスリット１４ａおよびリブ２６の配置位置とそれぞれ入れ替わっている。それ以外の構成については、図１に示すアクティブマトリクス基板１０と同じであるため、同じ部材には同じ部材番号を付し、その説明を省略する。

上記のようなアクティブマトリクス基板５０においても、図１１に示すように、画素電極１４と重なって配置されたソースバスライン１２が、表示に影響を与えないスリット１４ｂが形成された位置と部分的に重なるように配置されている。そのため、表示ムラを抑えるために、ソースバスラインを画素電極の中央方向に寄せて配置した場合においても、開口率が低下することを防ぐことができる。

なお、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式を採用した液晶表示装置においては、対向基板側にスリットを形成し、このスリットによって液晶分子の配向を制御している。本発明は、このようなＰＶＡ方式の液晶表示装置にも適用可能である。

図１２には、ＰＶＡ方式の液晶表示装置６１の部分断面の構成を示している。この図は、図１に示すＡ−Ａ’線部分に相当する部分の断面構成を示している。液晶表示装置６１を構成するアクティブマトリクス基板６０の平面構成は、図１に示す液晶表示装置１のアクティブマトリクス基板１０の平面構成とほぼ同一であるが、液晶表示装置６１では、図１に示すリブ２６がスリット４６（配向変更部）に置き換わっている。

上記のようなアクティブマトリクス基板６０においても、図１２に示すように、画素電極１４と重なって配置されたソースバスライン１２が、表示に影響を与えないスリット４６が形成された位置と部分的に重なるように配置されている。そのため、表示ムラを抑えるために、ソースバスラインを画素電極の中央方向に寄せて配置した場合においても、開口率が低下することを防ぐことができる。

本発明のさらに他の実施形態について、図１３を参照しながら説明する。図１３は、Ｖ字形状のリブおよびスリットが形成されている液晶表示装置に備えられたアクティブマトリクス基板７０の部分構成を示す平面図である。

アクティブマトリクス基板７０上には、図１３に示すように、図中の横方向に互いに平行に延びるように設けられた複数のゲートバスライン７１と、図中の縦方向に各ゲートバスライン７１と交差するように設けられた複数のソースバスライン７２とが形成されている。

各ゲートバスライン７１と各ソースバスライン７２との各交差部近傍には、ゲートバスライン７１およびソースバスライン７２に電気的に接続されたスイッチング素子として、ＴＦＴ７５が設けられている。画素電極７４は、各ＴＦＴ７５に対応して設けられている。ＴＦＴ７５においては、ゲートバスライン７１が選択され書き込み信号Ｖｇｈ（Ｈｉｇｈ）が印加された場合に、対応するソースバスライン７２と画素電極７４とが導通し、ソースバスラインに印加されるデータ信号が画素電極７４へ書き込まれる。

ＴＦＴ７５は、ゲート電極７１ａ、ソース電極７２ａおよびドレイン電極７６ａが積層されて構成されている。なお、図１３では、ドレイン電極７６ａから引き出されたドレイン引き出し配線７６、および、これに接続される容量電極などについては、図示を省略している。

アクティブマトリクス基板７０においても、図１に示すアクティブマトリクス基板１０と同様に、画素電極７４にスリット７４ａ（配向変更部）が形成されている。また、対向基板（図示せず）には、リブ８６（配向変更部）が形成されている。アクティブマトリクス基板７０を有する液晶表示装置においては、図１３に示すように、１つの画素電極７４上に形成されているリブ８６およびスリット７４ａは、ともに直線部と屈曲部とを有するＶ字形状となっている。

このように、リブおよびスリットが、直線部と屈曲部とを含むＶ字形状または楔形状の場合、屈曲部においては、液晶分子の配向が乱れるため、透過率の損失が大きくなる。これは、屈曲部の両側に張り出している各直線部に対して規則的に配列した液晶分子が屈曲部付近においてぶつかり、配向が乱れるためである。このように液晶分子の配向が乱れた領域では、偏光板を光が通過しにくくなり、透過率の損失が大きくなる。そして、図１３に示すように、Ｖ字状のリブ８６およびスリット７４ａが複数個同じ向きに配列している場合には、Ｖ字の先端部（屈曲部に相当）が並んでいる領域（図１３における一点鎖線で示す領域Ｄ）では、液晶分子の配向が乱れ、透過率の損失が生じる。

そこで、図１３に示す実施形態では、この領域Ｄと部分的に重なるように、ソースバスライン７２が配置されている。図１３において、Ｃ１で示す部分およびＣ２で示す部分が、領域Ｄとソースバスライン７２とが重なっている領域である。このように、透過率の損失の大きい領域Ｄに重なるようにソースバスライン７２を配置することによって、ソースバスラインによる開口率の低下の度合いを抑えることができるため、画素全体としての開口率の低下を抑えることができる。なお、図１３に示す実施形態では、Ｃ２の長さは、Ｃ１の長さの１／２となっているが、本発明ではこのような構成に限定はされない。

さらに、図１３に示す実施形態では、画素電極７４上に配置されたソースバスライン７２が、リブ８６の直線部（図１３のＡで示す部分）、および、スリット７４ａの直線部（図１３のＢで示す部分）とも部分的に重なるように配置されている。このような構成によれば、画素電極７４における遮光領域または透過率損失の大きい領域に重なるようにソースバスライン７２が配置されることになるため、開口率の低下をより抑えることができる。なお、本実施の形態では、図１３に示すＡの部分の長さとＢの部分の長さとは同じになっているが、本発明はこのような構成に必ずしも限定されない。

また、上述した実施形態では、ＳＨＡ構造の液晶表示装置を例に挙げて説明したが、本発明はこのような構成のものに限定されず、ＮＯＮ−ＳＨＡ構造にも適用することができる。

なお、本実施の形態において示した液晶表示装置の具体的な構成（具体的には、ＴＦＴ、補助容量配線などの位置）については、本発明の一例であり、本発明はこのような構成に必ずしも限定はされない。

本発明にかかる液晶表示装置は、以上のように、上記信号配線は、上記走査配線の延伸方向に隣接して配置された２つの画素電極の両方と部分的に重畳し、かつ、上記２つの画素電極の境界から各画素電極の中央方向へ入り込むように配置されているとともに、上記信号配線は、上記画素電極との重畳部の少なくとも一部において、上記液晶層内の液晶分子の配向状態を変化させる配向変更部と重なるように配置されていることを特徴としている。

したがって、本発明によれば、信号配線を画素電極の中央方向へ寄せて配置した場合においても開口率を低下させることなく、画像の表示ムラを低減させることのできる液晶表示装置を実現することができる。

発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

本発明によれば、開口率を低下させることなく、画像の表示ムラを低減させることのできる液晶表示装置を実現することができる。したがって、本発明は表示品位の向上を目的とする液晶表示装置に適用することが好ましい。

Claims (8)

1. アクティブマトリクス基板と、対向基板とを有し、これら各基板の間に液晶層を備えている液晶表示装置において、
   上記アクティブマトリクス基板は、複数の走査信号線と、該走査信号線に交差するように配置された複数の信号配線と、上記走査信号線に入力される走査信号が導通を指示した場合に、対応する信号配線と画素電極とを接続するスイッチング素子を含み、上記各走査信号線と各信号配線との組み合わせに対応して設けられた画素部とを有しており、
   上記信号配線は、上記走査配線の延伸方向に隣接して配置された２つの画素電極の両方と部分的に重畳し、かつ、上記２つの画素電極の境界から各画素電極の中央方向へ入り込むように配置されているとともに、
   上記信号配線は、上記画素電極との重畳部の少なくとも一部において、上記液晶層内の液晶分子の配向状態を変化させる配向変更部と重なるように配置されていることを特徴とする液晶表示装置。
2. 上記配向変更部は、上記対向基板に形成されているリブであることを特徴とする請求項１に記載の液晶表示装置。
3. 上記配向変更部は、上記画素電極に形成されているスリットであることを特徴とする請求項１に記載の液晶表示装置。
4. 上記配向変更部は、上記対向基板に形成されているスリットであることを特徴とする請求項１に記載の液晶表示装置。
5. 上記対向基板および上記画素電極には、上記配向変更部として、屈曲した形状のリブまたはスリットがそれぞれ形成されており、
   上記信号配線は、上記画素電極との重畳部の少なくとも一部において、上記対向基板および上記画素電極にそれぞれ形成されたリブまたはスリットの屈曲した部分と重なるように配置されていることを特徴とする請求項１に記載の液晶表示装置。
6. 上記対向基板には、直線部と屈曲部とを有するリブが形成されているとともに、上記画素電極には、直線部と屈曲部とを有するスリットが形成されており、
   上記信号配線は、上記画素電極との重畳部において、上記リブの直線部および屈曲部、ならびに、上記スリットの直線部および屈曲部に、それぞれ部分的に重なるように配置されていることを特徴とする請求項１または５に記載の液晶表示装置。
7. １本の上記信号配線を挟んで互いに隣り合う２つの上記画素電極では、該信号配線と重畳する面積が互いに等しくなるように、上記信号配線および上記画素電極が配置されていることを特徴とする請求項１から６の何れか１項に記載の液晶表示装置。
8. 上記配向変更部と重なっている部分における上記信号配線は、上記画素電極の端部に対して４５度から９０度の範囲内の角度で傾斜して配置されていることを特徴とする請求項１から７の何れか１項に記載の液晶表示装置。

Images