JPH04121712A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04121712A JPH04121712A JP2241990A JP24199090A JPH04121712A JP H04121712 A JPH04121712 A JP H04121712A JP 2241990 A JP2241990 A JP 2241990A JP 24199090 A JP24199090 A JP 24199090A JP H04121712 A JPH04121712 A JP H04121712A
- Authority
- JP
- Japan
- Prior art keywords
- drain line
- liquid crystal
- electrode
- drain
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アクティブマトリクス型液晶表示装置の画質
の改善に関するものである。
の改善に関するものである。
［従来の技術］
テレビジョン学会技術報告（１９８９年ｌθ月２７日発
表） ｒＴａｏｘ／ＳｉＮｘ ２重ゲート絶縁層ａ−
８ｉ ＴＰＴを用いた高解像度６インチＬＣＤＪには、
画素データに対応する信号電圧を１フレームの走査時間
の間保持するために、画素とその画素を駆動するための
ゲートラインの１本前のゲートラインの間に補助の蓄積
容量を形成することが提案されている。第２図はこの従
来例の等価回路図であり、ゲート電極１１とドレイン電
極１２に接続された薄膜トランジスタ１３のソース電極
１４と対向する共通電極１５の間に形成された容量Ｃ及
び抵抗Ｒと、トランジスタ３のソース４と１つ前のゲー
ト電極の間に形成された蓄積容量Ｃｇを示している。こ
こで、ゲート電極との間に蓄積容量Ｃｇを形成するのは
、画素電圧の保持特性を向上させるためである。
表） ｒＴａｏｘ／ＳｉＮｘ ２重ゲート絶縁層ａ−
８ｉ ＴＰＴを用いた高解像度６インチＬＣＤＪには、
画素データに対応する信号電圧を１フレームの走査時間
の間保持するために、画素とその画素を駆動するための
ゲートラインの１本前のゲートラインの間に補助の蓄積
容量を形成することが提案されている。第２図はこの従
来例の等価回路図であり、ゲート電極１１とドレイン電
極１２に接続された薄膜トランジスタ１３のソース電極
１４と対向する共通電極１５の間に形成された容量Ｃ及
び抵抗Ｒと、トランジスタ３のソース４と１つ前のゲー
ト電極の間に形成された蓄積容量Ｃｇを示している。こ
こで、ゲート電極との間に蓄積容量Ｃｇを形成するのは
、画素電圧の保持特性を向上させるためである。
第３図はこの従来例における主要信号を示す波形図であ
り、画素電圧Ｓがゲート電圧Ｇオンによりドレイン電圧
りと等しくなり、次のゲート電圧がオンになるまで保持
される様子を示している。
り、画素電圧Ｓがゲート電圧Ｇオンによりドレイン電圧
りと等しくなり、次のゲート電圧がオンになるまで保持
される様子を示している。
［発明が解決しようとする課題］
しかしながら、上記従来の液晶表示装置では、ドレイン
電圧りが正負のいずれの極性であるかにかかわらず、ゲ
ート電圧Ｇのオフ電圧により、画素電圧Ｓが常に負側に
降下するので、画素電圧Ｓの波形の対称性が悪く、蓄積
容量の増加による画質改善の効果が半減するという問題
があった。
電圧りが正負のいずれの極性であるかにかかわらず、ゲ
ート電圧Ｇのオフ電圧により、画素電圧Ｓが常に負側に
降下するので、画素電圧Ｓの波形の対称性が悪く、蓄積
容量の増加による画質改善の効果が半減するという問題
があった。
そこで、本発明は上記従来の課題に鑑み、画質をより向
上できる液晶表示装置を提供することを目的とする。
上できる液晶表示装置を提供することを目的とする。
［課題を解決するための手段］
本発明に係る液晶表示装置は、液晶と、上記液晶に電界
を加える複数の画素電極と、ソース電極を上記画素電極
のそれぞれに電気的に接続した複数の薄膜トランジスタ
と、上記薄膜トランジスタの列ごとに、上記薄膜トラン
ジスタのドレイン電極に接続された複数本のドレインラ
インと、上記薄膜トランジスタの行ごとに、上記薄膜ト
ランジスタのゲート電極に接続された複数本のゲートラ
インとを有し、ｎ本目のドレインラインとこれに隣接す
る（ｎ＋１）本目のドレインラインに反対極性のデータ
信号を印加して液晶を駆動する液晶表示装置において、
上記ｎ本目のドレインラインからデータ信号を受ける画
素電極の一部を、誘電体を挟んで上記（ｎ ＋１ ）本
目のドレインラインと対向させたことを特徴としている
。
を加える複数の画素電極と、ソース電極を上記画素電極
のそれぞれに電気的に接続した複数の薄膜トランジスタ
と、上記薄膜トランジスタの列ごとに、上記薄膜トラン
ジスタのドレイン電極に接続された複数本のドレインラ
インと、上記薄膜トランジスタの行ごとに、上記薄膜ト
ランジスタのゲート電極に接続された複数本のゲートラ
インとを有し、ｎ本目のドレインラインとこれに隣接す
る（ｎ＋１）本目のドレインラインに反対極性のデータ
信号を印加して液晶を駆動する液晶表示装置において、
上記ｎ本目のドレインラインからデータ信号を受ける画
素電極の一部を、誘電体を挟んで上記（ｎ ＋１ ）本
目のドレインラインと対向させたことを特徴としている
。
また、他の発明は、さらに上記ｎ本目のドレインライン
からデータ信号を受ける画素電極の他の一部を、誘電体
を挟んでこのｎ本目のドレインラインと対向させたこと
を特徴としている。
からデータ信号を受ける画素電極の他の一部を、誘電体
を挟んでこのｎ本目のドレインラインと対向させたこと
を特徴としている。
［作 用］
本発明においては、ｎ本目のドレインラインからデータ
信号を受ける画素電極の一部を誘電体を挟んで（ｎ＋１
）本目のドレインラインと対向させることにより蓄積容
量を形成している。そして、ｎ本目のドレインラインと
（ｎ＋１）本目のドレインラインに反対極性のデータ信
号を印加することにより、画素電圧が正の場合は負側に
降下し、画素電圧が負の場合は正側に降下するようにし
て、画素信号の波形の対称性を向上させている。
信号を受ける画素電極の一部を誘電体を挟んで（ｎ＋１
）本目のドレインラインと対向させることにより蓄積容
量を形成している。そして、ｎ本目のドレインラインと
（ｎ＋１）本目のドレインラインに反対極性のデータ信
号を印加することにより、画素電圧が正の場合は負側に
降下し、画素電圧が負の場合は正側に降下するようにし
て、画素信号の波形の対称性を向上させている。
また、他の発明は、ｎ本目のドレインラインからデータ
信号を受ける画素電極の他の一部を、誘電体を挟んでこ
のｎ本目のドレインラインと対向させることにより、画
素電極の蓄積容量のさらなる向上を図るものである。
信号を受ける画素電極の他の一部を、誘電体を挟んでこ
のｎ本目のドレインラインと対向させることにより、画
素電極の蓄積容量のさらなる向上を図るものである。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明に係る液晶表示装置の一実施例の一部を
示す平面図、第４図は第１図をＡ−Ａ線で切る断面図で
ある。
示す平面図、第４図は第１図をＡ−Ａ線で切る断面図で
ある。
第１図又は第４図に示されるように、本実施例の装置に
は、絶縁基板１と、この基板１上に形成された複数の画
素電極２と、この画素電極２に印加される駆動信号をオ
ンオフする薄膜トランジスタ（Ｔ Ｐ Ｔ）を構成する
半導体層３と、このＴＰＴのドレインを構成すると共に
駆動信号を伝送するドレインラインを構成するドレイン
電極４と、ＴＰＴのゲートを構成すると共にＴＰＴをオ
ンオフするゲートパルスを伝送するゲートラインを構成
するゲート電極５と、画素電極２に電気的に接続されて
おりゲートパルスがオンのときに画素電極２に駆動信号
を印加するソース電極６とが備えられている。尚、第４
図において、７は絶縁層、８はオーミック接合層、９は
パッシベーション膜である。
は、絶縁基板１と、この基板１上に形成された複数の画
素電極２と、この画素電極２に印加される駆動信号をオ
ンオフする薄膜トランジスタ（Ｔ Ｐ Ｔ）を構成する
半導体層３と、このＴＰＴのドレインを構成すると共に
駆動信号を伝送するドレインラインを構成するドレイン
電極４と、ＴＰＴのゲートを構成すると共にＴＰＴをオ
ンオフするゲートパルスを伝送するゲートラインを構成
するゲート電極５と、画素電極２に電気的に接続されて
おりゲートパルスがオンのときに画素電極２に駆動信号
を印加するソース電極６とが備えられている。尚、第４
図において、７は絶縁層、８はオーミック接合層、９は
パッシベーション膜である。
また、本実施例には、画素電極２上に液晶層（図示せず
）が、さらにその上には共通電極（図示せず）が備えら
れている。
）が、さらにその上には共通電極（図示せず）が備えら
れている。
さらにまた、第５図は第１図をＢ−Ｂ線で切る（Ｃ−Ｃ
線で切る場合も同じ構造である）断面図である。第１図
又は第５図に示されるように、本実施例には、ｎ本目の
ドレイン電極からデータ信号を受ける画素電極２の一部
２ａを、誘電体７を挟んで（ｎ＋１）本目のドレイン電
極と対向させて、蓄積容量を持たせている。そして、本
実施例では、ｎ本目のドレイン電極と（ｎ＋１）本目の
ドレイン電極に反対極性のデータ信号を印加する駆動方
式を採用している。
線で切る場合も同じ構造である）断面図である。第１図
又は第５図に示されるように、本実施例には、ｎ本目の
ドレイン電極からデータ信号を受ける画素電極２の一部
２ａを、誘電体７を挟んで（ｎ＋１）本目のドレイン電
極と対向させて、蓄積容量を持たせている。そして、本
実施例では、ｎ本目のドレイン電極と（ｎ＋１）本目の
ドレイン電極に反対極性のデータ信号を印加する駆動方
式を採用している。
また、ｎ本目のドレイン電極からデータ信号を受ける画
素電極２の他の一部２ｂを、誘電体７を挟んでこのｎ本
目のドレイン電極と対向させて、蓄積容量を持たせてい
る。これは画素電極２の蓄積容量のさらなる向上を図る
ためである。
素電極２の他の一部２ｂを、誘電体７を挟んでこのｎ本
目のドレイン電極と対向させて、蓄積容量を持たせてい
る。これは画素電極２の蓄積容量のさらなる向上を図る
ためである。
第６図は本実施例の等価回路図であり、ＴＰＴのソース
電極６に接続された画素電極２と共通電極ＣＯＭとの間
に容量Ｃ及び抵抗Ｒが形成され、画素電極２とｎ本目の
ドレイン電極との間に容量Ｃｎが形成され、画素電極２
と（ｎ＋１）本目のドレイン電極との間に容ＪｆｔＣｎ
＋１が形成されていることを示している。
電極６に接続された画素電極２と共通電極ＣＯＭとの間
に容量Ｃ及び抵抗Ｒが形成され、画素電極２とｎ本目の
ドレイン電極との間に容量Ｃｎが形成され、画素電極２
と（ｎ＋１）本目のドレイン電極との間に容ＪｆｔＣｎ
＋１が形成されていることを示している。
第７図は本実施例の主要信号を示す波形図であり、画素
電圧Ｓがゲート電圧Ｇオンによりドレイン電圧Ｄｎと等
しくなり、次のゲート電圧がオンになるまで保持される
様子を示している。また、破線で示されるＤｎ＋１は隣
接する（ｎ＋１）本目のドレイン電極のドレイン波形で
ある。この場合、画素電圧Ｓは、ゲート電圧Ｇがオンに
なると、ドレイン電圧Ｄｎまで上がり、次のゲート電圧
がオンになるまで保持される。但し、本実施例では、ｎ
本目のドレイン電極からデータ信号を受ける画素電極と
（ｎ＋１）本目のドレイン電極との間に蓄積容量を形成
し、ｎ本目のドレイン電極と（ｎ＋１）本目のドレイン
電極に反対極性のデータ信号を印加することにより、画
素電圧Ｓが正の場合は負側に降下し、画素電圧Ｓが負の
場合は正側に降下するようにして、画素信号の波形の対
称性を向上させている。
電圧Ｓがゲート電圧Ｇオンによりドレイン電圧Ｄｎと等
しくなり、次のゲート電圧がオンになるまで保持される
様子を示している。また、破線で示されるＤｎ＋１は隣
接する（ｎ＋１）本目のドレイン電極のドレイン波形で
ある。この場合、画素電圧Ｓは、ゲート電圧Ｇがオンに
なると、ドレイン電圧Ｄｎまで上がり、次のゲート電圧
がオンになるまで保持される。但し、本実施例では、ｎ
本目のドレイン電極からデータ信号を受ける画素電極と
（ｎ＋１）本目のドレイン電極との間に蓄積容量を形成
し、ｎ本目のドレイン電極と（ｎ＋１）本目のドレイン
電極に反対極性のデータ信号を印加することにより、画
素電圧Ｓが正の場合は負側に降下し、画素電圧Ｓが負の
場合は正側に降下するようにして、画素信号の波形の対
称性を向上させている。
また、ｎ本目のドレイン電極からデータ信号を受ける画
素電極とｎ本目のドレイン電極との間に蓄積容量を形成
することにより容量のさらなる向上を図り、電圧保持特
性のさらなる向上を図っている。
素電極とｎ本目のドレイン電極との間に蓄積容量を形成
することにより容量のさらなる向上を図り、電圧保持特
性のさらなる向上を図っている。
［発明の効果］
以上説明したように、本発明においては、ｎ本目のドレ
イン電極からデータ信号を受ける画素電極と（ｎ＋１）
本目のドレイン電極との間に蓄積容量を形成し、ｎ本目
のドレイン電極と（ｎ＋１）本目のドレイン電極に反対
極性のデータ信号を印加することにより、画素信号の波
形の対称性を向上させることができ、画質の向上を図る
ことができる。
イン電極からデータ信号を受ける画素電極と（ｎ＋１）
本目のドレイン電極との間に蓄積容量を形成し、ｎ本目
のドレイン電極と（ｎ＋１）本目のドレイン電極に反対
極性のデータ信号を印加することにより、画素信号の波
形の対称性を向上させることができ、画質の向上を図る
ことができる。
また、ｎ本目のドレイン電極からデータ信号を受ける画
素電極とｎ本目のドレイン電極との間に蓄積容量を形成
することにより、電圧保持特性のさらなる向上を図り、
画質の向上を図ることができる。
素電極とｎ本目のドレイン電極との間に蓄積容量を形成
することにより、電圧保持特性のさらなる向上を図り、
画質の向上を図ることができる。
第１図は本発明に係る液晶表示装置の一実施例の一部を
示す平面図、 第２図は従来の液晶表示装置の等価回路図、第３図は第
２図の装置の主要信号を示す波形図、第４図は第１図を
Ａ−Ａ線で切る断面図、第５図は第１図をＢ−Ｂ線で切
る断面図、第６図は本実施例の等価回路図、 第７図は本実施例の主要信号を示す波形図である。 １・・・絶縁基板 ２・・・画素電極 ３・・・半導体層 ４・・・ドレイン電極 ５・・・ゲート電極 ６・・・ソース電極 ＴＰＴ・・・薄膜トランジスタ 特許出願人 沖電気工業株式会社 代理人 弁理士 前 １） 実 第２ 図 ４２ｍ 、９．Ｌｌ二！５ぢイ１；号シーｊ文−４こ５
月Ｚ〒「系図第３図 竿１ 眼Ａ−Ａ ９ ｐ”ｖ７ｒ ＊ ｉｆＩ Ｆｉｎ
ｒ第４図 斗１図をＢ−Ｂ糸皇（又＋ＩＣｃａ）７−９列吟ｉヴ第
５ 図 本史玄柿４り“１の耳栃回に存迂ロ 節６図 王賃戊鵡蚤イクリ。主＠ｌ智￥を元ずジν竹多固第７図
示す平面図、 第２図は従来の液晶表示装置の等価回路図、第３図は第
２図の装置の主要信号を示す波形図、第４図は第１図を
Ａ−Ａ線で切る断面図、第５図は第１図をＢ−Ｂ線で切
る断面図、第６図は本実施例の等価回路図、 第７図は本実施例の主要信号を示す波形図である。 １・・・絶縁基板 ２・・・画素電極 ３・・・半導体層 ４・・・ドレイン電極 ５・・・ゲート電極 ６・・・ソース電極 ＴＰＴ・・・薄膜トランジスタ 特許出願人 沖電気工業株式会社 代理人 弁理士 前 １） 実 第２ 図 ４２ｍ 、９．Ｌｌ二！５ぢイ１；号シーｊ文−４こ５
月Ｚ〒「系図第３図 竿１ 眼Ａ−Ａ ９ ｐ”ｖ７ｒ ＊ ｉｆＩ Ｆｉｎ
ｒ第４図 斗１図をＢ−Ｂ糸皇（又＋ＩＣｃａ）７−９列吟ｉヴ第
５ 図 本史玄柿４り“１の耳栃回に存迂ロ 節６図 王賃戊鵡蚤イクリ。主＠ｌ智￥を元ずジν竹多固第７図
Claims (2)
- （１）液晶と、 上記液晶に電界を加える複数の画素電極と、ソース電極
を上記画素電極のそれぞれに電気的に接続した複数の薄
膜トランジスタと、 上記薄膜トランジスタの列ごとに、上記薄膜トランジス
タのドレイン電極に接続された複数本のドレインライン
と、 上記薄膜トランジスタの行ごとに、上記薄膜トランジス
タのゲート電極に接続された複数本のゲートラインとを
有し、 ｎ本目のドレインラインとこれに隣接する（ｎ＋１）本
目のドレインラインに反対極性のデータ信号を印加して
液晶を駆動する液晶表示装置において、 上記ｎ本目のドレインラインからデータ信号を受ける画
素電極の一部を、誘電体を挟んで上記（ｎ＋１）本目の
ドレインラインと対向させたことを特徴とする液晶表示
装置。 - （２）上記ｎ本目のドレインラインからデータ信号を受
ける画素電極の他の一部を、誘電体を挟んでこのｎ本目
のドレインラインと対向させたことを特徴とする請求項
１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241990A JPH04121712A (ja) | 1990-09-12 | 1990-09-12 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241990A JPH04121712A (ja) | 1990-09-12 | 1990-09-12 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04121712A true JPH04121712A (ja) | 1992-04-22 |
Family
ID=17082612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2241990A Pending JPH04121712A (ja) | 1990-09-12 | 1990-09-12 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04121712A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633360B2 (en) | 2000-03-30 | 2003-10-14 | Yoshihiro Okada | Active matrix type liquid crystal display apparatus |
| WO2009063684A1 (ja) | 2007-11-16 | 2009-05-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| JP2013101404A (ja) * | 2010-07-01 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
-
1990
- 1990-09-12 JP JP2241990A patent/JPH04121712A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633360B2 (en) | 2000-03-30 | 2003-10-14 | Yoshihiro Okada | Active matrix type liquid crystal display apparatus |
| US6956633B2 (en) | 2000-03-30 | 2005-10-18 | Sharp Kabushiki Kaisha | Active matrix type liquid crystal display apparatus |
| WO2009063684A1 (ja) | 2007-11-16 | 2009-05-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8269936B2 (en) | 2007-11-16 | 2012-09-18 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2013101404A (ja) * | 2010-07-01 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9734780B2 (en) | 2010-07-01 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
| US10008169B2 (en) | 2010-07-01 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP3917845B2 (ja) | 液晶表示装置 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JP2982877B2 (ja) | アクティブマトリックス液晶表示装置 | |
| KR101136348B1 (ko) | 어레이 기판 및 이를 갖는 표시장치 | |
| JPH052969B2 (ja) | ||
| JPH1073842A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05303114A (ja) | 液晶表示素子 | |
| EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
| JPH0830823B2 (ja) | 液晶表示装置 | |
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| JPH04121712A (ja) | 液晶表示装置 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH0784239A (ja) | 液晶表示装置 | |
| JPH05341313A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| JPH04319919A (ja) | 液晶表示装置 | |
| JPH1144891A (ja) | 液晶表示装置 | |
| JPH0584883B2 (ja) | ||
| US9558699B2 (en) | Liquid crystal display and driving method of the same | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JPH0434412A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JPH04142512A (ja) | アクティブマトリクス型液晶表示装置 |