JPH04319919A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH04319919A
JPH04319919A JP8852991A JP8852991A JPH04319919A JP H04319919 A JPH04319919 A JP H04319919A JP 8852991 A JP8852991 A JP 8852991A JP 8852991 A JP8852991 A JP 8852991A JP H04319919 A JPH04319919 A JP H04319919A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
electrodes
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8852991A
Other languages
English (en)
Inventor
Masaaki Ozaki
正明 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP8852991A priority Critical patent/JPH04319919A/ja
Publication of JPH04319919A publication Critical patent/JPH04319919A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶層に電圧を印加す
る画素電極をマトリックス状に配列し、スイッチ素子を
介して各画素電極と対向電極との間に電圧を印加する所
謂アクティブマトリックスアドレス方式の液晶表示装置
に関する。
【0002】
【従来の技術】従来より、マトリックス状に配列された
多数の画素電極に薄膜トランジスタのドレインを個々に
接続すると共に、画素電極の各行及び各列に対応して、
夫々走査電極及び信号電極を設け、夫々薄膜トランジス
タのゲート及びソースに接続して、所望の画素電極に電
圧を印加する所謂アクティブマトリックスドレス方式の
液晶表示装置が知られている。
【0003】またこの種の液晶表示装置では、各画素電
極と対向電極との間にコンデンサを接続し、画素電極に
印加される交流波形の負領域への偏りを小さくして、画
面のちらつきを防止することが行われている。
【0004】例えば特開平1−154033号公報に記
載のように、対向電極と電気的に接続された基準電極を
、各画素電極の液晶層とは反対側で絶縁膜を挟んで対向
するように設け、画素電極、絶縁層、及び基準電極でコ
ンデンサを構成したものが知られている。またこの種の
液晶表示装置では、基準電極を走査電極又は信号電極の
何れか一方と同一平面上にかつその電極と平行に並べて
設け、各基準電極両端をシール材の外部に突出させ、シ
ール材の外部に突出した各基準電極両端を互いに電気的
に接続し、更に銀ペースト等を介して対向電極に接続し
ている。
【0005】
【発明が解決しようとする課題】ところがシール材の外
部に突出した各基準電極両端を互いに電気的に接続する
ためには、各基準電極と同一平面上にかつ平行に並べら
れた電極の、シール材の外部に突出した部分に絶縁膜を
夫々形成し、更にその上から各基準電極を接続する導電
層を積層しなければならない。このため液晶表示装置の
製造工程が複雑化され、一方シール材の外部で基準電極
と対向電極とを接続するので装置の小型化が困難であっ
た。
【0006】そこで本発明は、画素電極と対向電極との
間に接続されたコンデンサによって画面のちらつきを防
止することができるアクティブマトリックスアドレス方
式の液晶表示装置において、装置の製造工程を簡単にす
ると共に装置の小型化を可能にすることを目的としてな
された。
【0007】
【課題を解決するための手段】上記目的を達成するため
になされた本発明は、表面に電極層が積層された第1透
明基板と、該電極層表面にマトリックス状に配列された
多数の透明な画素電極と、該画素電極表面に積層された
液晶層と、該液晶層表面に積層された透明な対向電極と
、該対向電極の表面に積層された第2透明基板と、上記
液晶層の周囲に連続的に設けられ、上記液晶層を上記第
1透明基板と上記第2透明基板との間に封止するシール
材と、を備え、上記電極層が、上記画素電極の各行に対
応して平面状に並べられた走査電極と、上記画素電極の
各列に対応して平面状に並べられた信号電極と、該走査
電極と該信号電極との間に設けられた絶縁層とを有して
なる液晶表示装置において、上記各走査電極又は上記各
信号電極の何れか一方と平行に、かつ該電極と同一平面
上に並べて設けられた基準電極と、上記基準電極と上記
各画素電極との間に夫々接続された多数のコンデンサと
、上記シール材の内部に形成され、上記各基準電極と上
記対向電極とを電気的に接続する導通部と、を設けてな
ることを特徴とする液晶表示装置を要旨としている。
【0008】
【作用】このように構成された本発明の液晶表示装置で
は、各基準電極はシール材の内部に形成された導通部を
介して夫々対向電極に接続されることにより、各基準電
極と各画素電極との間にコンデンサが形成され、各画素
電極に印加される交流電圧波形の歪が緩和される。
【0009】
【実施例】次に本発明の実施例を図面と共に説明する。 図1は実施例の液晶表示装置1の構成を表す平面図であ
る。図に示すように、第1透明基板3表面には、走査電
極5、基準電極7、及び信号電極9を有する電極層11
が積層され、更にその表面には例えば酸化インジューム
(ITO)等の透明材料から構成される画素電極13が
マトリックス状に配列されている。また画素電極13の
表面には、後述するように液晶層15、対向電極17、
及び第2透明基板19が順次積層されている(図2参照
)。
【0010】次に、電極層11は次のように構成され、
各画素電極13の電位を調整する。即ち第1透明基板3
表面には、各行の画素電極13の中心に沿って基準電極
7が、各行の画素電極13の片側端縁に沿って走査電極
5が、夫々積層されている。尚基準電極7は各行の画素
電極13の下を通れば中心に限らずどこに積層してもよ
い。そして基準電極7及び走査電極5の表面には、第1
絶縁層23を挟んで信号電極9が、各列画素電極13に
沿ってかつ走査電極5及び基準電極7と直交する方向に
設けられている。尚第1絶縁層23は、信号電極9が走
査電極5及び基準電極7と交差する部分と、画素電極1
3が積層される部分とを包囲する大きさを有する第1透
明基板3と相似形状の透明な樹脂膜によって構成されて
いる。また、基準電極7には各画素電極13の中心と対
向する位置に広幅部7aが形成されており、広幅部7a
、第1絶縁層23、及び画素電極13でコンデンサを構
成している。
【0011】更に第1絶縁層23の表面にはこの他に、
前述の画素電極13とFET25とが設けられている。 FET25はドレイン、ソース、及びゲートが夫々画素
電極13、信号電極9、及び走査電極5に接続されてい
る(図3参照)。そして電極層11、画素電極13、及
びFET25の表面には第2絶縁層27が積層されてい
る。第2絶縁層27は第1透明基板3と第1絶縁層23
との中間の大きさを有する第1透明基板3と相似形状の
透明な樹脂膜によって構成され、周縁が第1絶縁層23
よりはみ出して第1透明基板に直接積層されている。ま
た第2絶縁層27には、画素電極13表面に積層される
部分と、第1絶縁層23から突出した基準電極7に積層
される部分とに、孔27aと孔27bとが夫々穿設され
ている。
【0012】続いて図2のA−A線断面図に示すように
、第2絶縁層27周縁の第1絶縁層23よりはみ出した
部分にはシール材29が連続的に設けられている。シー
ル材29は例えば合成樹脂等、液晶を封止できる材料で
構成され、その内部には導通部33が設けられている。 また、シール材29の第1透明基板3とは反対側の表面
には軟質の金属よりなる金属パット35が積層され、一
方シール材29に周囲を取り囲まれた第2絶縁層27の
表面には液晶層15が積層されている。金属パット35
は特に設けなくても良いが、設けた場合導通部33との
接触抵抗が低下するという利点がある。更に金属パット
35及び液晶層15の表面には画素電極13と同様の材
料から構成される対向電極17、及び第2透明基板19
が順次積層されている。
【0013】尚導通部33は表面に金属メッキが施され
た合成樹脂製の球であって、孔27bに嵌入した導通部
33は、対向電極17と基準電極7とを、金属パット3
5を介して電気的に接続している。また導通部33は、
シール材29全体に分散して第2絶縁層27と対向電極
17との間隔を所定値に保持するスペーサとしても作用
する。更に、対向電極17と導通部33との間には軟質
金属よりなる金属パット35を積層したので、この間の
接触不良を防止することができる。
【0014】液晶表示装置1はこの他に、各走査電極7
に接続された走査回路37、及び各信号電極9に接続さ
れた信号回路39を備え、入力された画像データに基づ
いて各画素電極13に交流電圧を印加する。また、対向
電極17及びそれと電気的に接続された基準電極7には
基準電位Vcが入力されている。以下図3に例示する等
価回路を用いて液晶表示装置1の動作を説明する。尚図
3では、基準電極7の広幅部7a、第1絶縁層23、及
び各画素電極13をコンデンサCとして表す。
【0015】次に、液晶表示装置1に電源が投入される
と、走査回路37は一方の端の走査電極5(以下第1行
の走査電極と記載)に所定電圧の走査パルスを入力し、
第1行のFET25を全てターンオンさせる。続いて所
定時間を開けて第2行以降の走査電極5にも順次走査パ
ルスを入力し、対応する行のFET25を順次ターンオ
ンさせる。そして全ての走査電極5に走査パルスを入力
し終わると、再び第1行の走査電極5に走査パルスを入
力して同様の動作を繰り返す。
【0016】続いて、液晶表示装置1に画像データが入
力されると、信号回路39は走査パルスが入力される行
の画像データに基づき、各信号電極9に信号パルスを入
力する。尚、信号パルスは対応する行の一つ手前の行の
走査パルスの立下がりから対応する行の走査パルスの立
下がりまでのパルス幅と、対応する行の各画素電極13
に表面に表示する画像の明るさに基づいて決定される電
圧値とを有し、一パルス毎に正負交互に繰り返すもので
ある。以下、走査パルス及び信号パルスによる画素電極
13の電位の変化を図4のタイムチャートに基づいて詳
細に説明する。
【0017】図4は全画素電極13に夫々等しい電圧が
印加された場合を例に取って、一つの画素電極13に対
応するFET25の各端子電位の変化を表しており、図
4(A)はゲート電位(Lo:VGL、Hi:VGH)
、即ち対応する行の走査電極5に入力される走査パルス
を、図4(B)はソース電位、即ち対応する列の信号電
極9に入力される信号パルスを、図4(C)はソース電
位、即ち上記画素電極13の電位を、夫々表している。
【0018】走査パルスが立ち上がると、走査電極5の
電位がVGHである間だけFET25が導通し、対応す
る列の画素電極13にVαが印加される。但し、電圧値
Vαは通常上記各画素電極13夫々の表示する画像の明
るさに基づいて決定される。尚FET25がターンオフ
した瞬間、FET25のゲート−ドレイン間に一種のコ
ンデンサが出来ているため、その静電容量に従って上記
画素電極13の電位は急峻に低下する。但しコンデンサ
Cの静電容量が大きい場合、その影響は小さい。
【0019】次に、他の行の走査電極5に順次走査パル
スが入力され、再び一つ手前の行の走査パルスが立ち下
がると、今度は対応する列の信号電極9に電圧値−Vα
の信号パルスが入力される。続いて対応する走査電極5
に走査パルスが入力されると上記画素電極13の電位は
徐々にVc−Vαとなり、走査パルスが立ち下がると瞬
間的に低下する。
【0020】この様に上記画素電極13の電位はVc+
VαとVc−Vαとの間を規則的に変動する。一方対向
電極は常に基準電位Vcに保持されているので、結局液
晶層15両端には波高値約Vαの交流電圧が加えられる
ことになる。
【0021】ここで液晶層と並列にコンデンサが接続さ
れていないと、液晶層両端には液晶層自身の静電容量に
基づいて変化する交流波形が印加されるが、液晶層自身
の静電容量は非常に小さいので、良好な交流波形が得ら
れない。即ち、FETがターンオフしたときの電圧低下
が大きくなって交流波形が負の領域に大きく偏るため、
コンデンサを設けない液晶表示装置では画面がちらつい
て見えることがあるが、液晶表示装置1では、液晶層1
5両端に印加される電圧が画素電極13、第1絶縁層2
3、及び広幅部7aよりなるコンデンサCの静電容量に
基づいて変化し、大きな実効値と対称性の良い波形とを
有する交流波形となるので、画面のちらつきを防止して
良好な画像を表示することができる。
【0022】また液晶表示装置1では、シール材29全
体に導通部33を分散させると共に、第1絶縁層23に
孔27bを穿設するだけで基準電極7と対向電極17と
を電気的に接続しているので、従来のコンデンサを設け
ない液晶表示装置と略同様の工程で簡単に製造すること
ができ、従来のコンデンサを設けた液晶表示装置に比べ
て構成を簡略化することができる。更に導通部33がシ
ール材29の内部に形成されるので、装置を小型化する
ことができる。
【0023】尚、本実施例の液晶表示装置1では走査電
極5と基準電極7とを平行にかつ同一平面上に設けてい
るが、信号電極と基準電極とを平行にかつ同一平面上に
設けても良い。また本実施例では、画素電極13、第1
絶縁層23、及び基準電極7の広幅部7aよりコンデン
サCを構成しているが、別体に構成された例えば市販の
コンデンサを画素電極と基準電極との間に接続しても良
い。
【0024】
【発明の効果】以上詳述したように発明の液晶表示装置
では、各基準電極はシール材の内部に形成された導通部
を介して夫々対向電極に接続される。即ち、シール材に
導通部を設けるだけで基準電極と対向電極とを電気的に
接続しているので、液晶表示装置の構成を簡略化して、
液晶表示装置の製造工程を簡単にすることができる。ま
た導通部がシール材の内部に形成されるので、装置を小
型化することができる。
【図面の簡単な説明】
【図1】実施例の液晶表示装置の構成を表す平面図であ
る。
【図2】実施例の液晶表示装置の構成を表すA−A線断
面図ある。
【図3】実施例の液晶表示装置の等価回路を表す説明図
である。
【図4】実施例の液晶表示装置の動作を表すタイムチャ
ートである。
【符号の説明】
1…液晶表示装置    3…第1透明基板  5…走
査電極7…基準電極      7a…広幅部    
    9…信号電極    11…電極層 13…画素電極    15…液晶層      17
…対向電極    19…第2透明基板 23…第1絶縁層  29…シール材    33…導
通部      25…FET

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  表面に電極層が積層された第1透明基
    板と、該電極層表面にマトリックス状に配列された多数
    の透明な画素電極と、該画素電極表面に積層された液晶
    層と、該液晶層表面に積層された透明な対向電極と、該
    対向電極の表面に積層された第2透明基板と、上記液晶
    層の周囲に連続的に設けられ、上記液晶層を上記第1透
    明基板と上記第2透明基板との間に封止するシール材と
    、を備え、上記電極層が、上記画素電極の各行に対応し
    て平面状に並べられた走査電極と、上記画素電極の各列
    に対応して平面状に並べられた信号電極と、該走査電極
    と該信号電極との間に設けられた絶縁層とを有してなる
    液晶表示装置において、上記各走査電極又は上記各信号
    電極の何れか一方と平行に、かつ該電極と同一平面上に
    並べて設けられた基準電極と、上記基準電極と上記各画
    素電極との間に夫々接続された多数のコンデンサと、上
    記シール材の内部に形成され、上記各基準電極と上記対
    向電極とを電気的に接続する導通部と、を設けてなるこ
    とを特徴とする液晶表示装置。
JP8852991A 1991-04-19 1991-04-19 液晶表示装置 Pending JPH04319919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8852991A JPH04319919A (ja) 1991-04-19 1991-04-19 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8852991A JPH04319919A (ja) 1991-04-19 1991-04-19 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH04319919A true JPH04319919A (ja) 1992-11-10

Family

ID=13945368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8852991A Pending JPH04319919A (ja) 1991-04-19 1991-04-19 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH04319919A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815720A (ja) * 1994-06-27 1996-01-19 Furontetsuku:Kk 電気光学素子
JP2008203844A (ja) * 2008-02-05 2008-09-04 Semiconductor Energy Lab Co Ltd 表示装置
JP2011145716A (ja) * 2011-05-05 2011-07-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2011154406A (ja) * 2011-05-05 2011-08-11 Semiconductor Energy Lab Co Ltd 表示装置
JP2012238020A (ja) * 2012-08-03 2012-12-06 Semiconductor Energy Lab Co Ltd 表示装置
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US8908138B2 (en) 1997-03-27 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Contact structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815720A (ja) * 1994-06-27 1996-01-19 Furontetsuku:Kk 電気光学素子
US8908138B2 (en) 1997-03-27 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Contact structure
US9217901B2 (en) 1997-03-27 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Contact structure
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
JP2008203844A (ja) * 2008-02-05 2008-09-04 Semiconductor Energy Lab Co Ltd 表示装置
JP2011145716A (ja) * 2011-05-05 2011-07-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2011154406A (ja) * 2011-05-05 2011-08-11 Semiconductor Energy Lab Co Ltd 表示装置
JP2012238020A (ja) * 2012-08-03 2012-12-06 Semiconductor Energy Lab Co Ltd 表示装置

Similar Documents

Publication Publication Date Title
US10101834B2 (en) Array substrate, touch display device and driving method
US10115369B2 (en) Active matrix substrate, and display device including the active matrix substrate
CN107527599B (zh) 扫描驱动电路、阵列基板与显示面板
KR100418646B1 (ko) 액정표시장치
KR950019865A (ko) 액정표시장치 및 그 제조방법
JP3338281B2 (ja) 液晶表示パネル
KR960008099B1 (ko) 매트릭스 디스플레이 장치
US5528395A (en) Liquid crystal display having reference electrodes each formed to be overlapped with adjacent transparent electrodes
JP2589820B2 (ja) アクティブマトリクス表示装置
US5333004A (en) Active matrix flat display
JP2943665B2 (ja) 液晶表示装置
JPH04319919A (ja) 液晶表示装置
US7859502B2 (en) Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus
US5058995A (en) Pixel electrode structure for liquid crystal display devices
EP0224388A2 (en) Active matrix liquid crystal display device
JPH0364735A (ja) アクティブマトリクス表示装置
US20070132904A1 (en) Liquid crystal display of using dual select diode
JPH05203997A (ja) 液晶表示装置
JPH0915646A (ja) アクティブマトリクス液晶表示素子
KR100686223B1 (ko) 액정 표시 장치
JPH0430566B2 (ja)
KR19990051226A (ko) 액정표시소자
JPH07109459B2 (ja) アクティブマトリックスアレイ及び液晶表示装置
JP2002196311A (ja) 液晶表示装置
JPH02230129A (ja) 反射型液晶表示デバイス