JP2589820B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2589820B2 JP2589820B2 JP20977089A JP20977089A JP2589820B2 JP 2589820 B2 JP2589820 B2 JP 2589820B2 JP 20977089 A JP20977089 A JP 20977089A JP 20977089 A JP20977089 A JP 20977089A JP 2589820 B2 JP2589820 B2 JP 2589820B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- storage capacitor
- line
- common trunk
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、蓄積容量を有するアクティブマトリクス表
示装置に関する。
示装置に関する。
（従来の技術） 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成されている。選択された絵素電極とこれに対向する対
向電極との間に電圧が印加され、その間に介在する表示
媒体の光学的変調が行われる。この光学的変調が表示パ
ターンとして視認される。絵素電極の駆動方式として、
個々の独立した絵素電極を配列し、この絵素電極のそれ
ぞれにスイッチング素子を連結して駆動するアクティブ
マトリクス駆動方式が知られている。絵素電極を選択駆
動するスイッチング素子としては、TFT（薄膜トランジ
スタ）素子、MIM（金属−絶縁層−金属）素子、MOSトラ
ンジスタ素子、ダイオード、バリスタ等が一般的に知ら
れている。アクティブマトリクス駆動方式は、高コント
ラストの表示が可能であり、液晶テレビジョン、ワード
プロセッサ、コンピュータの端末表示装置等に実用化さ
れている。
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成されている。選択された絵素電極とこれに対向する対
向電極との間に電圧が印加され、その間に介在する表示
媒体の光学的変調が行われる。この光学的変調が表示パ
ターンとして視認される。絵素電極の駆動方式として、
個々の独立した絵素電極を配列し、この絵素電極のそれ
ぞれにスイッチング素子を連結して駆動するアクティブ
マトリクス駆動方式が知られている。絵素電極を選択駆
動するスイッチング素子としては、TFT（薄膜トランジ
スタ）素子、MIM（金属−絶縁層−金属）素子、MOSトラ
ンジスタ素子、ダイオード、バリスタ等が一般的に知ら
れている。アクティブマトリクス駆動方式は、高コント
ラストの表示が可能であり、液晶テレビジョン、ワード
プロセッサ、コンピュータの端末表示装置等に実用化さ
れている。
このようなアクティブマトリクス表示装置では、充分
なコントラストを得るために、蓄積容量が設けられるこ
とがある。蓄積容量は各絵素電極と、各絵素電極に絶縁
性の膜等を介して重畳された蓄積容量用電極とによって
形成される。第４図に蓄積容量を有するアクティブマト
リクス表示装置の等価回路図を示す。平行するゲートバ
スライン13に直交して、ソースバスライン14が設けられ
ている。ゲートバスライン13にはTFT16のゲート電極22
が接続され、TFT16のソース電極23はソースバスライン1
4に接続されている。TFT16のドレイン電極24には、絵素
電極と対向電極との間に形成される絵素容量17と、絵素
電極と蓄積容量用電極との間に形成される蓄積容量18と
が接続されている。各蓄積容量用電極は蓄積容量バスラ
イン15に接続されている。
なコントラストを得るために、蓄積容量が設けられるこ
とがある。蓄積容量は各絵素電極と、各絵素電極に絶縁
性の膜等を介して重畳された蓄積容量用電極とによって
形成される。第４図に蓄積容量を有するアクティブマト
リクス表示装置の等価回路図を示す。平行するゲートバ
スライン13に直交して、ソースバスライン14が設けられ
ている。ゲートバスライン13にはTFT16のゲート電極22
が接続され、TFT16のソース電極23はソースバスライン1
4に接続されている。TFT16のドレイン電極24には、絵素
電極と対向電極との間に形成される絵素容量17と、絵素
電極と蓄積容量用電極との間に形成される蓄積容量18と
が接続されている。各蓄積容量用電極は蓄積容量バスラ
イン15に接続されている。
この表示装置では、ゲートバスライン13に走査信号が
印加されると、TFT16のソース電極23とドレイン電極24
との間が低抵抗となり、ソースバスライン14に出力され
た画像信号に応じた電圧が、絵素容量17及び蓄積容量18
に印加される。この電圧により、絵素電極と対向電極と
の間に封入された液晶等の表示媒体の光学的特性の変調
が行われる。次に、ゲートバスライン13上の走査信号が
オフ状態となると、ソース電極23とドレイン電極24との
間が高抵抗となり、絵素容量17及び蓄積容量18に蓄積さ
れた電荷は、ゲートバスライン13上に次の走査信号が印
加されるまでの一周期の間保持される。絵素容量17に保
持された電荷の減衰速度は、表示媒体である液晶の電気
抵抗とTFT16の漏れ電流とに依存する。蓄積容量18はこ
のように蓄積された電荷を一周期の間、高いレベルで保
持するために設けられている。このように蓄積容量18を
有する表示装置では画像信号の電圧の高低により、中間
調の表示も可能となる。
印加されると、TFT16のソース電極23とドレイン電極24
との間が低抵抗となり、ソースバスライン14に出力され
た画像信号に応じた電圧が、絵素容量17及び蓄積容量18
に印加される。この電圧により、絵素電極と対向電極と
の間に封入された液晶等の表示媒体の光学的特性の変調
が行われる。次に、ゲートバスライン13上の走査信号が
オフ状態となると、ソース電極23とドレイン電極24との
間が高抵抗となり、絵素容量17及び蓄積容量18に蓄積さ
れた電荷は、ゲートバスライン13上に次の走査信号が印
加されるまでの一周期の間保持される。絵素容量17に保
持された電荷の減衰速度は、表示媒体である液晶の電気
抵抗とTFT16の漏れ電流とに依存する。蓄積容量18はこ
のように蓄積された電荷を一周期の間、高いレベルで保
持するために設けられている。このように蓄積容量18を
有する表示装置では画像信号の電圧の高低により、中間
調の表示も可能となる。
各蓄積容量18を構成している蓄積容量用電極は、絵素
電極の一部と絶縁膜を介して対向するように設けられ、
前述のように各蓄積容量用電極は蓄積容量バスライン15
に接続されている。第４図の表示装置の一方の基板であ
るアクティブマトリクス基板の概略図を第５図に示す。
尚、第５図では簡単のためにTFT16、絵素容量17、及び
蓄積容量18の記載を省略してある。第５図に示すよう
に、各蓄積容量バスライン15は共通幹配線19に接続さ
れ、共通幹配線19の両端には外部端子20及び21が設けら
れている。
電極の一部と絶縁膜を介して対向するように設けられ、
前述のように各蓄積容量用電極は蓄積容量バスライン15
に接続されている。第４図の表示装置の一方の基板であ
るアクティブマトリクス基板の概略図を第５図に示す。
尚、第５図では簡単のためにTFT16、絵素容量17、及び
蓄積容量18の記載を省略してある。第５図に示すよう
に、各蓄積容量バスライン15は共通幹配線19に接続さ
れ、共通幹配線19の両端には外部端子20及び21が設けら
れている。
（発明が解決しようとする課題） ゲートバスライン13、ソースバスライン14、及び蓄積
容量バスライン15は、金属などの導電性材料で形成され
ており、それぞれ電気抵抗Ｒ（Ｇ）、Ｒ（Ｓ）、Ｒ（C
s）を有している。また、これらのバスラインは、交差
する他のバスラインと対向電極との間に電気容量Ｃ
（Ｇ）、Ｃ（Ｓ）、Ｃ（Cs）をそれぞれ有している。従
って、これらのバスライン上では、これらの電気抵抗と
電気容量との積で表される時定数τ（Ｇ）、τ（Ｓ）、
τ（Cs）に相当する信号遅延が生じる。このような信号
遅延により、各バスラインの端子に加えられた信号は、
バスラインの先端へ進むにつれて遅延することとなる。
容量バスライン15は、金属などの導電性材料で形成され
ており、それぞれ電気抵抗Ｒ（Ｇ）、Ｒ（Ｓ）、Ｒ（C
s）を有している。また、これらのバスラインは、交差
する他のバスラインと対向電極との間に電気容量Ｃ
（Ｇ）、Ｃ（Ｓ）、Ｃ（Cs）をそれぞれ有している。従
って、これらのバスライン上では、これらの電気抵抗と
電気容量との積で表される時定数τ（Ｇ）、τ（Ｓ）、
τ（Cs）に相当する信号遅延が生じる。このような信号
遅延により、各バスラインの端子に加えられた信号は、
バスラインの先端へ進むにつれて遅延することとなる。
この信号遅延の大きさはゲートバスライン13及びソー
スバス配線14上ではそれぞれτ（Ｇ）及びτ（Ｓ）に依
存する。しかし、蓄積容量バスライン15上の信号遅延
は、τ（Cs）と、共通幹配線６上のτ（Cs0）とを加え
た値に依存する。そのため、外部端子20及び21に加えら
れた信号は、まず、共通幹配線19上で遅延し、更に蓄積
容量バスライン15上で遅延することとなる。
スバス配線14上ではそれぞれτ（Ｇ）及びτ（Ｓ）に依
存する。しかし、蓄積容量バスライン15上の信号遅延
は、τ（Cs）と、共通幹配線６上のτ（Cs0）とを加え
た値に依存する。そのため、外部端子20及び21に加えら
れた信号は、まず、共通幹配線19上で遅延し、更に蓄積
容量バスライン15上で遅延することとなる。
第５図のアクティブマトリクス基板では、共通幹配線
19上の信号遅延は、外部端子20及び21から最も遠い中央
部で最も大きい。また、蓄積容量バスライン15上の信号
遅延は、共通幹配線19から最も遠い部分で最も大きい。
従って、第５図の例では基板の右端の中程の部分で最も
信号遅延が大きくなる。この様子を第６図（ａ）に示
す。第６図（ａ）では表示画面は破線で示され、信号遅
延の最も大きい絵素電極がＡで示されている。第６図
（ａ）の絵素電極Ａに於ける信号遅延τ（Ａ）は、次の
ように表される。
19上の信号遅延は、外部端子20及び21から最も遠い中央
部で最も大きい。また、蓄積容量バスライン15上の信号
遅延は、共通幹配線19から最も遠い部分で最も大きい。
従って、第５図の例では基板の右端の中程の部分で最も
信号遅延が大きくなる。この様子を第６図（ａ）に示
す。第６図（ａ）では表示画面は破線で示され、信号遅
延の最も大きい絵素電極がＡで示されている。第６図
（ａ）の絵素電極Ａに於ける信号遅延τ（Ａ）は、次の
ように表される。
τ（Ａ）＝τ（Ｐ）＋τ（ａ） ここで、τ（Ｐ）は第６図（ａ）の共通幹配線19上の
外部端子20及び21からＰ点までの間の部分に生じる信号
遅延、τ（ａ）は蓄積容量バスライン15上のＰ点からＡ
点までの部分に生じる信号遅延である。τ（Ｐ）は、共
通幹配線19の外部端子20又は21からＰ点までの部分の電
気容量Ｃ（Ｐ）及び電気抵抗Ｒ（Ｐ）の積で表される。
同様に、τ（ａ）は、蓄積容量バスライン15のＰ点から
Ａ点までの部分の電気容量Ｃ（ａ）及び電気抵抗Ｒ
（ａ）の積で表される。従って、上記τ（Ａ）は τ（Ａ）＝Ｃ（Ｐ）・Ｒ（Ｐ）＋Ｃ（ａ）・Ｒ（ａ） で表される。
外部端子20及び21からＰ点までの間の部分に生じる信号
遅延、τ（ａ）は蓄積容量バスライン15上のＰ点からＡ
点までの部分に生じる信号遅延である。τ（Ｐ）は、共
通幹配線19の外部端子20又は21からＰ点までの部分の電
気容量Ｃ（Ｐ）及び電気抵抗Ｒ（Ｐ）の積で表される。
同様に、τ（ａ）は、蓄積容量バスライン15のＰ点から
Ａ点までの部分の電気容量Ｃ（ａ）及び電気抵抗Ｒ
（ａ）の積で表される。従って、上記τ（Ａ）は τ（Ａ）＝Ｃ（Ｐ）・Ｒ（Ｐ）＋Ｃ（ａ）・Ｒ（ａ） で表される。
蓄積容量バスライン15の信号遅延の大きい部分に接続
された絵素電極では、ゲートバスライン13にオン信号が
加えられている間に、データ信号を充分に書き込むこと
ができない。そのため、表示画面上には信号遅延に基づ
く不均一な表示が生じることとなる。画面が大型化され
るに伴い、バスラインの抵抗及び容量が大きくなるの
で、上述の問題点は顕著に現れる。また、表示画面が精
細化されるに伴い、バスラインの数が多くなるので、同
様に上述の問題点は顕著に現れる。
された絵素電極では、ゲートバスライン13にオン信号が
加えられている間に、データ信号を充分に書き込むこと
ができない。そのため、表示画面上には信号遅延に基づ
く不均一な表示が生じることとなる。画面が大型化され
るに伴い、バスラインの抵抗及び容量が大きくなるの
で、上述の問題点は顕著に現れる。また、表示画面が精
細化されるに伴い、バスラインの数が多くなるので、同
様に上述の問題点は顕著に現れる。
本発明はこのような問題点を解決するものであり、本
発明の目的は、信号遅延の小さい蓄積容量バスラインを
有するアクティブマトリクス表示装置を提供することで
ある。
発明の目的は、信号遅延の小さい蓄積容量バスラインを
有するアクティブマトリクス表示装置を提供することで
ある。
（課題を解決するための手段） 本発明のアクティブマトリクス表示装置は、少なくと
も一方が透光性を有する一対の基板と、該一対の基板間
に封入され印加電圧に応答して光学的特性が変調される
表示媒体と、該一対の基板の何れか一方の基板内面にマ
トリクス状に配列された絵素電極と、各絵素電極に対向
するようにマトリクス状に配列された蓄積容量用電極
と、各絵素電極の周辺を各々通り、かつ、相互に交互す
るよう設けられたソースバスライン及びゲートバスライ
ンと、該ソースバスライン、該ゲートバスライン及び該
絵素電極と接続して設けたスイッチング素子と、該蓄積
容量用電極に接続された蓄積容量バスラインとを有し、
該一対の基板のもう一方に対向電極が設けられているア
クティブマトリクス表示装置であって、該蓄積容量バス
ラインが該ゲートバスラインに沿って、かつ、両端の各
ソースバスラインより外方に該蓄積容量バスラインの両
端を配して設けられ、該蓄積容量バスラインの両端それ
ぞれで該蓄積容量バスラインを共通接続する共通幹配線
が該蓄積容量バスラインと直交する方向に配列され、両
共通幹配線の端部には外部端子が設けられ、該ゲートバ
スラインはその両端が共通幹配線を越えて延在されるこ
とにより該ゲートバスラインの両端付近で各共通幹配線
と交差しており、そのことによって上記目的が達成され
る。
も一方が透光性を有する一対の基板と、該一対の基板間
に封入され印加電圧に応答して光学的特性が変調される
表示媒体と、該一対の基板の何れか一方の基板内面にマ
トリクス状に配列された絵素電極と、各絵素電極に対向
するようにマトリクス状に配列された蓄積容量用電極
と、各絵素電極の周辺を各々通り、かつ、相互に交互す
るよう設けられたソースバスライン及びゲートバスライ
ンと、該ソースバスライン、該ゲートバスライン及び該
絵素電極と接続して設けたスイッチング素子と、該蓄積
容量用電極に接続された蓄積容量バスラインとを有し、
該一対の基板のもう一方に対向電極が設けられているア
クティブマトリクス表示装置であって、該蓄積容量バス
ラインが該ゲートバスラインに沿って、かつ、両端の各
ソースバスラインより外方に該蓄積容量バスラインの両
端を配して設けられ、該蓄積容量バスラインの両端それ
ぞれで該蓄積容量バスラインを共通接続する共通幹配線
が該蓄積容量バスラインと直交する方向に配列され、両
共通幹配線の端部には外部端子が設けられ、該ゲートバ
スラインはその両端が共通幹配線を越えて延在されるこ
とにより該ゲートバスラインの両端付近で各共通幹配線
と交差しており、そのことによって上記目的が達成され
る。
（作用） 第６図（ｂ）に示すように本発明表示装置では、蓄積
容量バスライン15の両端部に共通幹配線19及び25が接続
された構成を有している。このような構成では、信号遅
延は破線で示す表示画面の中央のＢで示す絵素電極で最
も大きくなる。絵素電極Ｂに於ける信号遅延τ（Ｂ）は τ（Ｂ）＝τ（Ｐ）＋τ（ｂ） で表される。τ（Ｐ）は前述の従来例で説明したよう
に、共通幹配線19上の外部端子20及び21からＰ点までの
部分に生じる信号遅延、又は共通幹配線25上の外部端子
26及び27からＰ′点までの部分に生じる信号遅延であ
る。τ（ｂ）は、蓄積容量バスライン15上のＰ点又は
Ｐ′点からＢ点までの部分に生じる信号遅延である。
容量バスライン15の両端部に共通幹配線19及び25が接続
された構成を有している。このような構成では、信号遅
延は破線で示す表示画面の中央のＢで示す絵素電極で最
も大きくなる。絵素電極Ｂに於ける信号遅延τ（Ｂ）は τ（Ｂ）＝τ（Ｐ）＋τ（ｂ） で表される。τ（Ｐ）は前述の従来例で説明したよう
に、共通幹配線19上の外部端子20及び21からＰ点までの
部分に生じる信号遅延、又は共通幹配線25上の外部端子
26及び27からＰ′点までの部分に生じる信号遅延であ
る。τ（ｂ）は、蓄積容量バスライン15上のＰ点又は
Ｐ′点からＢ点までの部分に生じる信号遅延である。
蓄積容量バスライン15上のＰ点又はＰ′点からＢ点ま
での部分の電気容量Ｃ（ｂ）及び電気抵抗Ｒ（ｂ）は、
前述の第６図（ａ）のＰ点からＡ点までの部分の電気容
量Ｃ（ａ）及び電気抵抗Ｒ（ａ）の２分の１であるから Ｃ（ｂ）＝Ｃ（ａ）/2 Ｒ（ｂ）＝Ｒ（ａ）/2 となる。従って、 τ（ｂ）＝（Ｃ（ａ）/2）・（Ｒ（ａ）/2） ＝τ（ａ）/4 である。
での部分の電気容量Ｃ（ｂ）及び電気抵抗Ｒ（ｂ）は、
前述の第６図（ａ）のＰ点からＡ点までの部分の電気容
量Ｃ（ａ）及び電気抵抗Ｒ（ａ）の２分の１であるから Ｃ（ｂ）＝Ｃ（ａ）/2 Ｒ（ｂ）＝Ｒ（ａ）/2 となる。従って、 τ（ｂ）＝（Ｃ（ａ）/2）・（Ｒ（ａ）/2） ＝τ（ａ）/4 である。
このように本発明では蓄積容量バスライン15上の信号
遅延が低減され、不均一表示の問題が解決される。
遅延が低減され、不均一表示の問題が解決される。
（実施例） 本発明を実施例について以下に説明する。第１図に本
発明の表示装置に用いられるアクティブマトリクス基板
の概略平面図を示す。平行するゲートバスライン13に直
交して、ソースバスライン14が設けられている。ゲート
バスライン13に平行して蓄積容量バスライン15が形成さ
れている。各蓄積容量バスライン15は、両端のソースバ
スライン14の外方に蓄積容量バスライン15の両端を配し
て設けられている。ゲートバスライン13、ソースバスラ
イン14、14、及び蓄積容量バスライン15に囲まれた矩形
の領域には、絵素電極、TFT等が形成されている。尚、
第１図では簡単のために絵素電極、TFT等の記載を省略
してある。各蓄積容量バスライン15の両端部のそれぞれ
は両端のソースバスライン14の外方に配してあり、共通
幹配線19及び25に接続されている。この共通幹配線19及
び25はゲートバスライン13の各端部と交差している。共
通幹配線19の両端部には、外部端子20及び21が設けられ
ている。同様に、共通幹配線25の両端部には、外部端子
26及び27が設けられている。
発明の表示装置に用いられるアクティブマトリクス基板
の概略平面図を示す。平行するゲートバスライン13に直
交して、ソースバスライン14が設けられている。ゲート
バスライン13に平行して蓄積容量バスライン15が形成さ
れている。各蓄積容量バスライン15は、両端のソースバ
スライン14の外方に蓄積容量バスライン15の両端を配し
て設けられている。ゲートバスライン13、ソースバスラ
イン14、14、及び蓄積容量バスライン15に囲まれた矩形
の領域には、絵素電極、TFT等が形成されている。尚、
第１図では簡単のために絵素電極、TFT等の記載を省略
してある。各蓄積容量バスライン15の両端部のそれぞれ
は両端のソースバスライン14の外方に配してあり、共通
幹配線19及び25に接続されている。この共通幹配線19及
び25はゲートバスライン13の各端部と交差している。共
通幹配線19の両端部には、外部端子20及び21が設けられ
ている。同様に、共通幹配線25の両端部には、外部端子
26及び27が設けられている。
第２図（ａ）に共通幹配線19と蓄積容量バスライン15
との接続部付近を拡大した平面図を示す。第２図（ｂ）
に第２図（ａ）のＢ−Ｂ線に沿った断面図を示す。ガラ
ス基板１上にベースコート膜２が3000Å〜9000Åの厚さ
に堆積されている。ベースコート膜２は、Ta2O5、Al
2O3、又はSi3O4から成る。
との接続部付近を拡大した平面図を示す。第２図（ｂ）
に第２図（ａ）のＢ−Ｂ線に沿った断面図を示す。ガラ
ス基板１上にベースコート膜２が3000Å〜9000Åの厚さ
に堆積されている。ベースコート膜２は、Ta2O5、Al
2O3、又はSi3O4から成る。
ベースコート膜２上にはゲートバスライン13と、蓄積
容量バスライン15とが同時に形成されている。蓄積容量
バスライン15の両端部は該バスライン15の他の部分より
も幅が大きくなっている。ゲートバスライン13及び蓄積
容量バスライン15を覆って全面に、TFTを形成するため
のゲート絶縁膜６が堆積されている。ゲート絶縁膜６は
蓄積容量バスライン15の幅の大きい両端部の上で除去さ
れ、スルーホール７が形成されている。
容量バスライン15とが同時に形成されている。蓄積容量
バスライン15の両端部は該バスライン15の他の部分より
も幅が大きくなっている。ゲートバスライン13及び蓄積
容量バスライン15を覆って全面に、TFTを形成するため
のゲート絶縁膜６が堆積されている。ゲート絶縁膜６は
蓄積容量バスライン15の幅の大きい両端部の上で除去さ
れ、スルーホール７が形成されている。
ゲート絶縁膜６上にはソースバスライン14及び共通幹
配線19が同時に形成されている。共通幹配線19は各蓄積
容量バスライン15の端部に設けられたスルーホール７上
を通過するようにして形成されている。また、共通幹配
線19はスルーホール７上で幅が大きくなっている。この
スルーホール７を介して各蓄積容量バスライン15と共通
幹配線19とが電気的に接続されている。蓄積容量バスラ
イン15の他方の端部と共通幹配線25との接続部も、第２
図（ａ）及び（ｂ）と同様である。
配線19が同時に形成されている。共通幹配線19は各蓄積
容量バスライン15の端部に設けられたスルーホール７上
を通過するようにして形成されている。また、共通幹配
線19はスルーホール７上で幅が大きくなっている。この
スルーホール７を介して各蓄積容量バスライン15と共通
幹配線19とが電気的に接続されている。蓄積容量バスラ
イン15の他方の端部と共通幹配線25との接続部も、第２
図（ａ）及び（ｂ）と同様である。
本実施例では蓄積容量バスライン15の両端部に共通幹
配線19及び25が形成されている。従って、前述したよう
に蓄積容量バスライン15上の信号遅延は、一方の共通幹
配線のみを有する従来の表示装置のそれに比較し、４分
の１となっている。このように蓄積容量バスライン上の
信号遅延が低減されると、不均一表示が解消され、高い
画像品位を有する表示装置が得られる。
配線19及び25が形成されている。従って、前述したよう
に蓄積容量バスライン15上の信号遅延は、一方の共通幹
配線のみを有する従来の表示装置のそれに比較し、４分
の１となっている。このように蓄積容量バスライン上の
信号遅延が低減されると、不均一表示が解消され、高い
画像品位を有する表示装置が得られる。
第３図（ａ）に本発明表示装置に用いられるアクティ
ブマトリクス基板の作製途中の段階の平面図を示す。第
３図（ａ）では簡単のために、絵素電極、TFT、ソース
バスライン等の記載を省略してある。本実施例ではゲー
トバスライン13及び蓄積容量バスライン15は外周部に形
成されたガードリング10に接続されている。この第３図
においても、各蓄積容量バスライン15の両端部のそれぞ
れは両端のソースバスライン14の外方に配してあり、共
通幹配線19及び25に接続されている。この共通幹配線19
及び25はゲートバスライン13の各端部と交差している。
ブマトリクス基板の作製途中の段階の平面図を示す。第
３図（ａ）では簡単のために、絵素電極、TFT、ソース
バスライン等の記載を省略してある。本実施例ではゲー
トバスライン13及び蓄積容量バスライン15は外周部に形
成されたガードリング10に接続されている。この第３図
においても、各蓄積容量バスライン15の両端部のそれぞ
れは両端のソースバスライン14の外方に配してあり、共
通幹配線19及び25に接続されている。この共通幹配線19
及び25はゲートバスライン13の各端部と交差している。
第３図（ｂ）に蓄積容量バスライン15と共通幹配線19
との接続部を拡大した平面図を示す。第３図（ｃ）に第
３図（ｂ）のＣ−Ｃ線に沿った断面図を示す。ガラス基
板１上にベースコート膜２が全面に形成され、ベースコ
ート膜２上にはゲートバスライン13及び蓄積容量バスラ
イン15が同時に形成されている。第３図（ａ）の破線で
囲まれた領域内のゲートバスライン13及び蓄積容量バス
ライン15の上面に、Ta2O5から成る陽極酸化膜12が形成
されている。ゲートバスライン13及び蓄積容量バスライ
ン15の上には、全面に形成されたゲート絶縁膜６が堆積
されている。
との接続部を拡大した平面図を示す。第３図（ｃ）に第
３図（ｂ）のＣ−Ｃ線に沿った断面図を示す。ガラス基
板１上にベースコート膜２が全面に形成され、ベースコ
ート膜２上にはゲートバスライン13及び蓄積容量バスラ
イン15が同時に形成されている。第３図（ａ）の破線で
囲まれた領域内のゲートバスライン13及び蓄積容量バス
ライン15の上面に、Ta2O5から成る陽極酸化膜12が形成
されている。ゲートバスライン13及び蓄積容量バスライ
ン15の上には、全面に形成されたゲート絶縁膜６が堆積
されている。
蓄積容量バスライン15の陽極酸化膜12が形成されてい
ない領域には、幅が大きくされた部分が設けられてい
る。この幅の大きい部分の上のゲート絶縁膜６は除去さ
れ、スルーホール７が形成されている。
ない領域には、幅が大きくされた部分が設けられてい
る。この幅の大きい部分の上のゲート絶縁膜６は除去さ
れ、スルーホール７が形成されている。
ゲートバスライン13及び蓄積容量バスライン15上に
は、共通幹配線19が陽極酸化膜12及びゲート絶縁膜６を
介して形成されている。共通幹配線19からは枝配線11が
分岐し、スルーホール７上に延びている。従って、蓄積
容量バスライン15と共通幹配線19とは、スルーホール７
を介して電気的に接続されている。蓄積容量バスライン
15の他方の端部と共通幹配線25との接続部も、第３図
（ｂ）及び（ｃ）と同様である。第３図（ａ）に示すガ
ードリング10はアクティブマトリクス基板の完成後、ゲ
ートバスライン13及び蓄積容量バスライン15から切り離
される。
は、共通幹配線19が陽極酸化膜12及びゲート絶縁膜６を
介して形成されている。共通幹配線19からは枝配線11が
分岐し、スルーホール７上に延びている。従って、蓄積
容量バスライン15と共通幹配線19とは、スルーホール７
を介して電気的に接続されている。蓄積容量バスライン
15の他方の端部と共通幹配線25との接続部も、第３図
（ｂ）及び（ｃ）と同様である。第３図（ａ）に示すガ
ードリング10はアクティブマトリクス基板の完成後、ゲ
ートバスライン13及び蓄積容量バスライン15から切り離
される。
本実施例でも蓄積容量バスライン15の両端部に共通幹
配線19及び25が形成され、一方の共通幹配線のみを有す
る従来の表示装置のに比較し、蓄積容量バスライン上の
信号遅延は４分の１となっている。このように蓄積容量
バスライン上の信号遅延が低減され、不均一表示が解消
されている。
配線19及び25が形成され、一方の共通幹配線のみを有す
る従来の表示装置のに比較し、蓄積容量バスライン上の
信号遅延は４分の１となっている。このように蓄積容量
バスライン上の信号遅延が低減され、不均一表示が解消
されている。
上記実施例ではTFTを用いたアクティブマトリクス型
の表示装置について説明したが、本発明はこれに限定さ
れるものではなく、MIM素子、ダイオード、バリスタ等
を用いた広範囲の表示装置に用いることができる。ま
た、本発明は表示媒体として液晶以外に、薄膜発光層、
分散型EL発光層、プラズマ発光体等を用いた各種表示装
置にも用いることができる。
の表示装置について説明したが、本発明はこれに限定さ
れるものではなく、MIM素子、ダイオード、バリスタ等
を用いた広範囲の表示装置に用いることができる。ま
た、本発明は表示媒体として液晶以外に、薄膜発光層、
分散型EL発光層、プラズマ発光体等を用いた各種表示装
置にも用いることができる。
（発明の効果） 本発明によれば、信号遅延の小さい蓄積容量バスライ
ンを有するアクティブマトリクス表示装置が提供され得
る。従って、本発明によれば高い画像品位を有する表示
装置が得られ、表示装置の大型化、高精細化にも対応す
ることができる。加えて、本発明によれば、２本の共通
幹配線がゲートバスラインの両端部と交差して設けられ
ているので、ゲートバスラインの片側から他方側に向か
って一方向に連続的に大きくなる電圧降下勾配を防止す
ることができ、蓄積容量バスライン上の信号遅延に基づ
く不均一な表示を防止できることによる表示品位の向上
に加えて、より向上した表示品位にすることが可能とな
る。
ンを有するアクティブマトリクス表示装置が提供され得
る。従って、本発明によれば高い画像品位を有する表示
装置が得られ、表示装置の大型化、高精細化にも対応す
ることができる。加えて、本発明によれば、２本の共通
幹配線がゲートバスラインの両端部と交差して設けられ
ているので、ゲートバスラインの片側から他方側に向か
って一方向に連続的に大きくなる電圧降下勾配を防止す
ることができ、蓄積容量バスライン上の信号遅延に基づ
く不均一な表示を防止できることによる表示品位の向上
に加えて、より向上した表示品位にすることが可能とな
る。
第１図は本発明の表示装置に用いられるアクティブマト
リクス基板の概略平面図、第２図（ａ）は第１図の蓄積
容量バスラインと共通幹配線との接続部の拡大平面図、
第２図（ｂ）は第２図（ａ）のＢ−Ｂ線に沿った断面
図、第３図（ａ）は本発明表示装置の他の実施例に用い
られるアクティブマトリクス基板の作製途中の段階を示
す平面図、第３図（ｂ）は第３図（ａ）の蓄積容量バス
ラインと共通幹配線との接続部の拡大平面図、第３図
（ｃ）は第３図（ｂ）のＣ−Ｃ線に沿った断面図、第４
図は従来のアクティブマトリクス表示装置の等価回路
図、第５図は第４図の表示装置に用いられるアクティブ
マトリクス基板の概略平面図、第６図（ａ）は従来のア
クティブマトリクス表示装置に於ける信号遅延の説明
図、第６図（ｂ）は本発明のアクティブマトリクス表示
装置に於ける信号遅延の説明図である。 １……ガラス基板、２……ベースコード膜、６……ゲー
ト絶縁膜、７……スルーホール、10……ガードリング、
11……枝配線、12……陽極酸化膜、13……ゲートバスラ
イン、14……ソースバスライン、15……蓄積容量バスラ
イン、19,25……共通幹配線、20,21,26,27……外部端
子。
リクス基板の概略平面図、第２図（ａ）は第１図の蓄積
容量バスラインと共通幹配線との接続部の拡大平面図、
第２図（ｂ）は第２図（ａ）のＢ−Ｂ線に沿った断面
図、第３図（ａ）は本発明表示装置の他の実施例に用い
られるアクティブマトリクス基板の作製途中の段階を示
す平面図、第３図（ｂ）は第３図（ａ）の蓄積容量バス
ラインと共通幹配線との接続部の拡大平面図、第３図
（ｃ）は第３図（ｂ）のＣ−Ｃ線に沿った断面図、第４
図は従来のアクティブマトリクス表示装置の等価回路
図、第５図は第４図の表示装置に用いられるアクティブ
マトリクス基板の概略平面図、第６図（ａ）は従来のア
クティブマトリクス表示装置に於ける信号遅延の説明
図、第６図（ｂ）は本発明のアクティブマトリクス表示
装置に於ける信号遅延の説明図である。 １……ガラス基板、２……ベースコード膜、６……ゲー
ト絶縁膜、７……スルーホール、10……ガードリング、
11……枝配線、12……陽極酸化膜、13……ゲートバスラ
イン、14……ソースバスライン、15……蓄積容量バスラ
イン、19,25……共通幹配線、20,21,26,27……外部端
子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 金森 謙 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭62−265688（ＪＰ，Ａ) 特開 昭62−124529（ＪＰ，Ａ) 特開 昭59−166984（ＪＰ，Ａ) 特開 昭62−265689（ＪＰ，Ａ)
Claims (1)
- 【請求項１】少なくとも一方が透光性を有する一対の基
板と、該一対の基板間に封入され印加電圧に応答して光
学的特性が変調される表示媒体と、該一対の基板の何れ
か一方の基板内面にマトリクス状に配列された絵素電極
と、各絵素電極に対向するようにマトリクス状に配列さ
れた蓄積容量用電極と、各絵素電極の周辺を各々通り、
かつ、相互に交互するよう設けられたソースバスライン
及びゲートバスラインと、該ソースバスライン、該ゲー
トバスライン及び該絵素電極と接続して設けたスイッチ
ング素子と、該蓄積容量用電極に接続された蓄積容量バ
スラインとを有し、該一対の基板のもう一方に対向電極
が設けられているアクティブマトリクス表示装置であっ
て、 該蓄積容量バスラインが該ゲートバスラインに沿って、
かつ、両端の各ソースバスラインより外方に該蓄積容量
バスラインの両端を配して設けられ、該蓄積容量バスラ
インの両端それぞれで該蓄積容量バスラインを共通接続
する共通幹配線が該蓄積容量バスラインと直交する方向
に配列され、両共通幹配線の端部には外部端子が設けら
れ、該ゲートバスラインはその両端が共通幹配線を越え
て延在されることにより該ゲートバスラインの両端付近
で各共通幹配線と交差しているアクティブマトリクス表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977089A JP2589820B2 (ja) | 1989-08-14 | 1989-08-14 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977089A JP2589820B2 (ja) | 1989-08-14 | 1989-08-14 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372321A JPH0372321A (ja) | 1991-03-27 |
| JP2589820B2 true JP2589820B2 (ja) | 1997-03-12 |
Family
ID=16578322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20977089A Expired - Lifetime JP2589820B2 (ja) | 1989-08-14 | 1989-08-14 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589820B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814197B1 (ko) * | 2001-10-02 | 2008-03-17 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| US20090219457A1 (en) * | 2008-03-03 | 2009-09-03 | Seo Jin-Suk | Display substrate, method for repairing defects thereof and mother substrate having the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658260B2 (ja) | 1999-04-30 | 2005-06-08 | シャープ株式会社 | 液晶表示装置 |
| JP3527168B2 (ja) | 1999-06-02 | 2004-05-17 | シャープ株式会社 | 液晶表示装置 |
| JP2001255549A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100840318B1 (ko) | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
| US7209192B2 (en) | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP4633128B2 (ja) * | 2001-10-02 | 2011-02-16 | シャープ株式会社 | 液晶表示装置の製造方法 |
| TW594156B (en) * | 2002-01-04 | 2004-06-21 | Fujitsu Display Tech | Substrate for display device and display device equipped therewith |
| KR100878237B1 (ko) | 2002-08-01 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| JP4188980B2 (ja) * | 2006-05-17 | 2008-12-03 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| JP2006227649A (ja) * | 2006-05-17 | 2006-08-31 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| JP4884846B2 (ja) * | 2006-05-31 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4586811B2 (ja) * | 2007-03-09 | 2010-11-24 | エプソンイメージングデバイス株式会社 | 電気光学装置および電気光学装置用基板 |
| JP5239368B2 (ja) * | 2008-02-06 | 2013-07-17 | 三菱電機株式会社 | アレイ基板および表示装置 |
| JP5128703B2 (ja) | 2009-03-24 | 2013-01-23 | シャープ株式会社 | Ｔｆｔ基板及びこれを用いた液晶表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59166984A (ja) * | 1983-03-14 | 1984-09-20 | 三菱電機株式会社 | マトリクス型液晶表示装置の製造方法 |
| JPS62124529A (ja) * | 1985-11-25 | 1987-06-05 | Matsushita Electric Ind Co Ltd | 液晶表示パネル |
| JPS62265688A (ja) * | 1986-05-13 | 1987-11-18 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPS62265689A (ja) * | 1986-05-13 | 1987-11-18 | 松下電器産業株式会社 | アクテイブマトリツクス駆動形装置の製造方法 |
| JPS63106788A (ja) * | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | アクテイブマトリツクス駆動型装置の製造方法 |
-
1989
- 1989-08-14 JP JP20977089A patent/JP2589820B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814197B1 (ko) * | 2001-10-02 | 2008-03-17 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| US20090219457A1 (en) * | 2008-03-03 | 2009-09-03 | Seo Jin-Suk | Display substrate, method for repairing defects thereof and mother substrate having the same |
| KR101571768B1 (ko) | 2008-03-03 | 2015-11-26 | 삼성디스플레이 주식회사 | 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372321A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2589820B2 (ja) | アクティブマトリクス表示装置 | |
| EP0464579B1 (en) | Thin film field effect transistor array for use in active matrix liquid crystal display | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JP3689003B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| JPH05307194A (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JPH07159807A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| US5880794A (en) | Active matrix liquid crystal display and method with two anodizations | |
| JPH0372319A (ja) | アクティブマトリクス基板 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| US6661490B2 (en) | Electro-optical device and electronic apparatus | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH03294824A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPH04319919A (ja) | 液晶表示装置 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |