JPS59166984A - マトリクス型液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はマトリクス型液晶表示装置ｄの製造方法、と
くに液晶配向処理等により生じる静電気からゲート絶縁
膜を保護する方法に関するものである。

従来、この種の装置として図に示すものがあった。第１
図はマトリクス型液晶表示装置の一単位零子を示す構成
図、第２図はマトリクス型液晶表示装置の部分断面図、
第３図はマドｌ）クス型液晶表示装置の一部分を示す構
成図、第４図ｎＮテヤノネル型Ｍ□ｓ　トランジスタの
断面図である。図において、ｔｌｔ　ｌ″ｊｊゲート線
２）はソース線、（３１１’ｊ　Ｍ’０８型トランジス
タよりなる薄膜トランジスタ（ＰＬ下ＴＰＴと略記する
。−Ｔｈ１ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｅｒ−）、
１４）げ衣示゛屯極、（５）は蓄積コンデンサ、（６）
は液晶、（７）は第１基板でＴＰＴアレー基板をなす。

（８）は透明導電膜、（９）は第２基板で、ＴＰＴアレ
ー基板（７）の対向基板をなす。（１００）けマトリク
ス型液晶表示装置の一単位素子を示す。（１０１はゲー
ト電極、（Ｉｌｌはソース電極、（１２１汀ドレイン電
極、（１３）はゲート絶縁膜、（１４）は基板金示ｆ。

さて、従来のＴＰＴアレー〇構成は、複数個のゲート線
（１）及びゲート線（Ｂ　Ｋ直交する複数個のソース線
（２）を備え、その交点Ｋ　ＴＦＴ　（３）及び蓄積コ
ンデンサｔ５１　＋　ｆｓｓ示屯極（４）等を有してお
り、第１図に示し１こ構成を表示部の一単位素子（１霞
）とし、第３図に示すように、この一単位素子（ユＯＯ
）がマトリクス状に配列してＴＰＴアレーを構成する。

なお、ゲート線ｔｌｌ及びソース線（２）のそれぞれの
延長線上（表示部の外側）にｕ　ＩＪ−ド電極部が設け
られている。

上記のような構成のＴＰＴアレーを形成した後、液晶の
配向処理等ケ実施し、マトリクス型液晶表示装置を組立
てるが、ここで問題となるのけ、上記（つ寸り、従来）
のような構成、のＴＦＴアレーでは、ＴＰＴアレー形成
後の液晶配向処理に低コスト。

高１百頼性のラビング法が適用でさす、コスｚＡのＳｉ
Ｏの斜め蒸看法等π順らさるを得なくなるということで
ある。理由は、従来の構成のＴＰＴアレーでは、配向処
理を施すＴＰＴアレー基板（７）上のＴＰＴ（３）は第
４図に示ｆ構成をしているが、このＴＰＴ　（３１を構
成するゲート絶縁膜（１３）の静電気に対する唯実な保
護対策が施されていないため、ラビング法等の静「Ｄし
発生しやすい方法はゲート絶縁膜（１３）を破壊しやす
いからである。また、ラビング法に限らす、種々の外部
要因から発生し得る静電気に対して、ゲート絶縁膜（１
３）の的確な係挿対策が施はれておらず、そのためゲー
ト絶縁膜（１３）の破壊を起し、製造歩留りが従来隠め
て悪かった。

従来の構成のＴＰＴアレーで灯、上記のように、液晶の
配向処理に低コスト、簡信頼性のラビング法が適用でき
す、また、ゲート絶縁膜（１３）がその他種々の要因で
発生し得る静′市気に対して無防備τもあり、的確なゲ
ート絶縁膜（１３）の保護対策？施さない限り製造歩留
りは悪かった。

この発明は上記のような従来のものの欠、薇全除去する
ためになされたもので、少なくともｌ仮晶自己向処理工
程中ばケート線並びにノー７線（あるいけドレイン線）
全短絡接地することにより、従来適用しにくかった生産
性のよいラビンク゛法（液晶の配向処理）が適用でき、
かつそグ）他種々の要因で発生し得る静電気からゲート
絶縁膜を保護でさ、従って低コスト、高信頼性のマ）　
ＩＪクス型液晶表示装置全提供すること全目的としてい
る。

以下、この発明の一実施例を図について説明する。第５
図はこの発明にかかわるマトリクス状［株］晶表示装置
の部分構成図で、図において、（１５）　Ｉ”Ｊ：第］
一基板（７）の外周部に設けられたゲート線ｔｉ：　；
’ｉ：らびにソース線（２）のリード′屯極、（１６）
はゲート線ｆｌ）ならびにソース線（２）を短絡したシ
ョートリンク′で、第１基板（７）の外周部に形成され
たものである。

なお、第５図においては表示部の四隅（四茨示累子分）
のミを示したが、実際ｖｃｌ−１縦及び横方向に合計致
方素子が存在し、その省略部を点線てて表示している。

このようなショートリング（１６）全形成するＫは、ま
す、ソース線（２）及びソースＭ（２）のリード電極（
１５）形成時に、従来よりソース線（２）ケ延長し、同
時にこのソース線（２）及びリード電極（１５ＮＫ接続
するショートリング（１６）　ｋ第１基板（７）の外周
部に形成し、そノ後、ゲー）　Ｈｔｌ）及びゲート線ｔ
ｌｉのリード成極（１５）形成時に、やはりゲート線（
１）ヲ従来より延長きせて、ショートリング（１６）と
接続させる。こび〕ようにして、ショートリング（＋６
）’ｚ影形成た後、ショートリング＋１６＋　’に電気
的に接地して、ラビング法等の液晶配向処理全笑施し、
その後＋３！１基板（７）と第２基板（９）で液晶（６
）全挾持してマトリクス型液晶表示装置を組立て、その
後−ショートリンクＱｅ）　ｋ切り離し、マトリクス型
液晶表示装置を完成させる。

なお、ショートリング（１６）の形成は、ゲート線（１
：・形成時に行い、ゲート線ｆｉｌ及びリードｉ　＋２
）　’に延長してショートリング（１６１に短絡させて
もよい。

また、ショートリング（＋６）　’ｉ７形成せず、例え
ばリード線付きクリップで、ゲート線（１）及びソース
線（２）のリード小極（＋５］　ｉ　１’ｊさみ、この
クリップ金少なくとも液晶配向処理中は短絡接地して、
ゲート線ｔｌｉ及びソース線（２）のリード電惚（＋５
＋　＝短絡接地してもよい。

ま／乙、この際、接地し１こ纏′亀基板上に第１基板（
７）全おいて製造してもよい。

なお、１ｇ号導入線がドレインとして機能している時は
、ドレイン線とゲート線ｆ１＋全短絡さら［ｉ地して配
向処理を行なえばよい。

以上のように、この発明によれは、少なくとも液晶配向
処理中はゲート線ならびにソース線（あるいはド゛レイ
ン線）を短絡接地したので、低コスト、高信頼性のラビ
ング法（敵晶配向処浬）が適用でき、製造歩留りの託い
マドＩＪクス型液晶衣示装置が借られる効果がある。

【図面の簡単な説明】

第１図はマトリクス型液晶衣示装置の一単位素子ケ示す
構成図、第２図はマｌ−ＩＪクス型液晶衣ボ装置の部分
断面図、第３図なマトリクス型液晶衆示装置の部分構成
図、第４図はＮチャンネル型Ｍｏｓトランジスタの断面
図、第５図は、この発明にかかわるマトリクス型散晶衣
示装置の部分構成図である。 図において、（１；げゲート市極、（２）はソース線（
あるいはドレイン線）、＋３）はＭｏｓ型トランジスタ
、（６）は液晶、（７）に第１基板、（８）は逍男導覗
膜、（９）は第２基板、（１５ｊはリード市極、（１６
）はショートリングを示す。 なお、図中、四−符号な同−寸たぼ相当部分を示す。 代理人　　葛　！Ｉｉｆ　　悟　− 第１図 第、企図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 ｊｌｉ　　Ｍｏｓ型トランジスタを有する単位素子がマ
   トリクス状に配列され、これらトランジスタのゲート線
   並びにソース線（あるいけドレイン線）が格子状に配線
   されている第１基板の外周部に、上記ゲート線並びにソ
   ース線（あるいにドレイン線）のリード電極を形成する
   工程、上記第１基板に液晶配向処理を行う工程、上記第
   １基板と透明導電膜を有する第２基板とで液晶を挾持す
   る工程、ならびに少なくとも上記液晶配向処理工程中ば
   上記ゲート線並びにソース線（あるいはドレイン線）を
   短絡接地する工程を施でマトリクス型液晶表示装置の製
   造方法。 （２）　　ゲート線並びにソース線（あるいはドレイン
   線）の短絡接地は、ゲート線並びにソース線（あるいけ
   ドレイン線）のリード電極を短絡接地することを特徴と
   する特ｆ７ｆ請求の範囲第１項記載のマトリクス型液晶
   表示装置の製造１方法。 （３）　　ゲート線並びにソース線（あるいはドレイン
   線）の短終接地は第１基板の外周部にゲート線並びにソ
   ース線（あるいはドレイン線）を短絡したショートリン
   グを設けて行うことを特徴とする特許請求の範囲第１項
   または第２項記載のマＩ−’Ｊクス型液晶衣示装置の製
   造方法。