JP2746408B2 - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP2746408B2 JP2746408B2 JP7773089A JP7773089A JP2746408B2 JP 2746408 B2 JP2746408 B2 JP 2746408B2 JP 7773089 A JP7773089 A JP 7773089A JP 7773089 A JP7773089 A JP 7773089A JP 2746408 B2 JP2746408 B2 JP 2746408B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode lines
- dummy
- short
- wiring
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマトリクス型表示装置に関し、特にマトリ
クスアレイ基板の構造に関するものである。
クスアレイ基板の構造に関するものである。
従来のマトリクス表示装置は、一般に基板上に複数の
行電極線と複数の列電極線とを交差させて配設し、各々
の行電極線と列電極線との交点にスイッチング素子を配
設した構造を有している。
行電極線と複数の列電極線とを交差させて配設し、各々
の行電極線と列電極線との交点にスイッチング素子を配
設した構造を有している。
第３図はこのようなマトリクス表示装置の一例を示し
ており、図において、b1〜b7は行電極線、a1〜a5は列電
極線であり、c1，c2，…は各々の電極配線の交点に接続
されたスイッチング素子である。液晶表示装置はこのよ
うな配線構造を少なくとも対向する一対の基板の一方に
構成し、透明導電膜を有するもう一方の対向電極基板と
の間に液晶等の表示材料を挟持させることにより構成し
ている。
ており、図において、b1〜b7は行電極線、a1〜a5は列電
極線であり、c1，c2，…は各々の電極配線の交点に接続
されたスイッチング素子である。液晶表示装置はこのよ
うな配線構造を少なくとも対向する一対の基板の一方に
構成し、透明導電膜を有するもう一方の対向電極基板と
の間に液晶等の表示材料を挟持させることにより構成し
ている。
上記スイッチング素子c1，c2，…として、少なくとも
１ヶの薄膜トランジスタ（以下、TFTと略す）等の非線
形素子を用いた場合、第３図に示すように各電極線が互
いに独立しているため、TFTおよびTFTのドレイン電極に
接続された透明電極、及び上記配線からなるマトリクス
アレイ基板は静電気による絶縁破壊等をひき起こしやす
い。このため、従来においては静電気による素子破壊の
対策として、各配線間を短絡することにより、各配線を
同電位に保ち、マトリクスアレイ基板が静電気にさらさ
れても影響を受けないような構造がとられている。
１ヶの薄膜トランジスタ（以下、TFTと略す）等の非線
形素子を用いた場合、第３図に示すように各電極線が互
いに独立しているため、TFTおよびTFTのドレイン電極に
接続された透明電極、及び上記配線からなるマトリクス
アレイ基板は静電気による絶縁破壊等をひき起こしやす
い。このため、従来においては静電気による素子破壊の
対策として、各配線間を短絡することにより、各配線を
同電位に保ち、マトリクスアレイ基板が静電気にさらさ
れても影響を受けないような構造がとられている。
第２図は例えば特開昭58−116573号公報に示された従
来の行電極線及び列電極線を短絡する方法を示すマトリ
クスアレイ基板の構成例を示したものである。図におい
て、a1〜a6は列電極線、b1〜b5は行電極線であって、
c1，c2，…は各電極線の交差点に設けたスイッチング素
子である。ここで、列電極線a1〜a6は図に示すようにす
べて短絡線Ａ及びＤにより短絡されており、また行電極
線b1〜b5も全ての短絡線Ｂ及びＣにおいて短絡されてい
る。さらに短絡線Ａ〜Ｄ相互間，つまり図中破線で示す
ようにＡ−Ｂ間を配線E,A−Ｃ間を配線F,B−Ｄ間を配線
H,C−Ｄ間を配線Ｇでそれぞれ接続すると、すべての電
極線は短絡状態になり、マトリクスアレイ基板が静電気
にさらされても、マトリクスアレイ基板内はいたる所で
同電位であるので、スイッチング素子c1，c2，…は静電
気により破壊されることはない。
来の行電極線及び列電極線を短絡する方法を示すマトリ
クスアレイ基板の構成例を示したものである。図におい
て、a1〜a6は列電極線、b1〜b5は行電極線であって、
c1，c2，…は各電極線の交差点に設けたスイッチング素
子である。ここで、列電極線a1〜a6は図に示すようにす
べて短絡線Ａ及びＤにより短絡されており、また行電極
線b1〜b5も全ての短絡線Ｂ及びＣにおいて短絡されてい
る。さらに短絡線Ａ〜Ｄ相互間，つまり図中破線で示す
ようにＡ−Ｂ間を配線E,A−Ｃ間を配線F,B−Ｄ間を配線
H,C−Ｄ間を配線Ｇでそれぞれ接続すると、すべての電
極線は短絡状態になり、マトリクスアレイ基板が静電気
にさらされても、マトリクスアレイ基板内はいたる所で
同電位であるので、スイッチング素子c1，c2，…は静電
気により破壊されることはない。
従来のマトリクス型表示装置では以上のような静電気
に対する対策を施しているため、基板のハンドリング等
の比較的低電圧あるいは除電しやすい工程における静電
気に対してはスイッチング素子等の保護効果があった
が、例えば液晶ディスプレイ組立における、液晶配向膜
をラビング布で表面を擦ることにより液晶を配向可能に
するラビング工程のように、時として数千ボルト以上も
の高電圧静電気が発生する工程においては、短絡線が接
地されている場合等において絶縁物であるラビング布と
金属である基板配線等が近接すると、相互間で高電圧で
電圧接続時間の短いパルスコロナ放電が発生しやすく、
このような放電サージが基板端の配線等に印加される
と、各配線を短絡させる短絡配線を用いている場合で
も、表示画面端部でのスイッチング素子の素子特性劣化
や配線間短絡等の静電気障害が発生しやすい等の問題が
あった。
に対する対策を施しているため、基板のハンドリング等
の比較的低電圧あるいは除電しやすい工程における静電
気に対してはスイッチング素子等の保護効果があった
が、例えば液晶ディスプレイ組立における、液晶配向膜
をラビング布で表面を擦ることにより液晶を配向可能に
するラビング工程のように、時として数千ボルト以上も
の高電圧静電気が発生する工程においては、短絡線が接
地されている場合等において絶縁物であるラビング布と
金属である基板配線等が近接すると、相互間で高電圧で
電圧接続時間の短いパルスコロナ放電が発生しやすく、
このような放電サージが基板端の配線等に印加される
と、各配線を短絡させる短絡配線を用いている場合で
も、表示画面端部でのスイッチング素子の素子特性劣化
や配線間短絡等の静電気障害が発生しやすい等の問題が
あった。
この発明は上記のような問題点を解消するためになさ
れたもので、高パルス電圧が配線端子等に印加された場
合においても、表示画面端部のスイッチング素子等の静
電気障害を回避することができるマトリクス型表示装置
を得ることを目的とする。
れたもので、高パルス電圧が配線端子等に印加された場
合においても、表示画面端部のスイッチング素子等の静
電気障害を回避することができるマトリクス型表示装置
を得ることを目的とする。
この発明に係るマトリクス表示装置は、マトリクスア
レイ基板上の最も外側の行電極線及び列電極線のさらに
外側にそれぞれ、画面表示には用いない行ダミー配線及
び列ダミー配線を設け、該行ダミー配線と列ダミー配線
との交差部にダミースイッチング素子を接続したもので
ある。
レイ基板上の最も外側の行電極線及び列電極線のさらに
外側にそれぞれ、画面表示には用いない行ダミー配線及
び列ダミー配線を設け、該行ダミー配線と列ダミー配線
との交差部にダミースイッチング素子を接続したもので
ある。
この発明においては、最も外側の行電極線及び列電極
線のさらに外側に行及び列ダミー配線を設け、該行及び
列ダミー電極の交差部にダミースイッチング素子を接続
したから、静電気等による高パルス電圧がマトリクスア
レイ基板に印加されてもダミー配線部分でのダミースイ
ッチング素子等で静電気ストレスが吸収されることとな
り、画面端部でのスイッチング素子等の劣化を防ぐこと
ができ、これにより表示画面内の素子歩留りを向上で
き、生産性を高め、コスト低下、信頼性向上を図ること
ができる。
線のさらに外側に行及び列ダミー配線を設け、該行及び
列ダミー電極の交差部にダミースイッチング素子を接続
したから、静電気等による高パルス電圧がマトリクスア
レイ基板に印加されてもダミー配線部分でのダミースイ
ッチング素子等で静電気ストレスが吸収されることとな
り、画面端部でのスイッチング素子等の劣化を防ぐこと
ができ、これにより表示画面内の素子歩留りを向上で
き、生産性を高め、コスト低下、信頼性向上を図ること
ができる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例によるマトリクス型表示装
置のマトリクスアレイ基板の構成例を示し、図において
a1〜a5は画面表示用の列電極線、b1〜b4は画面表示用の
行電極線、c1，c2，…は各電極線の交差点に設けた薄膜
トランジスタ等のスイッチング素子で、該薄膜トランジ
スタの活性層としてはアモルフォスシリコン膜あるいは
多結晶シリコン膜等が用いられている。またＡ〜Ｈは各
配線間を短絡するための短絡線、a0，a6は上記列電極線
のうち最も外側の電極線a1，a5のさらに外側に配設され
たダミー列電極線、b0，b5は上記行電極線のうち最も外
側の電極線b1，b4のさらに外側に配設されたダミー行電
極線、d1，d2，…はそれぞれダミー行電極線a0，a6とダ
ミー列電極線b0，b5との交点に配設されたダミースイッ
チング素子である。列電極線a1〜a5、行電極線b1〜b4、
ダミー列電極線a1，a6、ダミー行電極線b0，b5は全て図
のように短絡線Ａ〜Ｈにより短絡されている。またA1〜
D1，A2〜D2は短絡線Ａ〜Ｄを短絡線Ｅ〜Ｈにより接続す
るための短絡パッドである。
置のマトリクスアレイ基板の構成例を示し、図において
a1〜a5は画面表示用の列電極線、b1〜b4は画面表示用の
行電極線、c1，c2，…は各電極線の交差点に設けた薄膜
トランジスタ等のスイッチング素子で、該薄膜トランジ
スタの活性層としてはアモルフォスシリコン膜あるいは
多結晶シリコン膜等が用いられている。またＡ〜Ｈは各
配線間を短絡するための短絡線、a0，a6は上記列電極線
のうち最も外側の電極線a1，a5のさらに外側に配設され
たダミー列電極線、b0，b5は上記行電極線のうち最も外
側の電極線b1，b4のさらに外側に配設されたダミー行電
極線、d1，d2，…はそれぞれダミー行電極線a0，a6とダ
ミー列電極線b0，b5との交点に配設されたダミースイッ
チング素子である。列電極線a1〜a5、行電極線b1〜b4、
ダミー列電極線a1，a6、ダミー行電極線b0，b5は全て図
のように短絡線Ａ〜Ｈにより短絡されている。またA1〜
D1，A2〜D2は短絡線Ａ〜Ｄを短絡線Ｅ〜Ｈにより接続す
るための短絡パッドである。
次に作用効果について説明する。
画面表示用の列電極線a1〜a5、行電極線b1〜b4及びダ
ミー列電極線a0，a6、ダミー行電極線b0，b5は短絡線Ａ
〜Ｈを介して短絡状態となっており、アレイ基板が静電
気等で帯電状態になってもマトリクスアレイ基板内はい
たる所で同電位であるので、行電極線と列電極線の交差
部分にある配線の重ね合わせ部分やスイッチング素子
c1，c2，…は静電気により破壊されることはない。
ミー列電極線a0，a6、ダミー行電極線b0，b5は短絡線Ａ
〜Ｈを介して短絡状態となっており、アレイ基板が静電
気等で帯電状態になってもマトリクスアレイ基板内はい
たる所で同電位であるので、行電極線と列電極線の交差
部分にある配線の重ね合わせ部分やスイッチング素子
c1，c2，…は静電気により破壊されることはない。
さらに、TFT−LCD製造における、液晶配向膜の配向処
理のためのラビング工程のように、ラビング布で基板表
面を擦る等により高電圧の静電気が発生する場合におい
て、短絡線Ａ〜Ｈが接地されていると、ラビング布が金
属端子等に近接する近接過程で、ラビング布と端子金属
間等に静電気によるコロナ放電等のサージ電圧が印加さ
れ、基板の画面表示端部のスイッチング素子，配線等が
短絡，素子特性低下等の静電気障害を受けやすい。とこ
ろが本装置では、ダミー電極線a0，a6及びb0，b5及びダ
ミースイッチング素子d1，d2，…により静電気サージが
吸収されることとなり、画面表示用のスイッチング素子
及び配線でのダメージを防止あるいは軽減することがで
きる。
理のためのラビング工程のように、ラビング布で基板表
面を擦る等により高電圧の静電気が発生する場合におい
て、短絡線Ａ〜Ｈが接地されていると、ラビング布が金
属端子等に近接する近接過程で、ラビング布と端子金属
間等に静電気によるコロナ放電等のサージ電圧が印加さ
れ、基板の画面表示端部のスイッチング素子，配線等が
短絡，素子特性低下等の静電気障害を受けやすい。とこ
ろが本装置では、ダミー電極線a0，a6及びb0，b5及びダ
ミースイッチング素子d1，d2，…により静電気サージが
吸収されることとなり、画面表示用のスイッチング素子
及び配線でのダメージを防止あるいは軽減することがで
きる。
このように本実施例では、画面表示用配線の外側にダ
ミー配線及びダミースイッチング素子を設けたので、画
面周辺部から高電圧の静電気サージが印加された場合で
も、表示画面内のスイッチング素子や配線を静電気障害
から保護することができ、マトリクスアレイ基板の素子
歩留りを向上でき、生産性を高め、製造コスト低下，信
頼性向上を図ることができる。
ミー配線及びダミースイッチング素子を設けたので、画
面周辺部から高電圧の静電気サージが印加された場合で
も、表示画面内のスイッチング素子や配線を静電気障害
から保護することができ、マトリクスアレイ基板の素子
歩留りを向上でき、生産性を高め、製造コスト低下，信
頼性向上を図ることができる。
なお、上記実施例においては複数の行電極線及び列電
極線の外側にダミー配線及びダミースイッチング素子を
設ける列を示したが、ダミー配線は静電気障害の発生し
やすい方の配線についてのみ設けても良く、この場合も
上記実施例と同様の効果を得ることができる。
極線の外側にダミー配線及びダミースイッチング素子を
設ける列を示したが、ダミー配線は静電気障害の発生し
やすい方の配線についてのみ設けても良く、この場合も
上記実施例と同様の効果を得ることができる。
また、ダミースイッチング素子は、画面表示に使用し
ないため、必ずしも表示画面内の素子と同一構成の素子
を用いる必要はなく、静電気サージを吸収するに十分
な、スイッチング機能を有しない容量性素子でも良く、
この場合表示電極部分に遮光性を持たすため、表示電極
用の透明電極のかわりに他のAl,Cr等の非透光性の金属
電極を用いても良い。このような構成においても上記実
施例と同様の効果を得ることができる。
ないため、必ずしも表示画面内の素子と同一構成の素子
を用いる必要はなく、静電気サージを吸収するに十分
な、スイッチング機能を有しない容量性素子でも良く、
この場合表示電極部分に遮光性を持たすため、表示電極
用の透明電極のかわりに他のAl,Cr等の非透光性の金属
電極を用いても良い。このような構成においても上記実
施例と同様の効果を得ることができる。
以上のように、この発明に係るマトリクス型表示装置
によれば、最も外側の表示用の行電極線及び列電極線の
さらに外側に、静電気サージ吸収用の行及び列ダミー配
線を設け、該行及び列ダミー配線の交差部にダミースイ
ッチング素子を配設したので、画面表示部分のスイッチ
ング素子等での静電気障害をダミー配線及びダミースイ
ッチング素子により回避することができ、製造プロセス
における素子歩留向上を図り、生産性を高め、コストを
低減し、信頼性を高めることができる効果がある。
によれば、最も外側の表示用の行電極線及び列電極線の
さらに外側に、静電気サージ吸収用の行及び列ダミー配
線を設け、該行及び列ダミー配線の交差部にダミースイ
ッチング素子を配設したので、画面表示部分のスイッチ
ング素子等での静電気障害をダミー配線及びダミースイ
ッチング素子により回避することができ、製造プロセス
における素子歩留向上を図り、生産性を高め、コストを
低減し、信頼性を高めることができる効果がある。
第１図はこの発明の一実施例によるマトリクス型表示装
置を示す図、第２図は従来の静電気対策を施したマトリ
クス型表示装置を示す図、第３図は従来のマトリクス型
表示装置を示す図である。 図にいおいて、a1〜a5は表示用列電極線、b1〜b4は表示
用行電極線、c1，c2，…は表示用スイッチング素子、
a0，a6はダミー列電極線、b0，b5はダミー行電極線、
d1，d2，…はダミースイッチング素子である。 なお図中同一符号同一又は相当部分を示す。
置を示す図、第２図は従来の静電気対策を施したマトリ
クス型表示装置を示す図、第３図は従来のマトリクス型
表示装置を示す図である。 図にいおいて、a1〜a5は表示用列電極線、b1〜b4は表示
用行電極線、c1，c2，…は表示用スイッチング素子、
a0，a6はダミー列電極線、b0，b5はダミー行電極線、
d1，d2，…はダミースイッチング素子である。 なお図中同一符号同一又は相当部分を示す。
Claims (1)
- 【請求項１】絶縁性基板上に、複数の並行する行電極
線、該行電極配線と交差する複数の並行する列電極配
線、上記行電極配線と列電極配線との各交差部に接続さ
れたスイッチング素子、及び上記各行電極線と各列電極
線とを短絡する短絡配線を配設し、その上に表示材料を
介して対向電極基板を配置してなるマトリクス型表示装
置において、 最も外側の行電極線及び列電極線の外側にそれぞれ並行
して配設された、画面表示に用いない行電極ダミー配線
及び列電極ダミー配線と、 該行電極ダミー配線と列電極ダミー配線との交差部に接
続されたダミースイッチング素子とを備えたことを特徴
とするマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7773089A JP2746408B2 (ja) | 1989-03-28 | 1989-03-28 | マトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7773089A JP2746408B2 (ja) | 1989-03-28 | 1989-03-28 | マトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02254421A JPH02254421A (ja) | 1990-10-15 |
| JP2746408B2 true JP2746408B2 (ja) | 1998-05-06 |
Family
ID=13642019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7773089A Expired - Lifetime JP2746408B2 (ja) | 1989-03-28 | 1989-03-28 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746408B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412495A (en) * | 1993-07-22 | 1995-05-02 | Samsung Display Devices Co., Ltd. | Liquid crystal display system having an anti-static electricity structure |
| JP3315834B2 (ja) | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
-
1989
- 1989-03-28 JP JP7773089A patent/JP2746408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02254421A (ja) | 1990-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160062B1 (ko) | 플랫패널 표시장치용 어레이기판 | |
| JP3029531B2 (ja) | 液晶表示装置 | |
| KR0161050B1 (ko) | 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치 | |
| KR0145342B1 (ko) | 액정표시장치 | |
| JP2764139B2 (ja) | アクティブマトリックス液晶表示素子 | |
| KR100355966B1 (ko) | 표시 패널 | |
| US7986379B2 (en) | Thin film transistor array panel | |
| JP3261699B2 (ja) | アクティブマトリクス基板 | |
| KR100205131B1 (ko) | 표시장치용 어레이기판 | |
| KR100286049B1 (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 | |
| KR100314345B1 (ko) | 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법 | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JP2746408B2 (ja) | マトリクス型表示装置 | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2921864B2 (ja) | 液晶表示装置 | |
| JPH09146112A (ja) | 液晶表示素子 | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| JP4018913B2 (ja) | 液晶表示装置の製造方法 | |
| JPH02256030A (ja) | マトリクス型表示装置の製造方法 | |
| JPH05232511A (ja) | アクティブマトリックス型液晶表示装置の製造方法 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2002174820A (ja) | アクティブマトリクス基板 | |
| JP2002116701A (ja) | 画像表示装置 | |
| JPS59208877A (ja) | 薄膜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |