KR0161050B1 - 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치 - Google Patents

박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치 Download PDF

Info

Publication number
KR0161050B1
KR0161050B1 KR1019940020203A KR19940020203A KR0161050B1 KR 0161050 B1 KR0161050 B1 KR 0161050B1 KR 1019940020203 A KR1019940020203 A KR 1019940020203A KR 19940020203 A KR19940020203 A KR 19940020203A KR 0161050 B1 KR0161050 B1 KR 0161050B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
discharge
gate electrode
wiring
Prior art date
Application number
KR1019940020203A
Other languages
English (en)
Other versions
KR950006674A (ko
Inventor
코우지 스즈키
스이치 우치코가
마사미 가키노키
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR950006674A publication Critical patent/KR950006674A/ko
Application granted granted Critical
Publication of KR0161050B1 publication Critical patent/KR0161050B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

본 발명의 액정 표시 장치는 정전기에 의한 방전 회로 소자의 파괴를 방지할 수 있고, 또 충분한 방전 능력을 가지는 방전 회로를 갖는다.
본 발명의 액정 표시 장치는 매트릭스 배치된 화소 전극에 각각 접속된 스위칭용 TFT, 스위치용 TFT 를 제어하는 복수개의 어드레스선(3) 및 이 것에 직교되는 복수줄의 데이타선(4)이 설치되는 표시 영역과 표시 영역을 에워싸는 형식으로 설치된 단락용 외주 배선(10)과 어드레스선(3) 및 데이타선(4) 사이에 각각 접속되는 방전용 박막 트랜지스터(21)를 구비한 액정 표시 장치에 있어서 각각의 방전용 박막 트랜지스터(10)의 게이트와 소스간에 게이트 소스를 공통 접속한 제 1 의 충전용 박막 트랜지스터(22)를 접속하고 각각의 방전용 박막 트랜지스터(21)의 게이트와 드레인간에 게이트 소스를 공통 접속한 제 2 의 충전용 박막 트랜지스터(22)를 접속한 것을 특징으로 한다.

Description

박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치
제1도는 제1실시예에 관한 액정 표시 장치의 개략 구성도를 도시하는 평면도.
제2도는 제1실시예에 사용한 방전 회로를 도시하는 회로 구성도.
제3도는 제2실시예에 관한 액정 표시 장치의 요부 구성을 도시하는 회로 구성도.
제4도는 제3실시예에 관한 액정 표시 장치의 요부 구성을 도시하는 회로 구성도.
제5도는 제4실시예에 관한 액정 표시 장치의 방전 회로의 배치예를 도시하는 평면도.
제6도는 본 발명의 변형예를 도시하는 회로 구성도.
제7도는 종래의 액정 표시 장치를 도시하는 평면도.
제8도는 종래의 방전 회로의 일예를 도시하는 회로 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : TFT 어레이 기판 2 : 대향 기판
3 : 어드레스선 4 : 데이타선
5,6 : 전기단자 10 : 단락용 외주 도선
13,14,42a,42b,42c : 방전 회로 21 : 제1 방전용 TFT
31 : 제2 방전용 TFT 22,32 : 제1 충전용 TFT
23,33 : 제2 충전용 TFT 24 : 제3 충전용 TFT
25 : 제4 충전용 TFT 41a,41b,41c : 전극영역
43a,43b,43c : 도선 44a,44b,44c : 대향 투명 전극의 단자
61,62 : 저항 소자 63,64 : 용량 소자
본 발명은 스위칭 소자 등에 사용되는 박막 트랜지트터(TFT)의 보호 회로와 이 박막 트랜지스터 보호 회로를 이용하는 액정 표시 장치 등의 표시 장치에 관한 것이다.
액정 표시 장치는 박형·경량이고 저전압 구동이 가능하고 또 컬러화도 용이한 등의 특징을 가지고 근년 퍼스널 컴퓨터, 워드 프로세서(이하 워프로로 기재)등의 표시 장치로서 널리 이용되고 있다.
그 중에서도 각 화소마다에 스위칭 소자로서 박막 트랜지스터(TFT)를 설치한 이른바 액티브 매트릭스형 액정 표시 장치는 다화소로 구성해도 콘트라스트(contrast), 응답(response)등의 열화가 없고, 또한 중간조(調)표시도 가능하기 때문에 풀컬러 텔레비전이나 OA 용의 표시 장치로서 최적의 방식의 장치이다.
이 액티브 매트릭스형 액정 표시 장치는 2 장의 평면 유리 기판(어레이 기판, 대향 기판)과 이들 기판간에 협지되는 액정층으로 구성되는 기판 구성을 취하고 있다. 대향 기판상에는 각 화소에 대응하는 컬러 필터 배열과 투명 전극(대향 전극)이 형성되어 있다. 어레이 기판에는 매트릭스 형상으로 배열되는 투명 전극으로 구성된 화소 전극과 각 화소 전극에 그 소스 전극이 접속된 TFT가 설치되어 있다.
TFT의 게이트 전극은 어드레스선에 접속되고, 드레인 전극은 어드레스선과 직각 방향으로 설치되는 데이타선에 접속되어 있다.
이와같이 구성된 액정 표시 장치에서는 소정의 타이밍으로 어드레스선, 데이타선에 각각 어드레스 신호, 데이타 신호를 인가함으로써 표시에 대응되는 전압을 각 화소 전극에 선택적으로 인가할 수 있다. 액정층의 배향, 즉 광투과율은 대향 전극과 화소 전극의 전위차로 제어할 수 있고, 이것에 의하여 임의의 표시가 가능하다. 이것에 대한 상세는 T.p.Brody 등의 문헌(IEEE Trans. on electron. Devices Vol. ED-20, Nov., 1973, pp. 995-1001)에 기술되어 있다.
표시 특성은 스위칭 소자로서 사용되는 TFT의 특성에 크게 의존한다. 이 성능은 일반적으로 전자 이동도 μn, 임계치 전압 VtH 및 오프 전류 Ioff로 대표된다. 어느쪽의 특성도 표시 특성에 대하여 중요 인자가 되고, 제조 프로세스의 관리에 의하여 소망의 값이 유지되고 있다.
그런데 TFT는 Si IC 의 MOS 트랜지스터와 동일하게 정전기에 약하기 때문에 정전기를 도피시키는 연구가 액정 표시 장치에서 이루어지고 있다. 예를들어 제조 공정 중의 TFT 어레이 기판에서는 제7도의 도시와 같이 단락용 외주 도선(10)을 설치하여 정전기를 도피시키도록 하고 있다.
즉, 어드레스선(3)과 데이타선(4)의 교점(7)에 TFT와 화소 전극으로 구성되는 단위 화소가 형성된 어레이 기판에 있어서 모든 어드레스선(3) 및 데이타선(4)을 TFT 어레이 영역의 외측에서 단락용 외주 도선(10)과 단락하여 이것에 의하여 제조공정 중에 발생한 정전기를 어드레스선(3)-외주 도선(10)- 데이타선(4)을 통해 순차적으로 방전시킴으로써 단위 화소중의 TFT의 특성 열화를 방지하고 있다. 그리고 제조공정의 종료후에는 이 외주 도선(10)의 스크라이브에 의하여 어레이 기판으로부터 절리함으로써 각 선(3,4,10)을 각각 전기적으로 분리하고, 어드레스선(3), 데이타선(4)에 외부 구동 신호를 IC 로부터 공급함으로써 액정 표시 장치에 신호를 부여한다.
이와같은 정전기에 대한 보호 회로를 어레이 공정에 계속되는 셀 공정이나 모듈 공정, 또는 최종 제품까지 유지함으로써 액정 표시 장치를 정전기로부터 보다 완벽히 보호할 수가 있다. 이 경우 각 전극 도선에 전기 신호를 정상적으로 인가하기 위해서는 상기 어드레스선(3) 및 데이타선(4)과 외주 도선(10) 사이에 임피던스 소자를 배치한다. 임피던스 소자의 저항치는 정전기를 방전하기 쉽게 하기 위하여 저저항이 바람직하나 구동 신호를 정상으로 인가하기 위해서는 드라이버 IC 의 출력 임피던스보다도 충분히 높은 저항치가 요구된다.
제8도의 예에서는 a-Si TFT(11;11a,11b)를 2개 병렬로 접속한 임피던스 소자의 예를 도시한다. 여기서 TFT(11a,11b)를 병렬 접속하고 있는 것은 어드레스선(3), 데이타선(4)과 외주 도선(10)과의 어느 것이 고전위가 되어도 한쪽의 TFT가 온되기 위한 것이다
어레이 공정만이 아니고 최종의 모듈 공정 또는 완성된 제품까지 이들의 정전기 방전 회로를 유지할 경우 상기의 병렬 접속된 TFT 회로에서는 몇가지의 결함이 발생한다. 즉 높은 전위의 정전기가 가해졌을 경우 TFT의 게이트 절연막이 파괴되고 상기 전극 도선과 단락용 외주 도선 사이가 전기적으로 쇼트될 경우가 발생한다. 전극 도선수는 1000 줄 이상 있으나 1 줄 이라도 이러한 쇼트가 발생하면 선(線) 결함이 되므로 불량이 된다. TFT의 게이트 절연막의 내압은 통상 100V 정도이나 정전기는 때로는 이 내압 이상이 될 때가 있고 쇼트 불량이 종종 발생하고 있다.
또, 정전기의 방전 능력을 높이기 위해서는 방전용의 TFT의 임피던스를 충분히 낮추고 또 드라이버 IC 의 출력 임피던스보다도 높게 설정할 필요가 있으나 a-Si 의 TFT를 사용할 경우, 전자 이동도가 낮기 때문에 이 방전용 TFT의 점유면적이 대단히 커지는 문제가 있다 이 소자 영역 면적의 크기는 표시 장치의 외형에도 영향을 주고 또 도선간의 쇼트 결함을 발생시키게 되고 수율 저하를 초래하는 문제가 있었다.
이와같이 종래의 액정 표시 장치에 있어서는 그 제조공정 중에서 발생하는 정전기에 대한 TFT 특성의 열화 대책이 불충분하기 때문에 정전기에 의반 선결함이 발생되기 쉬운 문제가 있었다. 또 이 문제는 표시 장치에 한정되지 않고 스위칭 소자로서 TFT를 사용한 각종의 표시 장치에 대하여 동일하게 발생할 수 있다.
본 발명은 상기의 문제점을 고려하여 연구된 것으로 그 목적은 정전기에 의한 방전 회로 소자의 파괴를 방지할 수 있고, 또 충분한 방전 능력을 가지는 방전 회로를 구비하는 박막 트랜지스터 보호 회로 및 이것을 이용한 표시 장치를 제공하는 것이다.
본 발명의 특징은 어드레스선 및 데이타선과 단락용 외주 도선간을 연결하는 방전 회로에 있어서 정전기에 의한 파괴가 발생하기 어려운 구성의 TFT 방전 회로를 사용하는 것이다.
즉, 본 발명은 매트릭스로 배열된 화소 전극에 각각 접속된 스위칭용 박막 트랜지스터, 스위칭용 박막 트랜지스터를 제어하는 복수줄의 어드레스선 및 이것에 직교하는 복수줄의 데이타선이 설치되는 표시 영역과 표시 영역을 에워싸는 형상으로 설치된 단락용 외주 도선과 어드레스선 및 데이타선과의 사이에 각각 접속된 방전용 박막 트랜지스터를 구비한 표시 장치에 있어서 각각의 방전용 박막 트랜지스터의 게이트에 제1 및 제2 충전용 박막 트랜지스터를 각각 접속하고 제1 충전용 박막 트랜지스터의 게이트, 소스를 방전용 박막 트랜지스터의 소스에 접속하고, 제2 충전용 박막 트랜지스터 게이트, 소스를 방전용 박막 트랜지스터의 드레인에 접속하도록 한 것이다.
여기에서 본 발명의 바람직한 실시 양태로서는 다음의 것을 들 수 있다.
(1) 제1 충전용 박막 트랜지스터의 게이트와 소스 사이에 게이트, 소스가 공통 접속된 제3 충전용 박막 트랜지스터를 배치하고, 제2 충전용 박막 트랜지스터의 게이트와 소스 사이에 게이트, 소스가 공통 접속된 제4 충전용 박막 트랜지스터를 배치하는 구성.
(2) 방전용 박막 트랜지스터, 제1 및 제2 충전용 박막 트랜지스터로 구성되는 방전 회로를 2개 직렬로 접속하는 구성.
(3) 충전용 박막 트랜지스터 대신에 저항 소자 또는 용량 소자를 사용하는 구성.
본 발명의 구성에서는 어드레스선 및 데이타선을 방전용 박막 트랜지스터를 통해 단락용 외주 도선에 접속하고 있으므로 정,부 어느쪽의 전하가 어드레스선 또는 데이타선에 대전해도 방전용 박막 트랜지스터의 게이트 전극에 임계치 이상의 전압이 인가되면 방전용 박막 트랜지스터가 온이 되고 단락용 외주 도선으로 전하 를 흘려 보내서 방전시킬 수 있다. 방전용 박막 트랜지스터의 게이트 전극에는 충전용 박막 트랜지스터를 통해 정전기가 인가되기 때문에 고전압의 정전기가 직접 인가되는 일이 없고, 방전용 박막 트랜지스터 및 이 게이트 전극에 접속된 충전용 박막 트랜지스터가 동시에 파괴되는 일은 없다. 따라서 어드레스선 또는 데이타선과 단락용 외주 도선 사이가 전기적으로 쇼트되는 일이 없으므로 드라이버 IC 의 출력 신호를 정상적으로 인가할 수 있다.
또, 1 줄의 어드레스선 또는 데이타선에 대하여 면적이 큰 방전용 박막 트랜지스터는 1개로 되므로 종래 2개가 필요했던 것에 비해서 방전 회로부의 면적 축소를 도모할 수 있다. 또 방전용 박막 트랜지스터가 추가로 설치되어야 하지만. 이 방전용 박막 트랜지스터는 면적이 작아도 되므로 이것에 의한 면적 증대는 거의 문제가 안된다.
이하에 본 발명의 실시예를 도면을 참조하여 설명한다.
제1도는 본 발명의 제1실시예에 관한 액정 표시 장치의 개략 구성을 도시하는 평면도이다. TFT를 포함하는 화소 전극이 매트릭스 형상으로 배열된 TFT 어레이 기판(1)과 컬러 필터가 형성된 대향 기판(2) 사이에 도시를 생략한 액정층이 밀봉되어 있다.
어레이 기판(1)에는 TFT를 제어하는 전기 신호를 전달하기 위한 게이트 전극 도선(어드레스선)(3)이 복수줄 평행으로 배치되어 있다. 또 어드레스선(3) 과 평행으로 복수 줄의 데이타선(4)이 배치되고 있고, 데이타선(4)은 TFT를 통해 화소 전극에 접속되어 있다. 어레이기판(1)의 주변부에는 어드레스선(3)에 접속되어서 외부로부터 전기 신호를 수신하기 위한 전기 단자(5)와 데이타선(4)에 접속되어서 외부로부터 전기 신호를 수신하기 위한 전기 단자(6)가 설치된다.
TFT 어레이 기판(1)의 표시 영역의 외주에는 정전기를 방전할 때에 사용하는 단락용 외주 도선(10)이 설치되어 있다. 그리고 외주 도선(10)과 어드레스선(3)과의 사이에 방전 회로(13)가 설치되고, 외주 도선(10)과 데이타선(4) 사이에 방전 회로(14)가 설치되어 있다.
방전 회로(13,14)는 모두 동일한 구성이고 다음과 같이 구성되어 있다.
제2도는 제1도의 방전 회로(13)에 대응되는 것으로 어드레스선(3)과 단락용 외주 도선(10) 사이에 방전용의 박막 트랜지스터(TFT)(21)가 설치된다. TFT(21) 의 게이트 전극은 제어용으로서의 충전용 박막 트랜지스터(TFT)(22),(23)의 드레인에 접속되어 있고, 제1 충전용 TFT(22)의 게이트, 소스는 외주 도선(10)에 접속 되고, 제2 충전용 TFT(23)의 게이트, 소스는 어드레스선(3)에 접속되어 있다.
박막 트랜지스터는 모두 게이트 전극 하치(下置)의 역 스태거형으로 방전용 TFT(21)는 채널 길이 12 ㎛, 채널폭 2000 ㎛ 이고, 방전용 TFT(21)의 게이트 전위를 제어하는 충전용 TFT(22,23)는 모두 채널 길이 12 ㎛, 채널폭 길이 100 ㎛ 이다. 방전용 TFT(21)의 온저항은 게이트 전압이 20 V 일때 약 100 ㏀ 이고, 이 값은 드라이버 IC 의 출력 임피던스 2 ㏀ 에 비해서 충분히 크기 때문에 통상의 표시 동작에는 전혀 영향이 없다.
또, 제2도에서 21a, 21b는 방전용 TFT(21)의 채널 용량을, 22a, 22b는 충전용 TFT(22)의 채널용량을, 23a, 23b는 충전용 TFT(23)의 채널 용량을 표시한다.
TFT 어레이 기판의 정전기 대전에 의한 파괴에는 2 종류가 있다. 하나는 기류와의 마찰 등에 의한 대전이 어레이 기판내에서 불균일하게 일어나고, 이 결과 어레이 기판의 면내에서 방전 파괴되는 형이고, 또 하나는 어레이 기판 밖의 물체와의 사이에서 방전 파괴되는 형이다. 특히 후자의 형에서는 순간적으로 큰 전압이 인가되게 되고 종래 구성의 방전 회로에서는 방전용의 TFT의 게이트와 소스·드레인 간의 게이트 절연막이 파괴되어서 그 결과 도선 전극과 단락용 외주 도선이 쇼트되어 드라이버 IC 의 신호 전압을 도선 전극에 정상으로 인가할 수가 없어 표시에 결함을 발생시켰다.
제2도에 도시하는 실시예의 방전 회로에서는 단락선(10)과 어드레스선(3) 사이에 인가된 정전기에 의한 전압은 우선 TFT(22)와(23)의 채널 용량 22b와 23a 및 TFT(21)의 채널 용량 21a과 21b에 가해지기 때문에 방전용의 TFT(21)의 게이트 절연막에는 정전기에 의한 전압의 절반 전압밖에 인가되지 않는다. 여기에서 예를들어 외주선(10)의 전위가 어드레스선(3)의 전위보다도 높으면 TFT(22)는 온상태가 되고 방전용 TFT(21)의 게이트 전극 용량을 단락 도선의 전위까지 충전한다. 이 때 TFT(23)은 오프 상태이다. TFT(21)은 온상태가 되므로 어드레스선(3)에 대전한 전하는 TFT(21)을 통해서 외주 도선(10)으로 방전된다.
여기에서 정전기의 전위가 대단히 높고, 예를들어 TFT(22)의 채널 용량(22b)이 파괴되면, 이 때 외주 도선(10)의 전위는 직접 방전용 TFT(21)의 게이트 전극에 인가되기 때문에 TFT(21)은 온상태가 되고 대전 전하를 방전할 수 있다. 다음에 방전용 TFT(21)의 게이트 절연막 용량(21b)이 파괴되었을 때는 TFT(21)의 게이트 전극에 직접 단락 도선의 전위가 인가되기 때문에 TFT(22)는 온상태가 되고 대전 전하를 방전할 수 있다. 2개의 TFT(21) 및(22)의 게이트 절연막 용량(21b) 및 (22b)가 동시에 파괴되는 일은 거의 없고, 제2도에 도시하는 방전회로가 순간적으로 인가되는 정전기에 대단히 강한 것이 실험적으로 판명되었다.
이와같이 본 실시예에 의하면 단락용 외주 도선(10)과 어드레스 도선(3) 및 데이타선(4) 사이에 방전용 TFT(21)를 각각 접속하고 방전용 TFT(21)의 게이트와 소스 및 드레인과의 사이에 충전용 TFT(22,23)를 각각 접속하고 있으므로 어드레스선(3) 또는 데이타선(4)에 정,부 어느쪽의 전하가 대전해도 방전용 TFT(21)가 온이 되고 스위칭용의 TFT의 파괴를 미연에 방지할수 있다.
그러나 이 경우, 방전용 TFT(21)의 게이트 전극에는 충전용 TFT(22,23)를 통하여 정전기가 인가되므로 고전압의 정전기가 직접 인가되는 일이 없고, 방전용 TFT(21) 및 그 게이트 전극에 접속된 충전용 TFT(22,23)가 동시에 파괴되는 일은 없다. 따라서 어드레스선(3) 또는 데이타선(4)과 단락용 외주 도선(10) 사이가 전기적으로 쇼트되는 일이 없으므로 드라이버 IC 의 출력 신호를 정상으로 인가할 수가 있다.
또, 제8도의 종래 구성과 비교하면 알 수 있는 바와 같이, 본 실시예에서는 1 줄의 어드레스선(3) 또는 데이타선(4)에 대하여 충전용 TFT(22,23)가 새로 필요하지만 방전용 TFT(21)는 1개로 충분하다. 충전용 TFT(22,23)는 그 면적이 극히 작으므로 면적이 큰 방전용 TFT(21)가 1개 적어지므로써 방전 회로의 면적을 축소할 수 있는 이점도 있다.
제3도는 본 발명의 제2 실시예에 관한 액정 표시 장치의 방전 회로부 구성을 도시하는 회로도이다. 또, 제2도와 동일 부분에는 동일 부호를 달아서 그 상세한 설명은 생략한다.
본 실시예에 있어서의 방전 회로는 제2도에 있어서의 실시예의 제1 충전용 TFT(22)의 게이트 전극에 제3 충전용 TFT(24)가, 그리고 제2 충전용 TFT(23)의 게이트에 제4 충전용 TFT(25)가 접속되어 있다. 이들 TFT(24,25)도 TFT(22,23)와 동일하게 게이트와 소스가 공통 접속되고 있다.
어드레스선(3)에 정의 정전기에 의한 고전위가 발생되면, 우선 TFT(25)가 온 상태가 되고 TFT(23)의 게이트 전극에 정의 고전압이 인가된다. 이것에 의하여 TFT(23)도 온 상태가 되고 방전용의 TFT(21)의 게이트 전극에도 정의 고전압이 인가되어서, TFT(21)가 온 상태가 되어 어드레스선(3)의 정전기가 TFT(21)를 통하여 주변 단락 도선(10)으로 방전된다. 어드레스선(3)에 부의 정전기가 발생했을 경우에는 TFT(24), TFT(22)가 온상태가 되고, 방전용의 TFT(21)가 온상태가 되어 정전기의 방전이 실시된다.
본 실시예에서는 각 게이트 절연막에 인가되는 정전기에 의한 전압이 3개의 TFT에 의하여 분할되기 때문에 제2도의 실시예보다 작아져서, TFT가 파괴되는 비율은 대폭적으로 개선된다. 1개의 TFT나 파괴되어도 다른 2개의 TFT가 남아 있으므로 그 이후의 제조 공정중에서의 또다른 정전기 발생에 의한 TFT의 파괴에 대해서도 방전 효과를 유지할 수 있는 특징이 있다.
제4(a),(b)도는 본 발명의 제3실시예에 관한 액정표시 장치의 방전 회로부 구성을 도시하는 회로도이다. 또 제2도와 동일 부분에는 동일 부호를 부여하여 그 설명은 생략한다.
제4(a)도에 도시하는 본 실시예의 방전 회로는 제2도에 도시하는 방전 회로를 직렬로 접속한 것이다 즉 방전용 TFT(21) 및 충전용 TFT(22,23)로 구성되는 제1 방전 회로와 방전용 TFT(31) 및 충전용 TFT(32,33)로 구성되는 제2 방전 회로가 직렬로 접속된다.
제2도의 실시예에서는 방전용의 TFT(21)가 패턴 형성시 등에 있어서, 소스 드레인 전극간에 쇼트 불량이 발생했을 경우에는 어드레스선(3)이 단락선(10)에 쇼트하고 있으므로 정상적 동작이 불가능하고 선결함이 발생한다. 본 실시예는 이와같은 방전 회로를 설치했으므로 발생되는 쇼트 불량에 대한 용장 회로이고 TFT(21) 또는 TFT(31)의 어느 한쪽에 쇼트불량이 발생되어도 표시 결함이 발생되는 일이 없고 또 정전기를 방전할 수 있다.
제4(b)도에 도시하는 별도의 실시예에 있어서도 제4(a)도와 동일한 효과를 얻을 수 있다.
제5도는 본 발명의 제4실시예에 관한 액정 표지 장치에서의 방전 회로의 배치예를 도시하는 도면이다. 도면중의 O표(13,14)가 방전 회로에 상당되고 단락용 외주 도선(10)과 어드레스선(3) 및 데이타선(4) 사이에 배치된다. 방전회로(42a,42b,42c)는 단락용 외주 도선(10)과 대향 기판(2)의 컬러 필터상에 설치된 대향 투명 전극의 단자(44a,44b,44c)와의 사이에 설치되어 있다. 이들의 단자 (44a~44c)는 액정층의 한쪽의 전위(대향 전위)를 인가하기 위하여 설치되는 것이다.
어레이 기판(1)의 주변에는 도선(43a,43b,43c)을 통하여 대향 전극과 전기적으로 접속되는 전극 영역(41a,41b,41c)이 설치되어 있다. 이들의 단자는 어레이 기판(1)의 제조중에 핸드링할 필요가 있을 때는 우선 닿는 부분이고 핸드링시의 정전기를 용량이 큰 대향 기판(2)측에서 우선 방전함으로써 어레이 기판(1)상의 특정의 도선에 따른 TFT가 열화하는 것을 방지하는 데에 유효하다.
또, 본 발명은 상기한 각 실시예에 한정되지 아니한다. 예를들어 방전용 TFT의 게이트 전극의 전위를 제어하는 충전용 TFT(22,23) 대신 제6(a)도에 도시하는 것과 같이 저항 소자(61,62)를 사용해도 되고, 또 제6도(b)에 도시하는 것과 같이 용량 소자(63,64)를 사용할 수도 있다. 요컨대 방전용 TFT(21)를 1개로 구성함으로써 한정된 공간에 방전 효과가 높은 온저항을 갖는 작은 방전용 TFT를 실현할 수 있다. 이것은 제어용 TFT가 방전용 TFT의 1/10 정도 이하의 크기로도 충분한 기능을 수행할 수 있기 때문이다.
또 제3도에 도시하는 실시예와 같이 복수의 제어용 TFT를 설치할 경우에는 TFT(24,25)를 저항 소자 또는 용량 소자로 치환해도 좋다. 또, 방전용 TFT의 설계치는 통상의 동작시에 오동작하지 않는 저항치로 설정한다. 즉, 액정 표시 장치의 동작 상태에 있어서 어드레스선(3)이나 데이타선(4)을 구동하는 드라이버 IC의 출력 저항치보도 1 자리수 이상 큰 값이 되도록 설정한다.
또, 실시예에서는 단락용 외주 도선(10)을 대향 기판(2) 보다도 외측에 설치했으나 대향 기판(2)의 내측 영역에 대향하는 어레이 기판(1) 상에 설치하고 외부 기온에 직접 영향을 받지 않도록 설치하도록 하여 신뢰성을 향상시킬 수 있다.
또, 실시예에서는 액정 표시 장치를 예로들어 설명했으나 스위칭 소자로서 TFT를 사용하여 어드레스선과 데이타선을 구비한 각종의 표시 장치에 적용할 수 있다. 그 밖에 본 발명의 요지를 일탈하지 않는 범위로 여러가지 변형해서 실시할 수 있다.
이상의 상세한 설명과 같이 본 발명에 의하면 어드레스선 및 데이타선을 TFT를 사용한 방전 회로로 단락용 외주 도선에 접속하고 있으므로 제조 공정중에 발생하는 정전기를 방전할 수가 있고, 스위칭용 TFT의 열화를 방지할 수 있다.
또 방전용의 TFT는 1개로 충분하므로 종래의 복수개 설치하는 방식의 방전용 TFT에 비교해서 보다 낮은 방전 저항이나 보다 적은 설치면적으로 실현할 수 있고, 효과적인 방전을 할 수 있다.

Claims (17)

  1. 기판상의 보호될 박막 트랜지스터 주위에 형성된 도선과; 게이트 전극 및 상기 도선과 보호될 박막 트랜지스터에 접속된 배선 사이에 접속된 전류로를 갖는 방전용 박막 트랜지스터와; 상기 도선과 상기 배선간 전위차에 따라 상기 방전용 박막 트랜지스터의 게이트 전극을 충전하는 충전 수단을 포함하며, 상기 충전 수단은 상기 도선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 전류로 및 상기 도선에 접속된 게이트 전극을 갖는 제1 충전용 박막 트랜지스터와, 상기 배선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 전류로 및 상기 배선에 접속된 게이트 전극을 갖는 제2 충전용 박막 트랜지스터를 포함하는 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  2. 제1항에 있어서, 상기 충전 수단은, 상기 도선과 상기 제1 충전용 박막 트랜지스터의 게이트 전극 사이에 접속된 전류로 및 상기 도선에 접속된 게이트 전극을 갖는 제3 충전용 박막 트랜지스터와. 상기 배선과 상기 제2 충전용 박막 트랜지스터의 게이트 전극 사이에 접속된 전류로 및 상기 배선에 접속된 게이트 전극을 갖는 제4 충전용 박막 트랜지스터를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  3. 기판상의 보호될 박막 트랜지스터 주위에 형성된 도선과; 게이트 전극 및 상기 도선과 보호될 박막 트랜지스터에 접속된 배선 사이에 접속된 전류로를 갖는 방전용 박막 트랜지스터와; 상기 도선과 상기 배선간 전위차에 따라 상기 방전용 박막 트랜지스터의 게이트 전극을 충전하는 충전 수단을 포함하며, 상기 충전 수단은 상기 방전용 박막 트랜지스터의 게이트 전극과 상기 도선 사이에 접속된 제1 임피던스 소자와, 상기 배선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 제2 임피던스 소자를 포함하는 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  4. 제3항에 있어서. 상기 제1 및 제2 임피던스 소자는 저항성 소자인 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  5. 제3항에 있어서, 상기 제1 및 제2 임피던스 소자는 용량성 소자인 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  6. 기판상의 보호될 박막 트랜지스터 주위에 형성된 도선과; 게이트 전극 및 상기 도선과 보호될 박막 트랜지스터에 접속된 배선 사이에 접속된 전류로를 갖는 제1 방전용 박막 트랜지스터와; 게이트 전극 및 상기 도선과 상기 배선간에 형성되는 상기 제1 방전용 박막 트랜지스터의 전류로에 직렬 접속된 전류로를 갖는 제2 방전용 박막 트랜지스터와; 상기 도선과 상기 배선간 전위차에 따라 상기 제1 및 제2 방전용 박막 트랜지스터의 게이트 전극을 충전하는 충전 수단을 포함하는 것을 특징으로 하는 박막 트랜지스터 보호 회로.
  7. 어레이 기판과; 대향 기판과; 상기 어레이 기판과 대향 기판 사이에 협지된 액정셀을 포함하는데, 상기 대향 기판은 상기 화소 전극 어레이에 면하는 공통 전극을 포함하고, 상기 어레이 기판은 매트릭스상의 화소 전극과; 선택 신호를 각각 수신하는 제1 단자와; 화소 데이타 신호를 각각 수신하는 제2 단자와; 상기 화소 전극의 행을 따라 형성되어 상기 제1 단자에 접속된 제1 배선과; 상기 화소 전극의 열을 따라 형성되어 상기 제2 단자에 접속된 제2 배선과; 상기 제1 배선중 하나와 상기 제2 배선중 하나간의 교차점에 인접하여 각각 형성되고 상기 제1 배선중 하나에 접속된 게이트 전극 및 상기 제2 배선중 하나와 상기 화소 전극중 한 전극 사이에 접속된 전류로를 각각 갖는 구동용 박막 트랜지스터와; 상기 복수의 구동용 박막 트랜지스터 주위에 형성된 도선과; 상기 제1 배선과 상기 제2 배선의 적어도 한 세트에 접속되어 하나의 배선상의 정전하를 상기 도선에 각각 방전하는 복수의 방전 수단을 포함하며, 상기 방전 수단은, 상기 도선과 상기 하나의 배선 사이에 접속된 전류로를 갖는 방전용 박막 트랜지스터와; 상기 도선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 제1 임피던스 회로와; 상기 방전용 박막 트랜지스터의 게이트 전극과 상기 하나의 배선 사이에 접속된 제2 임피던스 회로를 각각 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 제1 임피던스 회로는 상기 도선에 접속된 게이트 전극 및 상기 도선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 전류로를 갖는 충전용 박막 트랜지스터를 포함하고, 상기 제2 임피던스 회로는 상기 하나의 배선에 접속된 게이트 전극 및 상기 방전용 박막 트랜지스터와 상기 하나의 배선 사이에 접속된 전류로를 갖는 충전용 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 상기 제1 임피던스 회로는 상기 도선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 저항성 소자를 포함하고, 상기 제2 임피던스 회로는 상기 방전용 박막 트랜지스터의 게이트 전극과 상기 하나의 배선 사이에 접속된 저항성 소자를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제7항에 있어서, 상기 제1 임피던스 회로는 상기 도선과 상기 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 용량성 소자를 포함하고, 상기 제2 임피던스 회로는 상기 방전용 박막 트랜지스터의 게이트 전극과 상기 하나의 배선 사이에 접속된 용량성 소자를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제8항에 있어서, 상기 제1 임피던스 회로는 상기 도선과 상기 충전용 박막 트랜지스터의 게이트 전극 사이에 접속된 임피던스 소자를 추가로 포함하고, 상기 제2 임피던스 회로는 상기 충전용 박막 트랜지스터의 게이트 전극과 상기 하나의 배선 사이에 접속된 임피던스 소자를 추가로 포함하는 것을 특징으로 하는 표시 장치.
  12. 제7항에 있어서, 상기 어레이 기판은 상기 도선에 접속된 제2 방전 수단을 추가로 포함하여 상기 도선의 정전하를 상기 대향 기판의 공통 전극에 접속된 또다른 도선에 방전하는 것을 특징으로 하는 표시 장치.
  13. 어레이 기판과; 대향 기판과; 상기 어레이 기판과 대향 기판 사이에 협지된 액정셀을 포함하는데, 상기 대향 기판은 상기 화소 전극 어레이에 면하는 공통 전극을 포함하고, 상기 어레이 기판은 매트릭스상의 화소 전극과; 선택 신호를 각각 수신하는 제1 단자와; 화소 데이타 신호를 각각 수신하는 제2 단자와; 상기 화소 전극의 행을 따라 형성되어 상기 제1 단자에 접속된 제1 배선과; 상기 화소 전극의 열을 따라 형성되어 상기 제2 단자에 접속된 제2 배선과; 상기 제1 배선중 하나와 상기 제2 배선중 하나 사이의 교차점에 인접하여 각각 형성되고 상기 제1 배선중 하나에 접속된 게이트 전극 및 상기 제2 배선중 하나와 상기 화소 전극중 한 전극 사이에 접속된 전류로를 각각 갖는 구동용 박막 트랜지스터와; 상기 복수의 구동용 박막 트랜지스터 주위에 형성된 도선과; 상기 제1 배선과 상기 제2 배선의 적어도 한 세트에 접속되어 한 배선상의 정전하를 상기 도선에 각각 방전하는 복수의 방전 수단을 포함하며, 상기 방전 수단은, 게이트 전극 및 일단에서 상기 도선에 접속된 전류로를 갖는 제1 방전용 박막 트랜지스터와; 상기 도선과 상기 제1 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 제1 임피던스 회로와; 상기 방전용 박막 트랜지스터의 게이트 전극과 전류로의 타단 사이에 접속된 제2 임피던스 회로와; 게이트 전극 및 상기 제1 방전용 박막 트랜지스터의 전류로의 타단과 상기 하나의 배선 사이에 접속된 전류로를 갖는 제2 방전용 박막 트랜지스터와; 상기 제2 방전용 박막 트랜지스터의 게이트 전극과 상기 제1 방전용 박막 트랜지스터의 전류로의 타단 사이에 접속된 제3 임피던스 회로와; 상기 제2 방전용 박막 트랜지스터의 게이트 전극과 상기 하나의 태선 사이에 접속된 제4 임피던스 회로를 각각 포함하는 것을 특징으로 하는 표시 장치.
  14. 어레이 기판과; 대향 기판과; 상기 어레이 기판과 대향 기판 사이에 협지된 액정셀을 포함하는데, 상기 대향 기판은 상기 화소 전극 어레이에 면하는 공통 전극을 포함하고, 상기 어레이 기판은, 매트릭스상의 화소 전극과; 선택 신호를 각각 수신하는 제1 단자와; 화소 데이타 신호를 각각 수신하는 제2 단자와; 상기 화소 전극의 행을 따라 형성되어 상기 제1 단자에 접속된 제1 배선과; 상기 화소 전극의 열을 따라 형성되어 상기제2 단자에 접속된 제2 배선과; 상기 제1 배선중 하나와 상기 제2 배선중 하나 사이의 교차점에 인접하여 각각 형성되고 상기 제1 배선중 하나에 접속된 게이트 전극 및 상기 제2 배선중 하나와 상기 화소 전극중 한 전극 사이에 접속된 전류로를 각각 갖는 구동용 박막 트랜지스터와; 상기 복수의 구동용 박막 트랜지스터 주위에 형성된 도선과; 상기 제1 배선과 상기 제2 배선의 적어도 한 세트에 접속되어 하나의 배선상의 정전하를 상기 도선에 각각 방전하는 복수의 방전 수단을 포함하며, 상기 방전 수단은, 게이트 전극 및 일단에서 상기 도선에 접속된 전류로를 갖는 제1 방전용 박막 트랜지스터와; 게이트 전극 및 제1 방전용 박막 트랜지스터의 전류로의 타단과 상기 하나의 배선 사이에 접속된 전류로를 갖는 제2 방전용 박막 트랜지스터와; 상기 도선과 상기 제1 및 제2 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 제1 임피던스 회로와; 상기 하나의 배선과 상기 제1 및 제2 방전용 박막 트랜지스터의 게이트 전극 사이에 접속된 제2 임피던스 회로를 각각 포함하는 것을 특징으로 하는 표시 장치.
  15. 제7항에 있어서, 상기 도선은 상기 어레이 기판의 외면을 따라 연장되는 것을 특징으로 하는 표시 장치.
  16. 제13항에 있어서, 상기 도선은 상기 어레이 기판의 외면을 따라 연장되는 것을 특징으로 하는 표시 장치.
  17. 제14항에 있어서, 상기 도선은 상기 어레이 기판의 외면을 따라 연장되는 것을 특징으로 하는 표시 장치.
KR1019940020203A 1993-08-18 1994-08-17 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치 KR0161050B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20390293A JP3290772B2 (ja) 1993-08-18 1993-08-18 表示装置
JP93-203902 1993-08-18

Publications (2)

Publication Number Publication Date
KR950006674A KR950006674A (ko) 1995-03-21
KR0161050B1 true KR0161050B1 (ko) 1999-03-20

Family

ID=16481606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020203A KR0161050B1 (ko) 1993-08-18 1994-08-17 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치

Country Status (3)

Country Link
US (1) US5606340A (ko)
JP (1) JP3290772B2 (ko)
KR (1) KR0161050B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134919B1 (ko) * 1995-02-11 1998-04-25 김광호 티에프티 액정표시장치 구동회로
CN1145839C (zh) * 1995-10-03 2004-04-14 精工爱普生株式会社 薄膜元件的制造方法
JP2776348B2 (ja) * 1995-11-29 1998-07-16 日本電気株式会社 液晶表示素子
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US5946057A (en) * 1997-05-28 1999-08-31 Nec Corporation Liquid crystal display having electrostatic discharge damage prevention
JP5043072B2 (ja) * 1997-10-14 2012-10-10 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3111944B2 (ja) * 1997-10-20 2000-11-27 日本電気株式会社 アクティブマトリクス液晶表示装置
KR100612988B1 (ko) * 1998-10-13 2006-11-10 삼성전자주식회사 액정표시장치 패널용 정전기 보호회로
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
TW457690B (en) 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
KR100654774B1 (ko) * 2000-04-07 2006-12-08 엘지.필립스 엘시디 주식회사 엑스레이 디텍터 및 그 제조방법
JP2001318644A (ja) * 2000-05-08 2001-11-16 Toshiba Electronic Engineering Corp 平面表示パネル
JP3594131B2 (ja) * 2000-07-28 2004-11-24 シャープ株式会社 画像表示装置
KR100658526B1 (ko) * 2000-08-08 2006-12-15 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치
JP4640916B2 (ja) * 2004-02-23 2011-03-02 シャープ株式会社 表示装置用基板、液晶表示パネル及び液晶表示装置並びにリペア用配線の欠陥検査方法
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
KR100685425B1 (ko) 2004-11-24 2007-02-22 삼성에스디아이 주식회사 액정 표시 장치
TWI271847B (en) * 2004-12-08 2007-01-21 Au Optronics Corp Electrostatic discharge protection circuit and method of electrostatic discharge protection
CN100383852C (zh) * 2004-12-14 2008-04-23 友达光电股份有限公司 静电放电保护电路及其静电放电保护方法
CN101305412B (zh) * 2005-11-10 2013-04-10 夏普株式会社 显示装置以及具有该显示装置的电子设备
TWI352963B (en) * 2006-11-08 2011-11-21 Chunghwa Picture Tubes Ltd Active device array substrate having electrostatic
TWI347479B (en) * 2006-12-19 2011-08-21 Prime View Int Co Ltd Electronic ink display device and active device array substrate
TWI358872B (en) * 2008-01-09 2012-02-21 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
TWI453517B (zh) * 2008-08-26 2014-09-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置之畫素陣列基板
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2011142146A1 (ja) * 2010-05-14 2011-11-17 シャープ株式会社 配線構造、表示パネルおよび表示装置
CN103515941B (zh) * 2012-06-21 2015-12-02 京东方科技集团股份有限公司 静电放电保护电路、阵列基板和显示装置
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2014186200A (ja) * 2013-03-25 2014-10-02 Seiko Epson Corp 電気光学装置、及び電子機器
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN105974704A (zh) * 2016-07-22 2016-09-28 京东方科技集团股份有限公司 像素结构及其驱动方法、显示基板和显示面板
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN207517281U (zh) * 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN111564460B (zh) * 2019-02-13 2024-03-19 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的光电转换拍摄面板
KR20200136546A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143368A (ja) * 1983-02-03 1984-08-16 Seiko Epson Corp 半導体装置
JPS63220289A (ja) * 1987-03-10 1988-09-13 日本電気株式会社 薄膜トランジスタアレイ
JPH02137366A (ja) * 1988-11-18 1990-05-25 Nec Corp ダイオード型アクティブマトリクス基板
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
US5270565A (en) * 1989-05-12 1993-12-14 Western Digital Corporation Electro-static discharge protection circuit with bimodal resistance characteristics
JPH0734476B2 (ja) * 1989-10-23 1995-04-12 三菱電機株式会社 半導体集積回路
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US5086365A (en) * 1990-05-08 1992-02-04 Integrated Device Technology, Inc. Electostatic discharge protection circuit
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
JPH0527263A (ja) * 1991-07-22 1993-02-05 Toshiba Corp 液晶表示装置
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices
DE69319760T2 (de) * 1992-02-21 1999-02-11 Toshiba Kawasaki Kk Flüssigkristallanzeigevorrichtung

Also Published As

Publication number Publication date
JP3290772B2 (ja) 2002-06-10
US5606340A (en) 1997-02-25
KR950006674A (ko) 1995-03-21
JPH0756191A (ja) 1995-03-03

Similar Documents

Publication Publication Date Title
KR0161050B1 (ko) 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치
US5220443A (en) Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
KR100235133B1 (ko) 반도체장치
US5926234A (en) Liquid crystal display device
KR0160062B1 (ko) 플랫패널 표시장치용 어레이기판
KR0145342B1 (ko) 액정표시장치
US6411348B2 (en) Active matrix substrate and producing method of the same
EP0629895B1 (en) Liquid crystal display device
EP0075651B1 (en) Flat panel display devices
US11562997B2 (en) Electrostatic protection circuit, array substrate and display apparatus
CN101135820A (zh) 一种tft lcd面板静电放电保护电路
KR20010111012A (ko) 반도체장치의 서지보호회로
JP3111944B2 (ja) アクティブマトリクス液晶表示装置
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
JP3459560B2 (ja) 半導体装置及び表示装置
CN109031829B (zh) 防静电结构以及显示装置
JPH07191301A (ja) 表示装置及び表示装置の駆動方法
JPH09265110A (ja) アクティブマトリックスパネル
US5715025A (en) Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
CN111443541B (zh) 一种放电防护电路及显示面板
JPH09146112A (ja) 液晶表示素子
US6940480B2 (en) Pixel structure
JP2005115049A (ja) アクティブマトリクス基板
JP2003043523A (ja) 薄膜トランジスタパネル
JPH08262485A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee