CN105974704A - 像素结构及其驱动方法、显示基板和显示面板 - Google Patents

像素结构及其驱动方法、显示基板和显示面板 Download PDF

Info

Publication number
CN105974704A
CN105974704A CN201610586737.5A CN201610586737A CN105974704A CN 105974704 A CN105974704 A CN 105974704A CN 201610586737 A CN201610586737 A CN 201610586737A CN 105974704 A CN105974704 A CN 105974704A
Authority
CN
China
Prior art keywords
film transistor
thin film
pixel electrode
line
grid line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610586737.5A
Other languages
English (en)
Inventor
马俊才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610586737.5A priority Critical patent/CN105974704A/zh
Publication of CN105974704A publication Critical patent/CN105974704A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

本发明公开了一种像素结构及其驱动方法、显示基板和显示面板。该像素结构包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一行栅线、上一行放电线和像素电极；第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。本发明提高了像素电极的充放电效率。

Description

像素结构及其驱动方法、显示基板和显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种像素结构及其驱动方法、显示基板和显示面板。
背景技术
随着显示技术的发展，薄膜晶体管液晶显示器(Thin FilmTransistor-Liquid crystal display，简称：TFT-LCD)的应用越来越广泛。该TFT-LCD可包括相对设置的彩膜基板和阵列基板，彩膜基板和阵列基板之间设置有液晶，其中，阵列基板可包括多条栅线和多条数据线，多条栅线和多条数据线限定出多个像素单元，每个像素单元可包括一个薄膜晶体管和与该薄膜晶体管连接的像素电极，该薄膜晶体管还与栅线和数据线连接。
当显示当前帧画面时，依次在每行栅线上加载栅极信号。某一行栅线上加载栅极信号时，该行栅线连接的薄膜晶体管在栅极信号的控制下开启，数据线通过开启的薄膜晶体管对像素电极充电。
由于在上一帧画面显示时，像素电极已经充满了电荷，因此当前帧画面显示时在某一行栅线上加载栅极信号之后需要首先通过开启的薄膜晶体管对像素电极进行放电，而后才能通过该开启的薄膜晶体管对像素电极充电，增大了像素电极完成充电的时间，从而降低了像素电极的充放电效率。
发明内容
本发明提供一种像素结构及其驱动方法、显示基板和显示面板，用于提高像素电极的充放电效率。
为实现上述目的，本发明提供了一种像素结构，包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一行栅线、上一行放电线和像素电极；
第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
可选地，所述第二薄膜晶体管的栅极连接至上一行栅线，所述第二薄膜晶体管的源极连接至像素电极，所述第二薄膜晶体管的漏极连接至上一行放电线。
可选地，所述第二薄膜晶体管的源极的上方设置第一过孔，所述像素电极位于第一过孔中以实现与第二薄膜晶体管的源极连接。
可选地，还包括：连接图形；
所述第二薄膜晶体管的漏极的上方设置第二过孔，所述上一行栅线对应的上一行放电线的上方设置有第三过孔，连接图形位于第二过孔和第三过孔中以实现将所述第二薄膜晶体管的漏极和放电线连接。
可选地，所述连接图形和所述像素电极同层设置。
可选地，所述放电线与所述栅线同层设置。
可选地，所述放电线为与所述栅线对应的公共电极线。
为实现上述目的，本发明提供了一种显示基板，包括：衬底基板和位于衬底基板上的栅线、数据线、放电线和上述像素结构。
为实现上述目的，本发明提供了一种显示面板，包括：相对设置的对置基板和上述显示基板。
为实现上述目的，本发明提供了一种像素结构的驱动方法，所述像素结构包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第二薄膜晶体管连接至上一行栅线、放电线和像素电极；
第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
本发明具有以下有益效果：
本发明提供的像素结构及其驱动方法、显示基板和显示面板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本发明中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。
附图说明
图1为本发明实施例一提供的一种像素结构的结构示意图；
图2为图1中第二薄膜晶体管的剖面图；
图3为本发明实施例四提供的一种像素结构的驱动方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的像素结构及其驱动方法、显示基板和显示面板进行详细描述。
图1为本发明实施例一提供的一种像素结构的结构示意图，如图1所示，该像素结构包括：第一薄膜晶体管T1、第二薄膜晶体管T2和像素电极1，第一薄膜晶体管T1连接至当前行栅线Gi、当前列数据线Di和像素电极1，第二薄膜晶体管T2连接至上一行栅线Gi-1、上一行放电线Ci-1和像素电极1。第二薄膜晶体管T2用于在上一行栅线Gi-1的控制下开启，以供像素电极1通过开启的第二薄膜晶体管T2向上一行放电线Ci-1进行放电；第一薄膜晶体管T1用于在当前行栅线Gi的控制下开启，以供当前列数据线Di通过开启的第一薄膜晶体管T1对像素电极1进行充电。
本实施例中，多行栅线之间平行设置，图1中以平行设置的当前行栅线Gi和上一行栅线Gi-1为例进行描述；多列数据线之间平行设置，图1中以平行设置的当前列数据线Di和上一列数据线Di-1为例进行描述。栅线和数据线之间交叉设置。
本实施例中，放电线与栅线同层设置。优选地，放电线和栅线之间一一对应，且放电线和对应的栅线之间平行设置。例如：如图1所示，上一行放电线Ci-1和上一行栅线Gi-1对应设置，当前行放电线Ci和当前行栅线Gi对应设置。
图2为图1中第二薄膜晶体管的剖面图，如图2所示，第一薄膜晶体管T2包括栅极21、有源层22、源极23和漏极24。栅极21位于衬底基板2(图1中未具体画出)之上，本实施例中，栅极21与上一行栅线Gi-1连接且一体成型，即栅极21与上一行栅线Gi-1之间连续设置。栅极11与上一行栅线Gi-1同层设置。由于上一行栅线Gi-1和上一行放电线Ci-1同层设置，因此栅极21和上一行放电线Ci-1同层设置，上一行放电线Ci-1位于衬底基板2之上。栅极21和上一行放电线Ci-1之上设置有栅绝缘层3，栅绝缘层3覆盖整个衬底基板2。有源层22位于栅绝缘层3之上，且位于栅极21的上方。源极23位于有源层3之上，漏极24位于有源层3之上。源极23和漏极24之上设置有保护层4，保护层4覆盖整个衬底基板2。第二薄膜晶体管T2的栅极21连接至上一行栅线Gi-1，第二薄膜晶体管T2的源极23连接至像素电极1，第二薄膜晶体管T2的漏极24连接至上一行放电线Ci-1。第二薄膜晶体管T2的源极23的上方设置第一过孔5，像素电极1位于第一过孔5中以实现与第二薄膜晶体管T2的源极23连接，其中，第一过孔5可位于保护层4中。像素结构还包括连接图形6，第二薄膜晶体管T2的漏极24的上方设置第二过孔7，上一行栅线Gi-1对应的上一行放电线Ci-1的上方设置有第三过孔8，连接图形6位于第二过孔7和第三过孔8中以实现将第二薄膜晶体管T2的漏极24和放电线Ci-1连接，其中，第二过孔7位于保护层4中，第三过孔8位于保护层4和栅绝缘层3中。优选地，连接图形6和像素电极1同层设置。
本实施例中，放电线为与栅线对应的公共电极线。例如：如图1所示，上一行放电线Ci-1为与上一行栅线Gi-1对应的上一行公共电极线，当前行放电线Ci为与当前行栅线Gi对应的当前行公共电极线。本实施例中放电线采用与栅线对应的公共电极，无需再单独走线，从而简化了像素结构的图案设计。
如图1所示，第一薄膜晶体管T1包括栅极11、有源层12、源极13和漏极。栅极11位于衬底基板之上，本实施例中，栅极11与当前行栅线Gi连接且一体成型，即栅线11与当前行栅线Gi之间连续设置，栅极11与当前行栅线Gi同层设置。有源层12位于栅极11的上方，源极13位于有源层12之上，源极13连接至当前列数据线Di，本实施例中，源极13与当前列数据线Di一体成型，即源极13与当前列数据线Di之间连续设置。漏极位于有源层3之上，且漏极与像素电极1连接，由于漏极位于像素电极1之下，因此图1中未示出。源极13和漏极均与当前列数据线Di同层设置。栅绝缘层3位于栅极11之上，有源层12位于栅绝缘层3之上，保护层4位于源极13和漏极之上。第一薄膜晶体管T1的漏极连接至像素电极1，第一薄膜晶体管T1的漏极上方的保护层4中设置有第四过孔9，像素电极1位于第四过孔9中以实现与像素电极1连接。
本实施例中，第N帧画面显示时，像素电极1上充满电荷。第N+1帧显示开始时，上一行栅线Gi-1上加载第N+1帧栅极信号时，第二薄膜晶体管T2开启；由于在第N帧画面显示时像素电极1上充满电荷，此时像素电极1的电压高于上一行栅线Gi-1对应的上一行放电线Ci-1的电压，因此像素电极1通过开启的第二薄膜晶体管T2将第N帧画面显示时充入的电荷释放到上一行放电线Ci-1；当前行栅线Gi上加载第N+1帧栅极信号时，第一薄膜晶体管T1开启；由于像素电极1上的电荷已经被释放，此时当前列数据线Di上加载的数据信号的电压高于像素电极1的电压，因此数据线Di通过开启的第一薄膜晶体管T1向像素电极1充电以使像素电极1上的电荷达到所需的电荷量。从上述内容可知，由于像素电极1上的电荷在上一行栅线Gi-1扫描时提前被释放，因此当前行栅线Gi-1扫描时可直接对像素电极1进行充电，实现了对像素电极1的快速充电，缩短了像素电极1上的电荷达到所需电荷量的时间(即：缩短了像素电极完成充电的时间)，从而提高了像素电极的充放电效率。
本实施例提供的像素结构的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。
本发明实施二提供了一种显示基板，该显示基板包括：衬底基板和位于衬底基板上的栅线、数据线、放电线和像素结构，其中，像素结构可采用上述实施例一提供的像素结构，具体描述可参见上述实施例一，此处不再重复描述。
本实施例中，显示基板可以为阵列基板，优选地，该显示基板可以为高级超维场转换技术(Advanced Super Dimension Switch，简称：ADS)阵列基板。
本实施例提供的显示基板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。
本发明实施例三提供了一种显示面板，该显示面板包括：相对设置的对置基板和显示基板。
本实施例中，对置基板和显示基板之间设置有液晶。
本实施例中，显示基板为阵列基板，对置基板为彩膜基板。优选地，显示基板为ADS阵列基板。
本实施例中，显示基板可采用上述实施例二提供的显示基板，此处不再重复描述。
本实施例提供的显示面板的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。本实施例中，缩短了像素电极完成充电的时间，从而缩短了液晶被拉到所需角度的时间，进而提高了显示面板的响应速率。
本发明实施例四提供了一种像素结构的驱动方法，其中，像素结构包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第二薄膜晶体管连接至上一行栅线、放电线和像素电极。
图3为本发明实施例四提供的一种像素结构的驱动方法的流程图，如图3所示，该方法包括：
步骤101、第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电。
步骤102、第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
本实施例提供的像素结构的驱动方法的技术方案中，第二薄膜晶体管在上一行栅线的控制下开启以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电，第一薄膜晶体管在当前行栅线的控制下开启以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电，本实施例中，由于像素电极在上一行栅线扫描时提前完成放电过程，因此在当前行栅线扫描时可直接对像素电极进行充电，缩短了像素电极完成充电的时间，从而提高了像素电极的充放电效率。进而提高了像素电极的响应速率。本实施例中，像素电极在上一行栅线扫描时提前完成放电过程，打断了像素电极上电荷的累积效应，从而改善了画面残像和画面闪烁。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种像素结构，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前列数据线和像素电极，第二薄膜晶体管连接至上一行栅线、上一行放电线和像素电极；
第二薄膜晶体管用于在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
第一薄膜晶体管用于在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
2.根据权利要求1所述的像素结构，其特征在于，所述第二薄膜晶体管的栅极连接至上一行栅线，所述第二薄膜晶体管的源极连接至像素电极，所述第二薄膜晶体管的漏极连接至上一行放电线。
3.根据权利要求2所述的像素结构，其特征在于，所述第二薄膜晶体管的源极的上方设置第一过孔，所述像素电极位于第一过孔中以实现与第二薄膜晶体管的源极连接。
4.根据权利要求2所述的像素结构，其特征在于，还包括：连接图形；
所述第二薄膜晶体管的漏极的上方设置第二过孔，所述上一行栅线对应的上一行放电线的上方设置有第三过孔，连接图形位于第二过孔和第三过孔中以实现将所述第二薄膜晶体管的漏极和放电线连接。
5.根据权利要求4所述的像素结构，其特征在于，所述连接图形和所述像素电极同层设置。
6.根据权利要求1所述的像素结构，其特征在于，所述放电线与所述栅线同层设置。
7.根据权利要求1至6任一所述的像素结构，其特征在于，所述放电线为与所述栅线对应的公共电极线。
8.一种显示基板，其特征在于，包括：衬底基板和位于衬底基板上的栅线、数据线、放电线和像素结构，所述像素结构采用上述权利要求1至7任一所述的像素结构。
9.一种显示面板，其特征在于，包括：相对设置的对置基板和上述权利要求1至8任一所述的显示基板。
10.一种像素结构的驱动方法，其特征在于，所述像素结构包括：第一薄膜晶体管、第二薄膜晶体管和像素电极，第一薄膜晶体管连接至当前行栅线、当前行数据线和像素电极，第二薄膜晶体管连接至上一行栅线、放电线和像素电极；
第二薄膜晶体管在上一行栅线的控制下开启，以供像素电极通过开启的第二薄膜晶体管向所述上一行放电线进行放电；
第一薄膜晶体管在当前行栅线的控制下开启，以供当前列数据线通过开启的第一薄膜晶体管对像素电极进行充电。
CN201610586737.5A 2016-07-22 2016-07-22 像素结构及其驱动方法、显示基板和显示面板 Pending CN105974704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610586737.5A CN105974704A (zh) 2016-07-22 2016-07-22 像素结构及其驱动方法、显示基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610586737.5A CN105974704A (zh) 2016-07-22 2016-07-22 像素结构及其驱动方法、显示基板和显示面板

Publications (1)

Publication Number Publication Date
CN105974704A true CN105974704A (zh) 2016-09-28

Family

ID=56951982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610586737.5A Pending CN105974704A (zh) 2016-07-22 2016-07-22 像素结构及其驱动方法、显示基板和显示面板

Country Status (1)

Country Link
CN (1) CN105974704A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019127665A1 (zh) * 2017-12-29 2019-07-04 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756191A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 表示装置
US6387737B1 (en) * 2000-03-08 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002196305A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置
CN1928681A (zh) * 2005-09-05 2007-03-14 中华映管股份有限公司 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法
CN101493622A (zh) * 2009-02-27 2009-07-29 福建华映显示科技有限公司 画素数组基板
CN101995708A (zh) * 2009-08-19 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995714A (zh) * 2009-08-28 2011-03-30 北京京东方光电科技有限公司 阵列基板及其制造方法
CN202929336U (zh) * 2012-12-06 2013-05-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756191A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 表示装置
US6387737B1 (en) * 2000-03-08 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002196305A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置
CN1928681A (zh) * 2005-09-05 2007-03-14 中华映管股份有限公司 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法
CN101493622A (zh) * 2009-02-27 2009-07-29 福建华映显示科技有限公司 画素数组基板
CN101995708A (zh) * 2009-08-19 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995714A (zh) * 2009-08-28 2011-03-30 北京京东方光电科技有限公司 阵列基板及其制造方法
CN202929336U (zh) * 2012-12-06 2013-05-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019127665A1 (zh) * 2017-12-29 2019-07-04 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US11573467B2 (en) 2019-01-14 2023-02-07 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
US11914253B2 (en) 2019-01-14 2024-02-27 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Similar Documents

Publication Publication Date Title
CN105741735B (zh) 数据控制电路和包含该数据控制电路的平板显示装置
CN104536229B (zh) 一种阵列基板及显示面板
CN101149895B (zh) 显示装置操作方法和显示面板驱动器
US11693284B2 (en) Display panel and method of repairing the same
CN105632383B (zh) 一种测试电路、测试方法、显示面板及显示装置
CN103777423B (zh) 液晶面板及其像素结构
CN104698637A (zh) 阵列基板、测试方法、显示面板及显示装置
US20080218652A1 (en) Liquid crystal display device
CN104900181A (zh) 一种阵列基板及其驱动方法和显示装置
US10062347B2 (en) Display apparatus and method for driving the same
CN105448265B (zh) 一种修复单元及其修复方法、栅极驱动电路、显示装置
CN103698953A (zh) 一种阵列基板、显示面板和显示装置
CN105096888A (zh) 阵列基板、显示面板及其驱动方法
CN105093602B (zh) 一种液晶显示面板及其驱动方法
CN106782407B (zh) 一种显示面板的驱动方法及显示面板
US20150187292A1 (en) Thin film transistor array panel and display device
CN104536224A (zh) 薄膜晶体管阵列基板及显示面板
US20100259519A1 (en) Subpixel structure and liquid crystal display panel
CN107358922A (zh) 液晶显示设备及其驱动方法
CN104464680A (zh) 一种阵列基板和显示装置
CN105974704A (zh) 像素结构及其驱动方法、显示基板和显示面板
CN106647084A (zh) 一种阵列基板及显示面板
CN103345091A (zh) 显示面板及其驱动方法、显示装置
CN103091920B (zh) 一种阵列基板及其驱动方法、显示装置
CN103199513A (zh) 静电保护电路、显示装置和静电保护方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928