CN100383852C - 静电放电保护电路及其静电放电保护方法 - Google Patents

Abstract

一种静电放电保护电路及其静电放电保护方法，用于液晶显示器。静电放电保护电路包括第一薄膜晶体管、第二薄膜晶体管、第一二极管与第二二极管。液晶显示器具有讯号线与共同电极。静电放电保护方法包括下列步骤。当第一静电电荷产生于讯号在线时，第一静电电荷所对应的电压使第一二极管导通，使得第一静电电荷经由第一薄膜晶体管放电至共同电极。当第二静电电荷产生于共同电极上时，第二静电电荷所对应的电压使第二二极管导通，使得第二静电电荷经由第二薄膜晶体管放电至讯号线。

Description

静电放电保护电路及其静电放电保护方法

技术领域

本发明涉及一种静电放电保护电路，特别是涉及一种利用静电电荷所对应的电压以将晶体管导通，以使静电电荷经由晶体管迅速排除。

背景技术

已知的静电放电(Electrostatic Discharge)是一种静电累积，在不同物体间静电荷转移的一种现象。静电放电发生时的时间很短，为奈秒(nano-second)等级，而且在如此短的时间内会产生很大的电流，通常会高到数安培(amper)，这样高的电流一旦流经半导体集成电路，通常会使其损坏。

因此在半导体电路中，电源线间的静电放电保护电路，必须在产生高压静电时，提供可以放电的路径，使半导体集成电路不会被损毁。而传统的液晶显示器便在每条扫描线(gate line)与共同电极间及每条数据线(dataline)与共同电极间各具有静电放电保护电路，以保护每个像素的晶体管不会被高压静电损毁。请参照图1，其示出了传统液晶显示器中的静电放电保护电路的电路图。静电放电保护电路100耦接于扫描线(gate line)与共同电极(Vcom)间，其是由6个二极管(diode)所组成，分别是D(1)～D(6)。并藉由二极管D(1)～D(3)形成第一条放电路径R1及二极管D(4)～D(6)形成第二条放电路径R2。当扫描线产生静电时，便可藉由放电路径R 1将静电电流放电至共同电极上，或者当共同电极产生静电时，藉由放电路径R2将静电电流放电至扫描在线。

但此种静电放电保护电路100的设计中，二极管D(1)～D(6)皆由低温多晶硅工艺来实现，其通道(channel width)所占的面积太大，使其整个静电放电保护电路100的电路布局(layout)的面积增加。如此，便会增加液晶显示面板的面积，使得液晶显示面板无法缩小。且传统静电放电保护电路100对于较高电压的静电，其放电速度亦不够快，造成对像素电路的保护效果不够理想。

发明内容

有鉴于此，本发明的目的是提供一种静电放电保护电路及其静电放电保护方法，静电放电保护电路具有电路布局面积小与高压静电下放电率较传统的更高的优点。

根据本发明的目的，提出一种静电放电保护电路，其用于液晶显示器。液晶显示器具有讯号线与共同电极。静电放电保护电路包括第一薄膜晶体管、第一二极管、第二薄膜晶体管与第二二极管。第一薄膜晶体管的漏极/源极与源极/漏极分别耦接至讯号线与共同电极。第一二极管的负端耦接至第一晶体管的栅极，第一二极管的正端耦接至讯号线。第二薄膜晶体管的漏极/源极与源极/漏极系分别耦接至讯号线与共同电极。第二二极管的负端耦接至第二晶体管的栅极，第二二极管的正端耦接至共同电极。

其中，当第一静电电荷产生于讯号在线时，第一静电电荷所对应的电压使第一二极管导通，并进一步开启第一薄膜晶体管，使得第一静电电荷可经由第一薄膜晶体管放电至共同电极。而当第二静电电荷产生于共同电极上时，第二静电电荷所对应的电压使第二二极管导通，并进一步开启第二薄膜晶体管，使得第二静电电荷可经由第二薄膜晶体管放电至讯号线。

根据本发明的另一目的，提出一种静电放电保护方法，用于液晶显示器的讯号线与共同电极间，静电放电保护方法包括下列步骤：

1.提供静电放电保护电路，其包括第一薄膜晶体管、第二薄膜晶体管、第一二极管与第二二极管。

2.当发生第一静电荷于讯号在线时，第一静电荷所对应的电压系导通第一二极管并且接着开启第一薄膜晶体管。

3.第一静电荷系经由第一薄膜体放电至共同电极。

4.当发生第二静电荷于共同电极上时，第二静电荷所对应的电压导通第二二极管并接着开启第二薄膜晶体管。

5.第二静电荷系经由第二薄膜体放电至讯号线；

其中，第一薄膜晶体管的漏极/源极与源极/漏极分别耦接至讯号线与共同电极。第一二极管的负端耦接至第一晶体管的栅极，第一二极管的正端耦接至讯号线。第二薄膜晶体管的漏极/源极与源极/漏极分别耦接至讯号线与共同电极。第二二极管的负端耦接至第二晶体管的栅极，第二二极管的正端耦接至共同电极。

为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1为传统液晶显示器中的静电放电保护电路的电路图。

图2为应用本发明的静电放电保护电路的一种液晶显示器的方块图。

图3为依照本发明一较佳实施例的静电放电保护电路的电路图。

图4为AIMspice仿真的电路特性图。

附图标号说明

100、206：静电放电保护电路

202：共同电极

204：像素阵列

208：数据线

210：扫描线

Q1、Q2：薄膜晶体管

D1’、D2’、D(1)、D(2)、D(3)、D(4)、D(5)、D(6)：二极管

具体实施方式

请参照图2，其示出了应用本发明的静电放电保护电路的一种液晶显示器的方块图。液晶显示器200包括讯号线、共同电极202、像素阵列204与多个静电放电保护电路206(1)～206(4)。每个静电放电保护电路206(1)～206(4)均包括第一薄膜晶体管Q1、第二薄膜晶体管Q2、第一二极管D1’与第二二极管D2’(Q1、Q2、D1’、D2’未绘于图2中)，第一薄膜晶体管Q1的漏极/源极与源极/漏极分别耦接至讯号线与共同电极202，而第二薄膜晶体管Q2的漏极/源极与源极/漏极分别耦接至讯号线与共同电极202。第一二极管D1’的负端耦接至第一薄膜晶体管Q1的栅极，其正端系耦接至讯号线。第二二极管D2’的负端耦接至第二薄膜晶体管Q2的栅极，其正端系耦接至共同电极202。讯号线包括多条数据线(data lines)208(1)～208(2)与多条扫瞄线(scan lines)210(1)～210(2)。静电放电保护电路206(1)～206(4)分别耦接于每条扫描线210(1)～210(2)与共同电极202间，及每条数据线208(1)～208(2)与共同电极202间。

请参照图3，其为依照本发明一较佳实施例的静电放电保护电路的电路图。以静电放电保护电路206(1)为例说明。静电放电保护电路206(1)同样地包括第一薄膜晶体管Q1、第二薄膜晶体管Q2、第一二极管D1’与第二二极管D2’。第一薄膜晶体管Q1与第二薄膜晶体管Q2较佳地例如为NMOS。所以，第一薄膜晶体管Q1的源极S1耦接至扫描线210(1)，第一薄膜晶体管Q1的漏极D1耦接至共同电极202。二极管D1’的负端耦接至第一薄膜晶体管Q1的栅极G1，其正端耦接至扫描线210(1)。第二薄膜晶体管Q2的源极S2耦接至共同电极202，第二薄膜晶体管Q2的漏极D2耦接至扫描线210(1)。二极管D2’的负端耦接至第二薄膜晶体管Q2的栅极G2，其正端耦接至共同电极202。此外，第一薄膜晶体管Q1与第二薄膜晶体管Q2亦可以为PMOS，其连接方式只是将原本N型薄膜晶体管Q1、Q2的源极D1、D2与漏极S1、S2互换即可。

当扫描线210(1)产生静电电荷时，静电放电保护电路206(1)将静电电荷经由第一薄膜晶体管Q1对共同电极202放电。当共同电极202产生静电电荷时，静电放电保护电路206(1)将静电电荷经由第二薄膜晶体管Q2对扫描线210(1)放电。也就是说，当扫描线210(1)产生高压的静电电荷时，静电电荷所对应的电压使二极管D1’导通并接着开启第一薄膜晶体管Q1，使得静电电荷经由第一薄膜晶体管Q1放电至共同电极202，如图3标示的放电路径R1’。同样地，当共同电极202产生高压的静电电荷时，静电电荷所对应的电压使二极管D2’导通并接着开启第二薄膜晶体管Q2，使得静电电荷经由第二薄膜晶体管Q2放电至扫描线210(1)，如图3标示的放电路径R2’。

藉由静电放电保护电路206的电路结构本实施例可以大幅减少电路的电路布局(layout)所需的面积。传统的静电放电保护电路是由6个二极管(diode)所组成，其通道大小(channel width)W约为140～152um。而静电放电保护电路206中的晶体管Q1、Q2与二极管D1’、D2’皆以低温多晶硅薄膜晶体管来实现，其通道大小只需要约10～12um即可。故在同样信道长度L与扫描线宽度下，传统的低温多晶硅薄膜晶体管的W/L比约为140/9，而本实施例的低温多晶硅薄膜晶体管的W/L比约为12/9。如此，传统的电路布局面积需要269um×188um，而本实施例的静电放电保护电路206(1)只需159.5um×148um，面积更小了26966um²，约减少0.46倍。

而在静电防护效应上，本实施例的静电放电保护电路206亦比传统静电放电保护电路更好。请参照图4，其为AIMspice仿真的电路特性图，横轴代表扫描线210上的静电电压，以伏特(voltage)V为单位，纵轴代表电流，以安培A为单位。曲线A为传统静电放电保护电路的静电电压与电流的关系曲线。曲线B为静电放电保护电路206的静电电压与电流的关系曲线。从图4可知，静电放电保护电路206在静电电压约为350伏特(V)以下时，几乎与传统静电放电保护电路效果一样，但超过350伏特(V)时，流过静电放电保护电路206的静电电流将明显比传统静电放电保护电路的静电电流来得大，代表静电放电保护电路206随着静电电压增加，其排除静电电荷的速度更快。故，相较于传统技术，本实施例的排除静电的速度比传统技术的作法更快。如此将更能保护像素电路不会被高压静电所损坏。

本发明上述实施例所披露的静电放电保护电路及其静电放电保护方法，藉由四个薄膜晶体管来实现静电放电保护电路中的二极管与晶体管。且此静电放电保护电路的电路结构不但可以减少电路布局(layout)面积，静电防护的效果更比传统技术较佳。

综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (10)

1.一种静电放电保护电路，用于液晶显示器，该液晶显示器具有讯号线与共同电极，该静电放电保护电路包括：

第一薄膜晶体管，该第一薄膜晶体管的漏极/源极与源极/漏极分别耦接至该讯号线与该共同电极；

第一二极管，该第一二极管的负端耦接至该第一薄膜晶体管的栅极，该第一二极管的正端耦接至该讯号线；

第二薄膜晶体管，该第二薄膜晶体管的漏极/源极与源极/漏极分别耦接至该讯号线与该共同电极；以及

第二二极管，该第二二极管的负端耦接至该第二薄膜晶体管的栅极，该第二二极管的正端耦接至该共同电极；

其中，当第一静电电荷产生于该讯号线时，该第一静电电荷所对应的电压使该第一二极管导通，使得该第一静电电荷经由该第一薄膜晶体管放电至该共同电极；

其中，当第二静电电荷产生于该共同电极上时，该第二静电电荷所对应的电压使该第二二极管导通，使得该第二静电电荷经由该第二薄膜晶体管放电至该讯号线。

2.如权利要求1所述的保护电路，其中该第一二极管为薄膜晶体管。

3.如权利要求1所述的保护电路，其中该第二二极管为薄膜晶体管。

4.如权利要求1所述的保护电路，其中当该第一薄膜晶体管为P型薄膜晶体管时，其源极耦接至该共同电极，则其漏极耦接至该讯号线。

5.如权利要求1所述的保护电路，其中当该第一薄膜晶体管为N型薄膜晶体管时，其漏极耦接至该共同电极，则其源极耦接至该讯号线。

6.如权利要求1所述的保护电路，其中当该第二薄膜晶体管为P型薄膜晶体管时，其源极耦接至该讯号线，则其漏极耦接至该共同电极。

7.如权利要求1所述的保护电路，其中当该第二薄膜晶体管为N型薄膜晶体管时，其漏极耦接至该讯号线，则其源极耦接至该共同电极。

8.如权利要求1所述的保护电路，其中该讯号线为数据线。

9.如权利要求1所述的保护电路，其中该讯号线为扫描线。

10.一种静电放电保护方法，用于液晶显示器的讯号线与共同电极间，该静电放电保护方法包括：

提供一静电放电保护电路，该静电放电保护电路包括第一薄膜晶体管、第二薄膜晶体管、第一二极管与一第二二极管；

当发生第一静电荷于该讯号线时，该第一静电荷所对应的电压导通该第一二极管并且接着开启该第一薄膜晶体管；

该第一静电荷经由该第一薄膜体放电至该共同电极；

当发生第二静电荷于该共同电极上时，该第二静电荷所对应的电压导通该第二二极管并接着开启该第二薄膜晶体管；以及

该第二静电荷经由该第二薄膜体放电至该讯号线；

其中，该第一薄膜晶体管的漏极/源极与源极/漏极分别耦接至该讯号线与该共同电极，该第一二极管的负端耦接至该第一晶体管的栅极，该第一二极管的正端耦接至该讯号线；以及

其中，该第二薄膜晶体管的漏极/源极与源极/漏极分别耦接至该讯号线与该共同电极，该第二二极管的负端耦接至该第二晶体管的栅极，该第二二极管的正端耦接至该共同电极；

其中，该讯号线为扫描线或数据线。

Images