CN102034452B - 栅极驱动电路、液晶显示器及修改扫描信号的方法 - Google Patents

栅极驱动电路、液晶显示器及修改扫描信号的方法 Download PDF

Info

Publication number
CN102034452B
CN102034452B CN2010105286187A CN201010528618A CN102034452B CN 102034452 B CN102034452 B CN 102034452B CN 2010105286187 A CN2010105286187 A CN 2010105286187A CN 201010528618 A CN201010528618 A CN 201010528618A CN 102034452 B CN102034452 B CN 102034452B
Authority
CN
China
Prior art keywords
integrated circuits
metal oxide
oxide semiconductor
grid integrated
type metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105286187A
Other languages
English (en)
Other versions
CN102034452A (zh
Inventor
黄文江
许胜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronic Science Co ltd
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102034452A publication Critical patent/CN102034452A/zh
Application granted granted Critical
Publication of CN102034452B publication Critical patent/CN102034452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明关于一种液晶显示器内的栅极驱动电路，用以改善液晶显示器的显示效能。栅极驱动电路包含至少一个P型金属氧化物半导体晶体管与二个N型金属氧化物半导体晶体管，前述这些晶体管是配置以根据线性函数来修改相应扫描信号的下降边缘，其中线性函数界定扫描信号的波形。同时本发明公开一种包含该栅极驱动电路的液晶显示器以及一种修改液晶显示器的一扫描信号的方法。

Description

栅极驱动电路、液晶显示器及修改扫描信号的方法
技术领域
本发明涉及一种液晶显示器，且特别是关于一种用以改善液晶显示器的显示效能的修改栅极电路。
背景技术
液晶荧幕装置包含液晶显示面板，前述液晶显示面板是由液晶胞所形成，且每一像素元件皆连接于相应的液晶胞并具有液晶电容与储存电容。此外，薄膜晶体管电性耦接于液晶电容与储存电容。前述像素元件实质上配置成矩阵形式，前述矩阵形式具有多条像素行与多条像素列。一般而言，扫描信号按顺序提供予多条像素列，以按顺序一列列开启像素元件。当扫描信号提供予像素列以开启相应像素列的像素元件的薄膜晶体管时，像素列的源极信号(例如：影像信号)同时提供予多条像素行，以改变相应像素列的液晶电容与储存电容，如此，即可调整相应于像素列的液晶胞配向来控制光线的穿透率。通过对所有像素列重复上述步骤，可提供相应影像信号的源极信号予所有像素元件，因此可显示影像信号于像素元件上。
图1绘示依照现有技术的一种典型液晶显示面板的操作与结构示意图。具体而言，公知形成于薄膜晶体管显示器上的栅极驱动电路与源极驱动电路具有下列问题：随着液晶显示面板尺寸的提升，栅极驱动电路的扫描信号会因负载效应而失真，其中扫描信号是通过各个栅极线输出，可作为开关信号以开启或关闭薄膜晶体管。
图2绘示依照现有技术的一种薄膜晶体管显示器所具有的栅极驱动电路方块示意图。具体而言，一组扫描或数据信号是由栅极集成电路内部电路所提供，接着，通过栅极集成电路输出缓冲电路21驱动。每一产生的方波形数据信号接着通过栅极线(显示面板)负载电路22处理。
为了降低前端与后端扫描信号间因负载所造成的差异，需示例性地对扫描信号的输出波形通过线性控制而使其前端与后端达成一致性，从而使液晶显示面板呈现出均匀的显示画面。
上述扫描信号波形的修改是通过线性调整、检测与输出控制，尽管存在负载效应亦可提供更一致的扫描信号，以避免不必要的电源损耗与电路烧毁，亦可降低控制电路元件以节省成本，并且降低电流以达成省电的目的。
发明内容
根据本发明的一实施方式，本发明关于一种适用于液晶显示器的栅极驱动电路。在本发明一实施例中，栅极驱动电路包含栅极集成电路内部电路、栅极集成电路输出缓冲电路与漏极线负载电路。栅极集成电路内部电路用以产生扫描信号。栅极集成电路输出缓冲电路根据线性函数以修改扫描信号，栅极集成电路输出缓冲电路具有一组电路元件，前述该组电路元件包含P型金属氧化物半导体晶体管、第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。栅极线负载电路用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路所输出。
具体而言，栅极集成电路输出缓冲电路根据线性函数以修改扫描信号的下降边缘，线性函数用以界定经修改的扫描信号的波形(例如：梯形)，以修改扫描信号。
在本发明一实施例中，栅极集成电路输出缓冲电路包含P型金属氧化物半导体晶体管的源极线耦接于高电位电压，P型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，P型金属氧化物半导体晶体管的漏极线连接于栅极线负载电路，第一N型金属氧化物半导体晶体管的源极线耦接于低电位电压，第一N型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，第一N型金属氧化物半导体晶体管的漏极线连接于P型金属氧化物半导体晶体管的漏极线，第二N型金属氧化物半导体晶体管的源极线连接于一大于低电位电压的电压，第二N型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，第二N型金属氧化物半导体晶体管的漏极线连接于P型金属氧化物半导体晶体管的漏极线。
此外，栅极线负载电路具有至少一电阻，至少一电阻连接于电容，电阻的其中一端连接于栅极集成电路输出缓冲电路，电容的其中一端连接于共同电压。扫描信号的下降边缘的线性函数由输出下降期间与输出下降电压所决定，接着，输出下降期间由第二N型金属氧化物半导体晶体管的开启期间所决定。
根据本发明的另一实施方式的第一种配置，液晶显示器包含栅极集成电路内部电路、栅极集成电路输出缓冲电路与栅极线负载电路。栅极集成电路内部电路用以产生一扫描信号。栅极集成电路输出缓冲电路根据线性函数以修改扫描信号，栅极集成电路输出缓冲电路具有至少两组电路元件，每一前述这些组电路元件包含P型金属氧化物半导体晶体管，第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。栅极线负载电路用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路所输出。电阻具有第一端与第二端，第一端连接于每一前述这些组电路元件的第一与第二N型金属氧化物半导体晶体管的其中一个的源极线，第二端连接于接地端。
在每一组电路中，P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于高电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于第一与第二N型金属氧化物半导体晶体管的前述这些漏极线，用以提供输出电压予栅极线负载电路。第一N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于低电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。第二N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于偏压电压，栅极线连接于栅极集成电路内部电路，漏极线连接于输出电压与P型金属氧化物半导体晶体管的漏极线。
在本实施例的第二种配置中，电压源具有第一端与第二端，其中该电压源的第一端连接于电阻，而电压源的第二端连接于接地端。由于电压源与电阻均耦接于栅极集成电路输出缓冲电路的一端，使前述这些第二N型金属氧化物半导体晶体管中的每一第二N型金属氧化物半导体晶体管皆因前述电阻而承受固定电流。输出电压会根据偏压电压成比例地降低，因此使得输出下降电压受控制。另外，每一前述这些第二N型金属氧化物半导体晶体管的开启期间会决定输出下降期间。
在本实施例的第三种配置中，该电压源具有第一端与第二端，其中电压源的第一端连接于前述这些N型金属氧化物半导体晶体管的至少其中之一的栅极线，而电压源的第二端连接于接地端，其中前述这些N型金属氧化物半导体晶体管的其中前述者的源极线连接于接地端。由于电压源连接于每一前述这些N型金属氧化物半导体晶体管的每一栅极通道，且每一前述这些N型金属氧化物半导体晶体管的每一源极通道连接于接地端，当每一前述这些N型金属氧化物半导体晶体管皆开启时，将输出电压调整为高电位，从而使得输出下降电压受控制。此外，每一前述这些N型金属氧化物半导体晶体管的开启期间会决定输出下降期间。
根据本发明的再一实施方式，本发明提供一种用以修改液晶显示器中的一扫描信号的方法，包含以下步骤(a)通过栅极集成电路内部电路产生扫描信号；(b)根据线性函数以通过栅极集成电路输出缓冲电路以修改该扫描信号，其中线性函数基于输出下降期间与输出下降电压；以及(c)通过栅极线负载电路以取得经修改的扫描信号，其中经修改的扫描信号具有一具有线性函数的下降边缘，其中斜率函数定义经修改的扫描信号的波形。
具体而言，通过控制输出下降电压与输出下降期间，扫描信号的波形为梯形。
根据本发明的又一实施方式，本发明关于一种适用于液晶显示器的栅极驱动电路。在本发明一实施例中，栅极驱动电路具有栅极集成电路内部电路、栅极集成电路输出缓冲电路与栅极线负载电路。栅极集成电路内部电路用以产生扫描信号。栅极集成电路输出缓冲电路用以修改扫描信号，栅极集成电路输出缓冲电路包含第一与第二路径，第一与第二路径用以于不同时间放电。栅极线负载电路用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路所输出。
在本发明一实施例中，栅极集成电路输出缓冲电路配置以于扫描信号下降时，第一放电路径开启以在一期间内对第一电流的扫描信号进行放电，且第二放电路径接续地开启以对第二电流的扫描信号进行放电，以根据线性函数修改扫描信号的下降边缘，其中第二电流较第一电流大，线性函数用以界定经修改的扫描信号的波形，其中前述波形为梯形。
栅极集成电路输出缓冲电路包含P型金属氧化物半导体晶体管、第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于高电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于栅极线负载电路。第一N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于低电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。第二N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于一大于低电位电压的电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。
当第二N型金属氧化物半导体晶体管开启时，第一放电路径开启，且当第一放电路径开启时，第二N型金属氧化物半导体晶体管开启；当第一N型金属氧化物半导体晶体管开启时，第二放电路径开启，且当第二放电路径开启时，第一N型金属氧化物半导体晶体管开启。在本发明一实施例中，线性函数由第二N型金属氧化物半导体晶体管的开启期间所决定。
在本发明一实施例中，栅极线负载电路包含至少一电阻，前述电阻连接于电容，其中前述电阻的其中一端连接于栅极集成电路输出缓冲电路，且前述电容的其中一端连接于共同电压。
根据本发明的又一实施方式，本发明关于一种液晶显示器。液晶显示器包含栅极集成电路内部电路、栅极集成电路输出缓冲电路、栅极线负载电路与电阻。栅极集成电路内部电路用以产生扫描信号。栅极集成电路输出缓冲电路用以修改扫描信号，栅极集成电路输出缓冲电路包含第一与一第二路径，第一与第二路径用以于不同时间进行放电。栅极线负载电路用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路所输出。电阻具有第一端与第二端，第一端连接于每一前述这些组电路元件的第一与第二N型金属氧化物半导体晶体管的其中一者的源极线，第二端连接于接地端。
在本发明一实施例中，栅极集成电路输出缓冲电路配置以于扫描信号下降时，第一放电路径开启以在一期间内对第一电流的扫描信号进行放电，且第二放电路径接续地开启以对第二电流的扫描信号进行放电，以根据线性函数修改扫描信号的下降边缘，其中第二电流较第一电流大，线性函数用以界定经修改的扫描信号的波形，其中前述波形为梯形。
栅极集成电路输出缓冲电路包含P型金属氧化物半导体晶体管、第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于高电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于栅极线负载电路。第一N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于低电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。第二N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于一大于低电位电压的电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。
在本发明一实施例中，当第二N型金属氧化物半导体晶体管开启时，第一放电路径开启，且当第一放电路径开启时，第二N型金属氧化物半导体晶体管开启；当第一N型金属氧化物半导体晶体管开启时，第二放电路径开启，且当第二放电路径开启时，第一N型金属氧化物半导体晶体管开启。线性函数由第二N型金属氧化物半导体晶体管的开启期间所决定。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1绘示依照现有技术的一种表示栅极驱动电路缺点的示意图；
图2绘示依照现有技术的一种栅极驱动电路方块示意图；
图3绘示依照本发明一实施方式的一种栅极驱动电路方块示意图；
图4绘示依照本发明一实施例的一种表示栅极驱动电路操作的方块中的部分电路示意图；
图5绘示依照本发明一实施例的一种下降边缘变化的扫描信号的波形示意图；
图6绘示依照本发明一实施例的一种表示栅极驱动电路第一配置的方块中的部分电路示意图；
图7绘示依照本发明一实施例的一种表示栅极驱动电路第二配置的方块中的部分电路示意图；
图8绘示依照本发明一实施例的一种表示栅极驱动电路第三配置的方块中的部分电路示意图。
其中，附图标记
21：栅极集成电路输出缓冲电路    22：栅极线(显示面板)负载电路
100：栅极驱动电路               102：栅极集成电路内部电路
102’：栅极集成电路内部电路     104：栅极集成电路输出缓冲电路
104’：栅极集成电路输出缓冲电路 106：栅极线负载电路
106’：栅极线负载电路           108：P型金属氧化物半导体晶体管
108’：P型金属氧化物半导体晶体管110：第一N型金属氧化物半导体晶体管
110’：第一N型金属氧化物半导体晶体管
112：第二N型金属氧化物半导体晶体管
112’：第二N型金属氧化物半导体晶体管
116：梯形
118：输出下降期间               120：输出下降电压
122：电阻                       124：电压源
具体实施方式
本发明说明中所公开的实施例请一并参照所附的图1至图8。根据本发明的目的，本发明一实施方式关于一种适用于液晶显示器的栅极驱动电路。
图3绘示依照本发明一实施方式的一种栅极驱动电路100方块示意图。栅极驱动电路100包含栅极集成电路内部电路102、栅极集成电路输出缓冲电路104与栅极线负载电路106。栅极集成电路内部电路102产生一组扫描信号，前述该组扫描信号被栅极集成电路输出缓冲电路104所驱动，栅极集成电路输出缓冲电路104根据斜率或线性函数修改扫描信号的下降边缘，斜率或线性函数用以界定经修改的扫描信号的波形。具体而言，修改扫描信号的下降边缘以形成具有梯形波形的扫描信号。
如图3所示的栅极集成电路输出缓冲电路104包含一个P型金属氧化物半导体晶体管与两个N型金属氧化物半导体晶体管。具体而言，P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于高电位电压VGG，栅极线耦接于栅极集成电路内部电路102。在另一方面，在栅极集成电路输出缓冲电路104中的第一N型金属氧化物半导体晶体管110具有源极线、栅极线与漏极线，漏极线连接于P型金属氧化物半导体晶体管108的漏极线，栅极线耦接于栅极集成电路内部电路102，源极线连接于低电位电压VEE。另一N型金属氧化物半导体晶体管112具有源极线连接于大于低电位电压VEE，且与第一N型金属氧化物半导体晶体管110分享共漏极线，前述共漏极线连接于P型金属氧化物半导体晶体管108的漏极线。栅极集成电路输出缓冲电路104中的N型金属氧化物半导体晶体管112允许源极电位存取额外的低电位电压VEE使得扫描信号的下降边缘的波形可被控制。
此外，如图3所示的栅极线负载电路106取得经修改波形的扫描信号，经修改波形的扫描信号由栅极集成电路输出缓冲电路104所输出，栅极线负载电路106具有一组多个电阻与多个电容互相连接成一系列L型的配置。具体而言，每一电容的一端连接于共同电压VCOM而每一电容的另一端连接于耦接于前述这些电阻所形成的线。
另外，栅极集成电路输出缓冲电路包含第一与第二放电路径，第一与第二放电路径用以在不同期间对扫描信号进行放电。在本发明一实施例中，栅极集成电路输出缓冲电路配置以于扫描信号下降时，第一放电路径开启以在一期间内对第一电流的扫描信号进行放电，且第二放电路径接续地开启以对第二电流的扫描信号进行放电，以根据线性函数修改扫描信号的下降边缘，其中第二电流较第一电流大，线性函数用以界定经修改的扫描信号的波形。如图3与图4所示，栅极集成电路输出缓冲电路包含P型金属氧化物半导体晶体管、第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于高电位电压VGG，栅极线连接于栅极集成电路内部电路，漏极线连接于栅极线负载电路。第一N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于低电位电压VEE，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。第二N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于一大于低电位电压VEE的电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。当第二N型金属氧化物半导体晶体管开启时，第一放电路径开启，且当第一放电路径开启时，第二N型金属氧化物半导体晶体管开启；当第一N型金属氧化物半导体晶体管开启时，第二放电路径开启，且当第二放电路径开启时，第一N型金属氧化物半导体晶体管开启。在本发明一实施例中，线性函数由该第二N型金属氧化物半导体晶体管的开启期间所决定。
如图4所示，梯形116的下降边缘被分成第1部分与第2部分。第1部分通过开启N型金属氧化物半导体晶体管112(以MN1标示)所形成，导致MN1的源极选取一大于低电位电压VEE的电压，前述大于低电位电压的电压具有相对较小的电流。随后，第2部分通过开启N型金属氧化物半导体晶体管110(以MN2标示)所形成，导致MN2的源极选取低电位电压VEE，前述低电位电压VEE具有相对较大的电流。因此，由栅极集成电路输出缓冲电路所输出的扫描信号的输出波形可被控制。
图5绘示依照本发明一实施例的一种下降边缘变化的扫描信号的波形示意图。MN1开启的期间控制输出下降期间118的宽度，且接着控制输出下降电压。上述线性控制产生梯形116，梯形116如第1部分的平缓斜坡所示至输出下降电压120为止，接着变为第2部分的垂直斜坡至输出下降期间结束为止。
图6绘示依照本发明一实施例的一种表示栅极驱动电路第一配置的方块中的部分电路示意图。如图6所示，液晶显示器具有栅极集成电路内部电路102’、栅极集成电路输出缓冲电路104’与栅极线负载电路106’。栅极集成电路内部电路102’用以产生扫描信号。栅极集成电路输出缓冲电路104’根据线性函数以修改扫描信号。栅极线负载电路106’用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路104’所输出。栅极集成电路输出缓冲电路104’具有至少二组电路，每一组电路包含P型金属氧化物半导体晶体管108’、第一N型金属氧化物半导体晶体管110’与第二N型金属氧化物半导体晶体管112’。
具体而言，电阻RE 122具有第一端与第二端。第一端连接于每一前述这些第二N型金属氧化物半导体晶体管112’的源极线，第二端连接于接地端。
由于电阻RE 122耦接于每一前述这些第二N型金属氧化物半导体晶体管112’的源极通道，输出电压Vout会根据偏压电压Vbias成比例地下降，从而控制输出下降电压120。此外，每一前述这些第二N型金属氧化物半导体晶体管112’的开启期间会决定输出下降期间118。
在每一组电路中，P型金属氧化物半导体晶体管108’具有源极线、栅极线与漏极线，源极线耦接于高电位电压VGG，栅极线连接于栅极集成电路内部电路102’，漏极线连接于栅极线负载电路106’的输出电压Vout。第一N型金属氧化物半导体晶体管110’具有源极线、栅极线与漏极线，源极线耦接于低电位电压VEE，栅极线连接于栅极集成电路内部电路102’，漏极线连接于P型金属氧化物半导体晶体管108’的漏极线。第二N型金属氧化物半导体晶体管112’具有源极线、栅极线与漏极线，源极线连接于偏压电压Vbias，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管108’的输出电压Vout与漏极线。
下列方程式表示输出电压Vout与偏压电压Vbias：
Vout ≅ Vbias ,
Vbias = I D × R E
= K ′ W 2 L ( Vg - Vbias - V T ) 2 × R E
when 0＜(Vg-Vbias-VT)≤(Vout-Vbias)，or
Vbias = K ′ W L [ ( Vg - Vbias - V T ) - ( Vbout - Vbias ) 2 ] ( Vout - Vbias ) × R E
当0＜(Vout-Vbias)≤(Vg-Vbias-VT)，流经电阻122的电流表示为ID。
图7绘示依照本发明一实施例的一种表示栅极驱动电路第二配置的方块中的部分电路示意图。如图7所示，液晶显示荧幕具有栅极集成电路内部电路102’、栅极集成电路输出缓冲电路104’与栅极线负载电路106’。栅极集成电路内部电路102’用以产生扫描信号。栅极集成电路输出缓冲电路104’根据线性函数以修改扫描信号。栅极线负载电路106’用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路104’所输出。栅极集成电路输出缓冲电路104’具有至少两组电路，每一组电路包含P型金属氧化物半导体晶体管108’，第一N型金属氧化物半导体晶体管110’与第二N型金属氧化物半导体晶体管112’。
具体而言，电阻RE 122具有第一端与第二端。第一端连接于每一前述这些第二N型金属氧化物半导体晶体管112’的源极线，第二端连接于接地端。此外，电压源124的一端连接于电阻122，且其另一端连接于接地端。
由于电压源124与电阻122的一端均耦接于栅极集成电路输出缓冲电路104’使前述这些第二N型金属氧化物半导体晶体管112’中的每一第二N型金属氧化物半导体晶体管的每一源极线皆因前述电阻而承受固定电流。输出电压Vout会根据偏压电压Vbias成比例地降低，因此使得输出下降电压120受控制。此外，每一前述这些第二N型金属氧化物半导体晶体管112’的开启期间会决定输出下降期间118。
下列方程式表示输出电压Vout与偏压电压Vbias：
Vout＝Vbias+ID×Ron，
ID＝Vbias/RE，and
Ron＝MN1(导通电阻(turn on resistance))，
其中ID为流经电阻RE的电流，而Ron为第二N型金属氧化物半导体晶体管的导通电阻。
图8绘示依照本发明一实施例的一种表示栅极驱动电路第三配置的方块中的部分电路示意图。如图8所示，液晶显示器具有栅极集成电路内部电路102’、栅极集成电路输出缓冲电路104’与栅极线负载电路106’。栅极集成电路内部电路102’用以产生扫描信号。栅极集成电路输出缓冲电路104’根据线性函数以修改扫描信号。栅极线负载电路106’用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路104’所输出。栅极集成电路输出缓冲电路104’具有至少二组电路，每一组电路包含P型金属氧化物半导体晶体管108’、第一N型金属氧化物半导体晶体管110’与第二N型金属氧化物半导体晶体管112’。
具体而言，电压源124的一端连接于前述这些N型金属氧化物半导体晶体管112’中的至少其中之一的栅极线，其另一端连接于接地端，从而前述这些N型金属氧化物半导体晶体管112’中的至少其中之一的源极线连接于接地端。
由于电压源124连接于每一前述这些第二N型金属氧化物半导体晶体管112’的源极通道，且每一前述这些第二N型金属氧化物半导体晶体管112’的源极通道皆连接于接地端。当每一N型金属氧化物半导体晶体管112’开启时，将输出电压Vout调整为高电位电压VGG，从而控制输出下降电压120。此外，每一N型金属氧化物半导体晶体管112’的开启期间会决定输出下降期间118。
下列方程式表示输出电压Vout与偏压电压Vbias，其中ID为第二N型金属氧化物半导体晶体管的源极线所输出的电流且Ron为第二N型金属氧化物半导体晶体管的导通电阻：
Vout＝ID×Ron，
I D = K ′ W 2 L ( Vg - V T ) 2 , and
Ron＝MN1(导通电阻(turn on resistance))。
根据本发明另一实施方式，一种用以修改液晶显示器中的扫描信号的方法包含以下步骤：通过栅极集成电路内部电路产生扫描信号；根据线性函数以通过栅极集成电路输出缓冲电路以修改该扫描信号，其中线性函数基于输出下降期间与输出下降电压；通过栅极线负载电路以取得经修改的扫描信号。
具体而言，经修改的扫描信号具有下降边缘，前述下降边缘具有线性函数，其中线性函数定义经修改的扫描信号的波形。同样地，通过控制输出下降电压与输出下降期间，扫描信号的波形可为梯形。
在一配置中，本方法包含连接电阻的一端于前述这些晶体管的一者的源极线，电阻的另一端连接于接地端。在另一配置中，本方法包含连接电压源的一端于电阻，电压源的另一端连接于接地端。在又一配置中，本方法包含连接电压源的一端于前述这些晶体管的一者的栅极线，电压源的另一端连接于接地端，且前述这些N型金属氧化物半导体晶体管的一者的源极线亦可连接于接地端。
如上所述，栅极驱动电路包含两个不同的晶体管，用以达成输出信号的线性控制。通过逻辑的操作与控制，栅极驱动电路的输出信号可被修改。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (29)

1.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：
(a)一栅极集成电路内部电路，用以产生一扫描信号；
(b)一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有一组电路元件，该组电路元件包含一P型金属氧化物半导体晶体管、一第一N型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管；以及
(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出；其中
该P型金属氧化物半导体晶体管具有：
(1)一源极线，耦合于一高电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，直接连接于该栅极线负载电路；
该第一N型金属氧化物半导体晶体管具有：
(1)一源极线，耦合于一低电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及
该第二N型金属氧化物半导体晶体管具有：
(1)一源极线，连接于一大于低电位电压的电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。
2.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路根据该线性函数以修改该扫描信号的一下降边缘，该线性函数用以界定该经修改的扫描信号的一波形。
3.根据权利要求2所述的栅极驱动电路，其特征在于，该波形为一梯形。
4.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极线负载电路包含至少一电阻，该电阻的第一端连接于一电容的第二端，该电阻第二端连接于该栅极集成电路输出缓冲电路，该电容的第一端连接于一共同电压。
5.根据权利要求1所述的栅极驱动电路，其特征在于，该线性函数由一输出下降期间与一输出下降电压所决定。
6.根据权利要求5所述的栅极驱动电路，其特征在于，该输出下降期间由该第二N型金属氧化物半导体晶体管的一开启期间所决定。
7.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：
(a)一栅极集成电路内部电路，用以产生一扫描信号；
(b)一栅极集成电路输出缓冲电路，用以修改该扫描信号，该栅极集成电路输出缓冲电路包含一第一与一第二路径，该第一与第二路径用以在不同时间放电；以及
(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出；其中
该栅极集成电路输出缓冲电路包含：
(i)一P型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一高电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，直接连接于该栅极线负载电路；
(ⅱ)一第一N型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一低电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及
(ⅲ)一第二N型金属氧化物半导体晶体管具有：
(1)一源极线，连接于一大于低电位电压的电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。
8.根据权利要求7所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路配置以于该扫描信号下降时，该第一放电路径开启以在一期间内对一第一电流的扫描信号进行放电，且该第二放电路径接续地开启以对一第二电流的该扫描信号进行放电，以根据一线性函数修改该扫描信号的一下降边缘，其中该第二电流较该第一电流大，该线性函数用以界定该经修改的扫描信号的一波形。
9.根据权利要求8所述的栅极驱动电路，其特征在于，该波形为一梯形。
10.根据权利要求7所述的栅极驱动电路，其特征在于，当该第二N型金属氧化物半导体晶体管开启时，该第一放电路径开启，且当该第一放电路径开启时，该第二N型金属氧化物半导体晶体管开启；当该第一N型金属氧化物半导体晶体管开启时，该第二放电路径开启，且当该第二放电路径开启时，该第一N型金属氧化物半导体晶体管开启。
11.根据权利要求10所述的栅极驱动电路，其特征在于，该线性函数由该第二N型金属氧化物半导体晶体管的开启期间所决定。
12.根据权利要求7所述的栅极驱动电路，其特征在于，该栅极线负载电路包含至少一电阻，该电阻的第一端连接于一电容的第二端，该电阻第二端连接于该栅极集成电路输出缓冲电路，该电容的第一端连接于一共同电压。
13.一种液晶显示器，其特征在于，包含：
(a)一栅极集成电路内部电路，用以产生一扫描信号；
(b)一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有至少两组电路元件，这些组中的每一组电路元件包含一P型金属氧化物半导体晶体管，一第一N型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管；
(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出；以及
(d)一电阻具有：
(1)一第一端，连接于这些组中的每一组电路元件的该第一与第二N型金属氧化物半导体晶体管的其中一者的一源极线；以及
(2)一第二端，连接于一接地端；其中
该P型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一高电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该第一与第二N型金属氧化物半导体晶体管的该些漏极线，用以提供一输出电压予该栅极线负载电路；
该第一N型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一低电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及
该第二N型金属氧化物半导体晶体管具有：
(1)一源极线，连接于一偏压电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的漏极线。
14.根据权利要求13所述的液晶显示器，其特征在于，该输出电压与该偏压电压相等，且该偏压电压由下列方程式所决定：
Vbias=ID×RE，
其中Vbias为该偏压电压，RE为该电阻，ID为流经该电阻的一电流。
15.根据权利要求13所述的液晶显示器，其特征在于，更包含一电压源，该电压源具有一第一端与一第二端，其中该电压源的该第一端连接于该电阻，而该电压源的该第二端连接于该接地端。
16.根据权利要求15所述的液晶显示器，其特征在于，该输出电压由下列方程式所决定：
Vout=Vbias+ID×Ron，
其中Vout为该输出电压，Vbias为该偏压电压，ID为流经该电阻的一电流，且Ron为该第二N型金属氧化物半导体晶体管的一导通电阻。
17.根据权利要求13所述的液晶显示器，其特征在于，更包含一电压源，该电压源具有一第一端与一第二端，其中该电压源的该第一端连接于这些N型金属氧化物半导体晶体管的至少其中之一的一栅极线，而该电压源的该第二端连接于接地端，其中这些N型金属氧化物半导体晶体管的其中该N型金属氧化物半导体晶体管的一源极线连接于该接地端。
18.根据权利要求17所述的液晶显示器，其特征在于，该输出电压由下列方程式所决定：
Vout=ID×Ron，
其中Vout为该输出电压，ID由该第二N型金属氧化物半导体晶体管的该源极线所输出的一电流，且Ron为该第二N型金属氧化物半导体晶体管的一导通电阻。
19.根据权利要求13所述的液晶显示器，其特征在于，该栅极集成电路输出缓冲电路根据一斜率函数以修改该扫描信号的一下降边缘，其中该斜率函数定义该经修改的扫描信号的一波形。
20.根据权利要求13所述的液晶显示器，其特征在于，该波形为一梯形。
21.根据权利要求13所述的液晶显示器，其特征在于，该栅极线负载电路包含至少二组电路元件，这些组中的每一组电路元件包含一电阻，该电阻的第一端连接于一电容的第二端，该电阻第二端连接于该栅极集成电路输出缓冲电路，该电容的第一端连接于一共同电压。
22.根据权利要求13所述的液晶显示器，其特征在于，该线性函数由一输出下降期间与一输出下降电压所决定，且该输出下降期间由该第二N型金属氧化物半导体晶体管的一开启期间所决定。
23.一种液晶显示器，其特征在于，包含：
(a)一栅极集成电路内部电路，用以产生一扫描信号；
(b)一栅极集成电路输出缓冲电路，用以修改该扫描信号，该栅极集成电路输出缓冲电路包含一第一与一第二路径，该第一与该第二路径用以在不同时间进行放电；
(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出；以及
(d)一电阻具有：
(1)一第一端，连接于每一多组电路元件的一第一与第二N型金属氧化物半导体晶体管的其中一者的一源极线；以及
(2)一第二端，连接于一接地端；其中
该栅极集成电路输出缓冲电路包含：
(i)一P型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一高电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，直接连接于该栅极线负载电路；
(ⅱ)一第一N型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一低电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及
(ⅲ)一第二N型金属氧化物半导体晶体管具有：
(1)一源极线，连接于一大于低电位电压的电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。
24.根据权利要求23所述的液晶显示器，其特征在于，该栅极集成电路输出缓冲电路配置以于该扫描信号下降时，该第一放电路径开启以在一期间内对一第一电流的扫描信号进行放电，且该第二放电路径接续地开启以对一第二电流的该扫描信号进行放电，以根据一线性函数修改该扫描信号的一下降边缘，其中该第二电流较该第一电流大，该线性函数用以界定该经修改的扫描信号的一波形。
25.根据权利要求24所述的液晶显示器，其特征在于，该波形为一梯形。
26.根据权利要求23所述的液晶显示器，其特征在于，当该第二N型金属氧化物半导体晶体管开启时，该第一放电路径开启，且当该第一放电路径开启时，该第二N型金属氧化物半导体晶体管开启；当该第一N型金属氧化物半导体晶体管开启时，该第二放电路径开启，且当该第二放电路径开启时，该第一N型金属氧化物半导体晶体管开启。
27.根据权利要求26所述的液晶显示器，其特征在于，该线性函数由该第二N型金属氧化物半导体晶体管的开启期间所决定。
28.一种用以修改液晶显示器中的一扫描信号的方法，其特征在于，包含以下步骤：
(a)通过一栅极集成电路内部电路产生一扫描信号；
(b)根据一线性函数以通过一栅极集成电路输出缓冲电路以修改该扫描信号，其中该线性函数基于一输出下降期间与一输出下降电压；以及
(c)通过一栅极线负载电路以取得一经修改的扫描信号，其中该经修改的扫描信号具有一下降边缘，该下降边缘具有一斜率函数，其中该斜率函数定义该经修改的扫描信号的一波形；其中
该栅极集成电路输出缓冲电路包含：
(i)一P型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一高电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，直接连接于该栅极线负载电路；
(ⅱ)一第一N型金属氧化物半导体晶体管具有：
(1)一源极线，耦接于一低电位电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及
(ⅲ)一第二N型金属氧化物半导体晶体管具有：
(1)一源极线，连接于一大于低电位电压的电压；
(2)一栅极线，连接于该栅极集成电路内部电路；以及
(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。
29.根据权利要求28所述的方法，其特征在于，该波形为一梯形。
CN2010105286187A 2010-04-09 2010-10-26 栅极驱动电路、液晶显示器及修改扫描信号的方法 Active CN102034452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/757,607 US8519934B2 (en) 2010-04-09 2010-04-09 Linear control output for gate driver
US12/757,607 2010-04-09

Publications (2)

Publication Number Publication Date
CN102034452A CN102034452A (zh) 2011-04-27
CN102034452B true CN102034452B (zh) 2012-11-28

Family

ID=43887261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105286187A Active CN102034452B (zh) 2010-04-09 2010-10-26 栅极驱动电路、液晶显示器及修改扫描信号的方法

Country Status (4)

Country Link
US (1) US8519934B2 (zh)
EP (1) EP2375401B1 (zh)
CN (1) CN102034452B (zh)
TW (1) TWI421847B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519934B2 (en) * 2010-04-09 2013-08-27 Au Optronics Corporation Linear control output for gate driver
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
TWI437530B (zh) * 2011-01-27 2014-05-11 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
US9196207B2 (en) * 2011-05-03 2015-11-24 Apple Inc. System and method for controlling the slew rate of a signal
CN102890905B (zh) * 2011-07-20 2015-04-01 联咏科技股份有限公司 栅极驱动器及相关的显示装置
CN104952409B (zh) * 2015-07-07 2018-12-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN106896598A (zh) * 2017-02-27 2017-06-27 武汉华星光电技术有限公司 一种goa驱动面板
TWI663587B (zh) * 2018-05-24 2019-06-21 友達光電股份有限公司 共同電壓產生電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341714A (en) * 1998-09-19 2000-03-22 Lg Philips Lcd Co Ltd Active matrix LCD driving method
US6943786B1 (en) * 2003-02-07 2005-09-13 Analog Devices, Inc. Dual voltage switch with programmable asymmetric transfer rate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063647A (ja) * 1992-06-18 1994-01-14 Sony Corp アクティブマトリクス型液晶表示装置の駆動方法
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
US6421038B1 (en) * 1998-09-19 2002-07-16 Lg. Philips Lcd Co., Ltd. Active matrix liquid crystal display
JP3506992B2 (ja) * 1999-02-16 2004-03-15 シャープ株式会社 画像表示装置
CA2345562C (en) 2000-05-01 2005-06-14 Sharp Kabushiki Kaisha El display apparatus
JP2003228332A (ja) * 2002-02-06 2003-08-15 Toshiba Corp 表示装置
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JP4200759B2 (ja) * 2002-12-27 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置
GB0313040D0 (en) * 2003-06-06 2003-07-09 Koninkl Philips Electronics Nv Active matrix display device
US6924683B1 (en) * 2003-12-19 2005-08-02 Integrated Device Technology, Inc. Edge accelerated sense amplifier flip-flop with high fanout drive capability
US7265299B2 (en) 2004-03-04 2007-09-04 Au Optronics Corporation Method for reducing voltage drop across metal lines of electroluminescence display devices
TWI253051B (en) 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
JP2008116917A (ja) * 2006-10-10 2008-05-22 Seiko Epson Corp ゲートドライバ、電気光学装置、電子機器及び駆動方法
CN101127199B (zh) * 2007-09-06 2010-06-02 友达光电股份有限公司 输出无重叠扫描信号的栅极驱动器、液晶显示器及方法
US8519934B2 (en) * 2010-04-09 2013-08-27 Au Optronics Corporation Linear control output for gate driver
US8896586B2 (en) * 2010-12-15 2014-11-25 Novatek Microelectronics Corp. Gate driving method for controlling display apparatus and gate driver using the same
TWI437530B (zh) * 2011-01-27 2014-05-11 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
TWI437532B (zh) * 2011-07-01 2014-05-11 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341714A (en) * 1998-09-19 2000-03-22 Lg Philips Lcd Co Ltd Active matrix LCD driving method
US6943786B1 (en) * 2003-02-07 2005-09-13 Analog Devices, Inc. Dual voltage switch with programmable asymmetric transfer rate

Also Published As

Publication number Publication date
US20110248971A1 (en) 2011-10-13
CN102034452A (zh) 2011-04-27
US8519934B2 (en) 2013-08-27
EP2375401A1 (en) 2011-10-12
TW201135710A (en) 2011-10-16
TWI421847B (zh) 2014-01-01
EP2375401B1 (en) 2015-03-04

Similar Documents

Publication Publication Date Title
CN102034452B (zh) 栅极驱动电路、液晶显示器及修改扫描信号的方法
US11328672B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US10388237B2 (en) GOA drive unit and drive circuit
CN105070243B (zh) 栅极开启电压补偿电路、显示面板、驱动方法及显示装置
CN101174397B (zh) 数据驱动器及显示装置
CN101191925B (zh) 液晶显示器及其显示面板
CN101369460B (zh) 移位缓存器
US20210327384A1 (en) Shift register unit, method of driving shift register unit, gate drive circuit, and display device
CN102834871A (zh) 移位寄存器
US20130009856A1 (en) Scanning signal line drive circuit and display device having the same
CN105355187A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN105469760A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN101051820B (zh) 放大器以及使用放大器的驱动电路
CN105336302A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN101520998A (zh) 可改善画面闪烁的液晶显示器和相关驱动方法
CN102867475A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN103454823B (zh) 一种阵列基板及液晶显示面板
CN101447768B (zh) 放大电路
CN105225652A (zh) 一种显示装置的驱动方法、装置及显示装置
CN110517619B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106409243A (zh) 一种goa驱动电路
CN103091920B (zh) 一种阵列基板及其驱动方法、显示装置
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
US20170092215A1 (en) Gate driving circuit, display device and gate pulse modulation method
US8310428B2 (en) Display panel driving voltage output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240121

Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA

Patentee after: Optoelectronic Science Co.,Ltd.

Country or region after: U.S.A.

Address before: Hsinchu City, Taiwan, China

Patentee before: AU OPTRONICS Corp.

Country or region before: Taiwan, China

TR01 Transfer of patent right