KR100612988B1 - 액정표시장치 패널용 정전기 보호회로 - Google Patents

액정표시장치 패널용 정전기 보호회로 Download PDF

Info

Publication number
KR100612988B1
KR100612988B1 KR1019980042698A KR19980042698A KR100612988B1 KR 100612988 B1 KR100612988 B1 KR 100612988B1 KR 1019980042698 A KR1019980042698 A KR 1019980042698A KR 19980042698 A KR19980042698 A KR 19980042698A KR 100612988 B1 KR100612988 B1 KR 100612988B1
Authority
KR
South Korea
Prior art keywords
electrostatic
signal line
bar
thin film
static electricity
Prior art date
Application number
KR1019980042698A
Other languages
English (en)
Other versions
KR20000025558A (ko
Inventor
박운용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980042698A priority Critical patent/KR100612988B1/ko
Publication of KR20000025558A publication Critical patent/KR20000025558A/ko
Application granted granted Critical
Publication of KR100612988B1 publication Critical patent/KR100612988B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

액정표시장치 패널용 정전기 보호회로를 개시한다. 이러한 정전기 보호 회로는 신호선과 정전바 사이에 신호선으로부터 정전바로 전류가 흐르도록 직렬로 연결되어 있는 2개 이상의 정전 다이오드와, 정전바와 신호선 사이에 정전바로부터 신호선으로 전류가 흐르도록 직렬로 연결되어 있는 2개 이상의 정전 다이오드를 포함한다. 이와 같이 신호선과 정전바 사이에 2개 이상의 정전 다이오드를 형성함으로써, 높은 전압의 정전기에 의하여 정전 다이오드가 파손되더라도 신호선과 정전바 사이에 쇼트 발생이 없으므로 안정된 정전기 보호 동작을 수행한다.

Description

액정표시장치 패널용 정전기 보호회로
이 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게 말하자면 높은 전압의 정전기가 발생되더라도 쇼트가 발생되지 않는 액정표시장치 패널용 정전 보호회로에 관한 것이다.
일반적으로, 액정표시장치 패널은 두 장의 기판 사이에 액정을 주입하고, 여기에 인가하는 전장의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
이러한 액정표시장치 패널을 제작하는데 있어서 투명 글래스 위에 증착, 식각 및 액정 공정을 거치는 거의 모든 공정에서 공통적인 문제점은 정전기에 의한 파괴, 즉 ESD(Electro Static Damage)에 의한 소자 파괴, 절연막 파괴 등의 제품의 불량과 이로 인한 수율 감소 등이다.
또한, ESD 현상은 매우 종류가 많아서 정확하게 수치화 혹은 분류하기가 어렵다.
이러한 정전기에 대한 보호회로나 다이오드의 삽입, 쇼팅바(shorting bar) 등으로 정전기를 방지 혹은 분산시키는 노력이 계속되고 있다.
이하, 첨부된 도면을 참조로 하여 종래의 액정표시장치 패널용 정전기 보호회로에 대하여 설명한다.
도 1은 종래 액정표시장치 패널용 정전기 보호회로의 등가회로도이다.
도 1의(a)에서는, 데이터 신호선(1)이 세로로 형성되어 있고, 게이트 신호선(3)이 가로로 형성되어 있으며, 정전바(5)가 데이터 신호선(1)과 게이트 신호선(3)에 수직하게 형성되어 있다.
데이터 신호선(1)과 정전바(5) 사이에 박막 트랜지스터(T1, T2, T3, T4)가 형성되어 있고, 게이트 신호선(3)과 정전바(5) 사이에 박막 트랜지스터(T5, T6, T7, T8)가 형성되어 있다.
이 때, 박막 트랜지스터(T1, T2)는 정전바(5)로부터 데이터 신호선(1)으로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 하고, 박막 트랜지스터(T3, T4)는 데이터 신호선(1)으로부터 정전바(5)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 한다.
또한, 박막 트랜지스터(T5, T7)는 정전바(5)로부터 게이트 신호선(3)으로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 하고, 박막 트랜지스터(T6, T8)는 게이트 신호선(3)으로부터 정전바(5)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 한다.
이러한 정전기 보호회로의 기능을 살펴보면, 박막 트랜지스터 기판에서 발생하는 정전기나 외부로부터 유입되는 정전기가 박막 트랜지스터(T1, T2)를 통하여 정전바(5)로부터 데이터 신호선(1)으로 흐르고, 이것은 다시 박막 트랜지스터(T3, T4)를 통하여 데이터 신호선(1)으로부터 정전바(5)로 흐름으로써, 정전기가 기판의 회로 전체로 분산됨으로써 정전기에 의한 회로의 손상을 방지한다.
게이트 신호선(3)과 정전바(5) 사이에 형성된 박막 트랜지스터(T5, T6, T7, T8)의 기능도 마찬가지이다.
도 1의(b)에서는, 데이터 신호선(7)이 세로로 형성되어 있고, 게이트 신호선(9)이 가로로 형성되어 있으며, 데이터 신호선(7)의 끝에는 데이터 패드(13)가 형성되어 있고, 게이트 신호선(9)의 끝에는 게이트 패드(15)가 형성되어 있으며, 정전바(11)는 데이터 패드(13)와 게이트 패드(15)의 외곽으로 형성되어 있다.
데이터 패드(13)와 정전바(11) 사이에 박막 트랜지스터(T9, T10, T11, T12)가 형성되어 있고, 게이트 패드(15)와 정전바(11) 사이에 박막 트랜지스터(T13, T14, T15, T16)가 형성되어 있다.
이 때, 박막 트랜지스터(T9, T11)는 정전바(11)로부터 데이터 패드(13)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 하고, 박막 트랜지스터(T10, T12)는 데이터 패드(13)로부터 정전바(11)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 한다.
또한, 박막 트랜지스터(T13, T15)는 게이트 패드(15)로부터 정전바(11)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 하고, 박막 트랜지스터(T14, T16)는 정전바(11)로부터 게이트 패드(15)로만 전류가 흐를 수 있도록 연결되어 있는 다이오드로서의 기능을 한다.
이러한 박막 트랜지스터(T9, T10, T11, T12, T13, T14, T15, T16)의 기능 또한 상기한 바와 같이 정전기로부터 기판을 보호하게 된다.
그러나 상기한 종래의 기술은 정전기가 인가될 때 정전 다이오드로 작용하는 박막 트랜지스터가 파손될 경우 파손된 박막 트랜지스터로 인하여 정전바와 각 신호선 사이에 전기적인 쇼트가 발생하는 문제점이 있다.
이러한 전기적인 쇼트가 다수 발생하는 경우 신호선 사이에 쇼트가 발생한 것으로 인식되기도 한다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 정전 다이오드 역할을 하는 박막 트랜지스터가 파손되어도 정전바와 신호선 사이에 쇼트 발생이 없도록 하는 액정표시장치 패널용 정전기 보호회로를 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명은 정전바와 신호선 사이에 정전 다이오드를 적어도 2 개를 배치하는 것을 특징으로 한다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 2는 이 발명의 실시예에 따른 액정표시장치 패널용 정전기 보호회로의 등가회로도이다.
도 2에 도시되어 있듯이, 이 발명의 실시예에 따른 액정표시장치 패널용 정전기 보호회로는 데이터 신호선(20)이 세로로 형성되어 있고, 게이트 신호선(30)이 가로로 형성되어 있으며, 정전바(40)가 데이터 신호선(20)과 게이트 신호선(30)에 각각 교차하도록 수직하게 배치되어 있다. 실질적으로 패널 전체에 정전바(40)가 배치되어 있으며 도면에는 그 일부를 나타내었다.
데이터 신호선(20)과 정전바(40) 사이에 각각 박막 트랜지스터(T21, T22, T23, T24)가 배치되어 있고, 게이트 신호선(30)과 정전바(40) 사이에 박막 트랜지스터(T25, T26, T27, T28)가 배치되어 있다.
이 때, 박막 트랜지스터(T21)의 소스단자와 게이트 단자는 데이터 신호선(20)에 연결되고, 박막 트랜지스터(T22)의 소스단자와 게이트 단자는 박막 트랜지스터(T21)의 드레인 단자에 연결되고, 박막 트랜지스터(T22)의 드레인 단자는 정전바(40)에 연결되어 있다. 알려진 바와 같이, 트랜지스터의 입력 단자와 제어 단자가 서로 연결되어 있는 경우에는 전류를 한쪽으로만 흐르게 하는 다이오드의 역할을 수행한다. 즉, 두 트랜지스터(T21, T22)는 데이터 신호선(20)와 정전바(40) 사이에 직렬로 연결되어 있는 두 개의 정전 다이오드로서 데이터 신호선(20)으로부터 정전바(40)로만 전류가 흐르게 한다. 아래에서는 입력 단자와 제어 단자가 서로 연결되어 있는 경우에는 트랜지스터와 다이오드를 구별 없이 쓴다.
한편, 박막 트랜지스터(T23)의 소스단자와 게이트 단자는 정전바(40)에 연결되고, 박막 트랜지스터(T24)의 소스 단자와 게이트 단자는 박막 트랜지스터(T23)의 드레인 단자에 연결되고, 박막 트랜지스터(T24)의 드레인 단자는 데이터 신호선(20)에 연결되어 있으며, 이러한 것은 정전바(40)로부터 데이터 신호선(20)을 향하여 직렬로 연결되어 있는 정전 다이오드 역할을 하여 정전바(40)로부터 데이터 신호선(20)으로만 전류가 흐르게 한다.
또한, 박막 트랜지스터(T25)의 소스단자와 게이트 단자는 게이트 신호선(30)에 연결되고, 박막 트랜지스터(T26)의 소스단자와 게이트 단자는 박막 트랜지스터(T25)의 드레인단자에 연결되고, 박막 트랜지스터(T26)의 드레인단자는 정전바(40)에 연결되어 있으며, 이러한 것은 게이트 신호선(30)으로부터 정전바(40)를 향하여 직렬로 연결되어 있는 정전 다이오드 역할을 하여 게이트 신호선(30)으로부터 정전바(40)로만 전류가 흐르게 한다.
한편, 박막 트랜지스터(T27)의 소스단자와 게이트 단자는 정전바(40)에 연결되고, 박막 트랜지스터(T28)의 소스단자와 게이트 단자는 박막 트랜지스터(T27)의 드레인단자에 연결되고, 박막 트랜지스터(T28)의 드레인단자는 게이트 신호선(30)에 연결되어 있으며, 이러한 것은 정전바(40)로부터 게이트 신호선(30)을 향하여 직렬로 연결되어 있는 정전 다이오드 역할을 하여 정전바(40)로부터 게이트 신호선(30)으로만 전류가 흐르게 한다.
이와 같이, 각 신호선(20, 30)과 정전바(40) 사이에 정전 다이오드 역할을 하는 박막 트랜지스터를 2개씩 양방향으로 배치함으로써, 전압이 높은 정전기가 신호선(20, 30)으로 인가되어 2개의 정전 다이오드 중 하나의 다이오드가 파손되어도 나머지 하나의 다이오드가 정상적으로 동작하게 되어 정전기 보호회로가 정상적으로 동작한다.
예를 들어, 데이터 신호선(20)에 정전기가 인가될 경우, 데이터 신호선(20)에 연결된 다이오드(T21)를 거쳐 다이오드(T22)로 정전기가 흘러서 정전바(40)로 연결되고, 정전바(40)에 연결된 다이오드를 통하여 다른 신호선으로 분산된다.
이러한 구조에서 순간적으로 전압이 높은 정전기가 데이터 신호선(20)에 인가되어 예를 들어 박막 트랜지스터(T21), 즉 정전 다이오드(T21)가 파손될 경우, 정전 다이오드(T22)로 전류가 흐르게 된다. 이 때, 정전 다이오드(T22)가 파손될 확률은 다이오드가 하나인 종래 구조에 비하여 적기 때문에 데이터 신호선(20)과 정전바(40) 사이에 전기적인 쇼트 불량이 일어날 확률이 그만큼 줄어들게 된다.
이상에서와 같이 이 발명의 실시예에서, 직렬로 연결된 두 정전 다이오드 중 하나가 파손되어도 정전바와 신호선 사이에 쇼트 발생 확률을 줄임으로써 안정된 정전기 보호 동작을 수행하는 액정표시장치 패널용 정전기 보호회로를 제공할 수 있다.
비록, 이 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 종래 액정표시장치 패널용 정전기 보호회로의 등가회로도이고,
도 2는 이 발명의 실시예에 따른 액정표시장치 패널용 정전기 보호회로의 등가회로도이다.

Claims (1)

  1. 신호선,
    상기 신호선과 절연되어 교차하는 정전바,
    상기 신호선과 상기 정전바 사이에 상기 신호선으로부터 상기 정전바로 전류가 흐르도록 직렬로 연결되어 있는 적어도 두 개의 정전 다이오드, 그리고
    상기 정전바와 상기 신호선 사이에 상기 정전바로부터 상기 신호선으로 전류가 흐르도록 직렬로 연결되어 있는 적어도 두 개의 정전 다이오드
    를 포함하며,
    상기 정전 다이오드는 입력 단자와 제어 단자가 서로 연결되어 있는 박막 트랜지스터인
    액정표시장치 패널용 정전기 보호회로.
KR1019980042698A 1998-10-13 1998-10-13 액정표시장치 패널용 정전기 보호회로 KR100612988B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042698A KR100612988B1 (ko) 1998-10-13 1998-10-13 액정표시장치 패널용 정전기 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042698A KR100612988B1 (ko) 1998-10-13 1998-10-13 액정표시장치 패널용 정전기 보호회로

Publications (2)

Publication Number Publication Date
KR20000025558A KR20000025558A (ko) 2000-05-06
KR100612988B1 true KR100612988B1 (ko) 2006-11-10

Family

ID=19553813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042698A KR100612988B1 (ko) 1998-10-13 1998-10-13 액정표시장치 패널용 정전기 보호회로

Country Status (1)

Country Link
KR (1) KR100612988B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199513B (zh) * 2013-02-22 2016-04-06 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756191A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 表示装置
JPH08146460A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体装置
JPH0980471A (ja) * 1995-09-07 1997-03-28 Sony Corp 液晶表示装置の保護回路
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756191A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 表示装置
JPH08146460A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体装置
JPH0980471A (ja) * 1995-09-07 1997-03-28 Sony Corp 液晶表示装置の保護回路
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板

Also Published As

Publication number Publication date
KR20000025558A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
KR0161050B1 (ko) 박막 트랜지스터 보호 회로와 이것을 이용한 표시 장치
US11145561B2 (en) Display panel and method for manufacturing same
US11562997B2 (en) Electrostatic protection circuit, array substrate and display apparatus
KR100336586B1 (ko) 액티브매트릭스기판및그제조방법
CN106200172B (zh) 一种阵列基板及显示装置
KR940015635A (ko) 능동형 액정표시소자
KR100612988B1 (ko) 액정표시장치 패널용 정전기 보호회로
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
US6639633B2 (en) Liquid crystal display device having a storage capacitor
KR20020046022A (ko) 액정 표시장치의 게이트/공통전극 단락 방지방법
JP2000081640A (ja) 液晶表示装置及びその修復方法
KR100493380B1 (ko) 액정표시장치의 제조방법
JP3262070B2 (ja) 出力バッファ
KR20080084526A (ko) 정전기 보호 기능을 갖는 액티브 매트릭스 디바이스 및플랫 패널 디스플레이
KR0151269B1 (ko) 액정표시장치
KR100648008B1 (ko) 액정표시장치용 어레이 기판
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
KR100520376B1 (ko) 액정 표시 장치
KR100891999B1 (ko) 액정표시장치용 정전기 방지 장치
JP3141511B2 (ja) 信号入力回路およびアクティブマトリクスパネル
KR100490057B1 (ko) 액정표시장치및그제조방법
CN219017223U (zh) 防静电电路及显示设备
CN110071163B (zh) 有机发光显示面板
KR0122841Y1 (ko) 액정표시장치의 정전기 방전장치
KR20000002539A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee