KR100891999B1 - 액정표시장치용 정전기 방지 장치 - Google Patents

Abstract

본 발명은 그래픽 신호라인에 DSD(ElectroStatic Discharge)회로를 적용함으로서 공정 진행 중에 발생되는 정전기의 영향을 최소화할 수 있는 액정표시장치의 정전기 방지 구조에 관해 개시한 것으로서, 다수의 그래픽 신호라인과, 그래픽 신호라인에 대해 패널 전체를 가로질러 연설된 쇼트링 라인과, 쇼트링 라인의 픽셀부에서 각 그래픽 신호라인마다 개별적으로 설치된 정전기 방지소자와, 쇼트링 라인 위에 형성되며 정전기 방지소자와 전기적으로 연결되는 정전기 버퍼용 캐패시터를 포함한다.

Description

액정표시장치용 정전기 방지 장치{Device for discharging static electricity of liquid crystal display}

도 1 은 종래 기술에 따른 액정표시장치의 정전기 방지 구조를 설명하는 도면.

도 2는 본 발명에 따른 액정표시장치의 정전기 방지 구조를 설명하기 위한 평면도.

도 3은 도 2의 Ⅰ부분의 부분확대도.

도면의 주요부분에 대한 부호의 설명

12. 그래픽 신호라인 14. 정전기 방지소자

16. 정전기 버퍼용 캐패시터 20. 쇼트링 라인

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게 각각의 그래픽 신호라인에 DSD(ElectroStatic Discharge)회로를 적용함으로서 공정 진행 중에 발생되는 정전기의 영향을 최소화할 수 있는 액정표시장치의 정전기 방지 구조에 관한 것이다.

통상적으로 LCD(Liquid Crystal Display)의 제조를 위한 생산 라인은, 예컨대 도전성 척이라든지 카세트 등은 정전기 방지가 가능하도록 설계되고, 설령 LCD에 정전기가 충전되는 경우를 대비하여 정전기가 발생되어도 TFT(Thin Film Transistor)소자나 배선의 특성이 변하지 않고 방전이 이루어지도록 화소를 설계한다.

LCD에서 정전기 불량을 방지하기 위해서는 배선 전체를 저항으로 연결하여 전하를 분산시켜 방전이 서서히 일어나도록 유도하는 방법과, 절단선(scribe line)의 외측 배선에서 방전이 이루어지도록 하는 방법이 적용된다. 이때, 후자의 방법은 주로 수동 매트릭스(Passive matrix)LCD에 적용되고, 전자는 주로 TFT-LCD에 적용되는 것으로서, 기판에 쇼팅 바(Shorting bar; 또는 Shorting ring)을 형성하여 정전기에 의한 불량을 방지하게 된다.

도 1은 종래 기술에 따른 액정표시소자의 정전기 방지구조를 설명하는 도면이다.

종래 기술에 따른 액정표시소자의 정전기 방지구조는, 도 1에 도시된 바와 같이, 기판에 형성되는 다수의 그래픽 신호라인(2)에 대해 패널 전체를 가로질러 연설된 쇼트링 라인(10)의 외측(즉, 패드부)에서 각 그래픽 신호라인(2)마다 개별적으로 정전기방지소자(4)가 설치된다.

따라서, 도 1에 도시된 종래 기술에 따른 액정 표시소자의 정전기 방지구조에서는 패널 외부에서 발생해서 내부로 유입되는 정전기는 그래픽 신호라인(2)을 통해 상기 정전기방지소자(4)로 흘러서 그 정전기방지소자(4)의 종단에 형성된 상 기 쇼트링 라인(10)에 유입되며, 상기 유입된 정전기는 쇼트링 라인(10)에 의해 배분되어 패널 전체에 균일하게 퍼지게 된다.

상기 작용에 의해 패널의 내부와 외부의 전압차가 최소화되어 갑작스럽게 정전기가 발생되어도 그 정전기에 의한 불량을 방지할 수 있게 되며, 또한 패널 내부에서 공정의 진행중에 발생되는 정전기도 상기한 경로를 통해 패널 외부로 배출되어 정전기에 의한 악영향을 최소화시킬 수있다.

그러나, 종래의 기술에서는 정전기 발생이 불규칙하게 발생됨에도 불구하고 판넬 내에 일정한 영역을 차지하는 개별적인 정전기 회로가 효율적으로 대응하지 못하였다.

즉, 종래의 기술에서는 공정 진행 중에 발생되는 정전기는 순간적으로 수 kV의 전압이 인가됨으로서, 공정진행 중에 취약한 부분(도 1의 A부분)을 선택적으로 어택되어 서로 다른 신호선 간에 쇼트가 발생되는 문제점이 있었다.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 공정 진행 중에 발생된 정전기가 서로 다른 신호선 간에 취약한 부분을 어택하는 것을 순간적으로 버퍼링함으로서, 정전기에 의한 순간적인 손상을 줄일 수 있는 액정표시장치의 정전기 방지 구조를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 정전기 방지 구조는 다수의 그래픽 신호라인과, 그래픽 신호라인에 대해 패널 전체를 가로질러 연 설된 쇼트링 라인과, 쇼트링 라인의 픽셀부에서 각 그래픽 신호라인마다 개별적으로 설치된 정전기 방지소자와, 쇼트링 라인 위에 형성되며 정전기 방지소자와 전기적으로 연결되는 정전기 버퍼용 캐패시터를 포함한 것을 특징으로 한다.

상기 쇼트링 라인은 게이트용 금속을 이용하는 것이 바람직하다.

또한, 상기 정전기 버퍼용 캐패시터는 투명금속막을 이용하며, 투명금속막으로는 ITO를 이용하는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 액정표시장치의 정전기 방지 구조를 설명하기 위한 평면도이다.

또한, 도 3은 도 2의 Ⅰ부분의 부분확대도이다.

본 발명에 따른 액정표시장치의 정전기 방지 구조는, 도 1 및 도 2에 도시된 바와 같이, 기판(30) 위에 형성되는 다수의 그래픽 신호라인(12)과, 그래픽 신호라인(12)에 대해 패널 전체를 가로질러 연설된 쇼트링 라인(20)과, 쇼트링 라인(20)의 픽셀부에서 각 그래픽 신호라인(12)마다 개별적으로 설치된 정전기 방지소자(14)와, 쇼트링 라인(20) 위에 형성되며 정전기 방지소자(14)와 전기적으로 연결되는 정전기 버퍼용 캐패시터(16)를 포함하여 구성된다.

상기 구성을 가진 본 발명에 따른 액정표시장치의 정전기 방지 구조에서는, 도 2에 도시된 바와 같이, 상기 쇼트링 라인(20)을 이용하여 정전기 방지소자(14)와 정전기 버퍼용 캐패시터(16)가 결합된 것을 알 수 있다. 이때, 상기 쇼트링 라 인(20)은 게이트용 금속을 이용하며, 상기 정전기 버퍼용 캐패시터(16)로는 픽셀(pixel)전극과 동일한 ITO(Indium Tin Oxide) 등의 투명금속막을 이용한다. 또한, 상기 쇼트링 라인(20)과 정전기 버퍼용 캐패시터(16)는 수직으로 포텐셜(potential)을 가질 수 있도록 형성된다.

상술한 본 발명에 따른 액정표시장치의 정전기 방지 구조를 이용하여 공정 진행 중에 발생되는 정전기에 의한 영향을 최소화하는 과정을 알아보면 다음과 같다.

먼저, 판넬 내/외부에서 발생된 정전기는 그래픽 신호라인(12)을 타고 들어와서 정전기 방지소자(14)를 통과하여 흐른 다음, 상기 정전기 방지소자(14) 끝단에 형성되어 있는 판넬 전체에 가로 질러 연결되어 있는 쇼트링 라인(20)으로 인해 배분되어 판넬 전체에 균일하게 퍼진다. 이렇게 퍼진 정전기는 판넬 내/외부의 전압차가 최소화되어 갑작스럽게 정전기가 발생된다할 지라도 불량 발생을 저하시킬 수 있다.

하지만, 판넬 내부에서 공정 진행 중에 발생되는 정전기는 순간적으로 수 kV의 전압을 가지며, 이는 판넬에 영향을 주기에 충분한 성분으로 작용하게 된다. 판넬 내부의 취약한 영역을 선택적으로 어택을 가하기 때문에 공정 진행 중에 발생되는 정전기 불량은 막대한 피해를 가져온다. 따라서, 본 발명에 따른 액정표시장치의 정전기 방지 구조를 통해 이러한 정전기 영향을 최소화시킬 수 있다.

본 발명에 따른 액정표시장치의 정전기 방지 구조를 통해 순간적으로 발생되는 정전기에 의한 영향을 최소화하는 과정을 알아보면 다음과 같다.

먼저, 판넬 내/외부에서 발생된 순간적인 정전기가 그래픽 신호라인(12)을 타고 들어온 후, 정전기 방지소자(14)를 통과하여 흐른다. 그리고 나서, 상기 통과된 정전기는 정전기 버퍼용 캐패시터(16)에 순간적으로 일시 저장된 후에 판넬의 커먼(common)용 라인(32)을 통해 배출된다. 따라서, 정전기 발생 시에 순간적인 충격을 줄여주고, 이를 통해 약화된 정전기가 외부로 나감으로서 순간적인 정전기에 대해 대처가 용이하다.

본 발명에 따르면, 판넬 전체에 형성되어 있는 쇼트링 라인과 수동용 정전기 버퍼용 캐패시터를 같이 활용함으로서, 발생되는 정전기의 순간적인 충격을 완화시킨다.

이상에서와 같이, 본 발명은 쇼트링 라인을 이용하여 정전기 방지소자 및 정전기를 일시적으로 버퍼링할 수 있는 정전기 버퍼링 캐패시터를 적용함으로서, 순간적으로 발생되는 정전기를 정전기 회로소자에 통과시키고, 통과된 정전기를 캐패시터에 일시 저장시킨다.

따라서, 본 발명에서는 정전기 방지소자 및 정전기 버퍼링 캐패시터에 의해 공정 진행 중에 발생된 정전기가 서로 다른 신호선 간에 취약한 부분을 어택하는 것을 순간적으로 버퍼링함으로서, 정전기에 의한 순간적인 손상을 줄일 수 있는 이점이 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

1. 기판에 형성되는 다수의 그래픽 신호라인과,

   상기 그래픽 신호라인에 대해 패널 전체를 가로질러 연설된 쇼트링라인과,

   상기 쇼트링 라인의 픽셀부에서 각 그래픽 신호라인마다 개별적으로 설치된 정전기방지소자와,

   상기 쇼트링 라인 위에 형성되며, 상기 정전기 방지소자와 전기적으로 연결되는 정전기 버퍼용 캐패시터를 포함한 것을 특징으로 하는 액정표시장치용 정전기 방지장치.
2. 제 1항에 있어서, 상기 쇼트링 라인은 게이트용 금속인 것을 특징으로 하는 액정표시장치용 정전기 방지장치.
3. 제 1항에 있어서, 상기 정전기 버퍼용 캐패시터는 투명금속막을 이용하는 것을 특징으로 하는 액정표시장치용 정전기 방지장치.
4. 제 3항에 있어서, 상기 투명금속막은 ITO인 것을 특징으로 하는 액정표시장치용 정전기 방지장치.

Images