JPS6385586A

JPS6385586A - アクテイブマトリクス型表示装置

Info

Publication number: JPS6385586A
Application number: JP61230664A
Authority: JP
Inventors: 幸治鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1988-04-16
Anticipated expiration: 2011-03-21
Also published as: JPH0827597B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、静電気対策を施したアクティブマトリクス型
表示装置に関する。

（従来の技術）近年、平面型表示装置の大容量化、大面積化が著しく進
んでいる。その方式は、液晶を用いたもの、エレクトロ
ルミネセンスを用いたもの、プラズマを用いたもの等、
様々である。大容量の平面型表示装置は、複数の行線と
これと交差する複数の列線、およびこれらの交点位置に
スイッチング素子を設けたアクティブマトリクス基板を
用いたものが一般的である。

第７図は従来より用いられているアクティブマトリクス
型表示装置の構成を概略的に示す。Ａ１゜Ａ２．・・・
が行線であり、Ｓ１＋Ｓ２＋　・・・が列線であって、
これらの各交点位置にスイッチング素子ｃ、　ｌ　、ｃ
、　２　＋　・・・が設けられている。スイッチング素
子が行線と列線により選択されて各画素位置の表示セル
の駆動が行われ、所望の画像表示が実現される。

第８図はこの様なアクティブマトリクス型表示装置の一
例である液晶表示セルについて、スイッチング素子とし
て薄膜トランジスタ（Ｔ　Ｐ　Ｔ）を用いた場合の一画
素部分の等価回路を示している。３１が薄膜トランジス
タ、３２が液晶表示セルである。薄膜トランジスタ３１
のゲートは行線Ａに接続され、ドレインは列線Ｓに接続
されており、行線Ａで選ばれたタイミングで列線Ｓの画
像信号が薄膜トランジスタ３１を通ってそのソースに接
続された表示電極に伝達され、これにより液晶表示セル
３２が駆動されるようになっている。

ところで、この様アクティブマトリクス基板に用いられ
る薄膜トランジスタ等のスイッチング素子は、一般に静
電気に弱く、製造２組立て工程中に静電気により破壊さ
れる虞れが大きい。このため従来は、第７図に示すよう
に基板外周に短絡線ＧＬを巡らして、行線Ａおよび列線
Ｓをこの短絡線ＧＬに全て短絡した状態で製造１組立て
を行うのが一般的であった。そして組立てが終了した後
、最終的には破線で示す切断線Ｅ１〜Ｅ４で基板を切断
して各行線Ａおよび列線Ｓを分離して、外部回路との接
続を行う。

この様な方法により、スイッチング素子の静電、気破壊
を大幅に減少できるが、皆無にすることはできなかった
。その理由は、切断線Ｅ１〜Ｅ、に沿って基板を切断し
た後、周辺駆動回路とこの表示装置基板を接続する際の
工程での静電気による破壊があり、またダイヤモンド・
ブレードなどを用いた基板切断の際には大量の静電気が
発生し、これが破壊の原因になるからである。

（発明が解決しようとする問題点）以上のように従来のアクティブマトリクス表示装置での
静電気対策は、静電気対策用の短絡線を切離す際または
その後の静電気に対して不十分であった。

本発明は、この様な問題を解決したアクティブマトリク
ス型表示装置を提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）本発明にかかるアクティブマトリクス型表示装置は、ア
クティブマトリクス基板外周部に設ける静電気対策用の
短絡線を、組立て終了後もそのまま残しておく。この場
合、短絡線がアクティブマトリクス基板の通常動作の妨
げにならないように、行線および列線と短絡線の間には
インピーダンス素子を介在させる。

（作用）上記のような構成とすれば、インピーダンス素子を適当
に設計することにより、組立て中の静電気によるスイッ
チング素子の破壊を防止できることは勿論、組立て終了
後もアクティブマトリクス基板の通常動作を妨げること
なく、静電気によるスイッチング素子の破壊を防止する
ことができる。

（実施例）以下、本発明の詳細な説明する。

第１図は一実施例のアクティブマトリクス基板を示す。

複数本の行線Ａ　（Ａ、　、　Ａ２　、・・・）と複数
本の列線５（Ｓｌ、Ｓ２．・・・）が交差配設され、そ
の各交点位置にスイッチング素子Ｃ（Ｃ１２＋　　Ｃｓ
　２　＋　・・・）が設けられることは、従来と同じで
ある。スイッチング素子Ｃは例えば薄膜トランジスタで
ある。このアクティブマトリクス基板の外周には短絡線
ＧＬが配設される。この短絡線ＯＬと各行線Ａおよび列
線Ｓの間は抵抗体ｒを介して接続されている。短絡線Ｇ
Ｌは製造。

組立て後もそのまま残される。基板の組立て終了後は、
破線で示す切断線Ｅ（Ｅ、、Ｅ２．・・・）で基板が切
断される。このように構成されたアクティブマトリクス
基板を用いて、これと対向基板の間に例えば液晶層を挟
むことにより、液晶表示装置が得られる。この場合、ア
クティブマトリクス基板側には、各スイッチング素子の
端子に接続される画素電極が配設され、対向基板には全
面に画素電極に対向する電極が形成されたものを用いる
。

第２図は、第１図の構成を僅かに変更した他の実施例の
アクティブマトリクス基板である。第２図は、行線Ａお
よび列線Ｓの給電端を交互に左右。

上下に振分けた場合であり、抵抗体ｒは給電端側にのみ
設けている。それ以外は第１図と異ならない。

第３図は、第１図或いは第２図における、行線Ａ側の抵
抗体ｒの具体的な構成例である。ここでは、行線Ａと同
じ配線材料即ちクロム膜を用いてジグザグパターンによ
る抵抗体ｒを構成している。

抵抗体ｒの抵抗値は約１’００にΩであり、−本の行線
Ａの抵抗値２０にΩの約５倍とした。

第４図は列線Ｓ側の抵抗体ｒの構成例である。

列線Ｓの端部に同じ配線材料による電極１３を形成し、
短絡線ＧＬにも同様に同じ配線材料による電極１２を形
成して、これら電極！２．１３間にリンをドープしたａ
−Ｓｔ膜１１を配設して抵抗体ｒを１１４成している。

この抵抗体の抵抗値は約１０ＭΩで、スイッチング素子
として形成した薄膜トランジスタのゲート・ドレイン間
の抵抗１０１２Ωに比べて十分に小さいものとなってい
る。

以上のような構成により、通常の動作を損うことなく、
また外部駆動回路の消費電力の増大を伴うことなく、静
電気による薄膜トランジスタの破壊を確実に防止するこ
とができた。しかも、抵抗体材料として配線材料および
スイッチング素子用ａ−Ｓｔ膜等を用いて、同等製造工
程を複雑にすることなく、抵抗体を形成することができ
る。

第５図は他の実施例のアクティブマトリクス基板を示す
。第２図と異なる点は、行線および列線Ｓと短絡線ＧＬ
の間に、抵抗体ｒに代ってダイオード対りを設けている
ことである。この様なダイオード対りは、スイッチング
素子としてａ−Ｓｉ膜を用いた薄膜トランジスタを形成
する場合、そ′の製造工程内で簡単に形成することがで
きる。

第６図はその具体的な構造例である。即ちガラス基板２
１に行線Ａと一体的なゲート電極２２１を形成し、これ
と同時にダイオードの電極２２２を形成する。これら電
極の材料は例えばＣｒ膜やＴｉ、Ｔａ膜等である。この
上にはゲート絶縁膜としてＣＶＤ酸化膜２３が形成され
るが、そのダイオード部分には孔を開けておく。そして
この上にｉ型ａ−３ｔ膜２４　（２４１，２４２）％　
ｎ型ａ−３ｉ膜２５　（２５１，２５２＋　”・）　、
電極配線２６（２６□、２６２．２６３）を形成して、
薄膜トランジスタと共にｎｉｎダイオード対が得られる
。電極配線２６は例えばＡノであり、同じＡ、ｆ？膜に
より薄膜トランジスタのドレイン、ソース電極、ダイオ
ードのカソード電極および列線Ｓが形成される。

このようにインピーダンス素子としてダイオードを用い
れば、外部駆動回路からの信号の短絡線ＧＬへのリーク
を少なくし、しかも静電気に対しては十分な保護機能を
発揮することができる。またダイオードは、薄膜トラン
ジスタの製造工程内で同時に形成することができ、抵抗
体を用いた場合と同様、同等製造工程を複雑にすること
はない。

本発明は上記実施例に限られるものではなく、その趣旨
を逸脱しない範囲で種々変形して実施することができる
。

［発明の効果］以上述べたように本発明によれば、短絡線を、これと行
線および列線の間にインピーダンス素子を接続してアク
ティブマトリクス基板組立て後も残しておくことにより
、通常動作に影響を与えることなく、静電気対策を確実
なものとすることができる。しかも、インピーダンス素
子を設けることはアクティブマトリクス基板の製造工程
を同等複雑にすることなく実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるアクティブマトリク
ス基板の構成を示す図、第２図は他の実施例におけるア
クティブマトリクス基板の構成を示す図、第３図は第１
図および第２図の行線側の抵抗体の構成を示す図、第４
図は同じく列線側の抵抗体の構成を示す図、第５図は更
に他の実施例のアクティブマトリクス基板の構成を示す
図、第６図はそのダイオード対の構成を示す図、第７図
は従来のアクティブマトリクス基板の構成を示す図、第
８図はアクティブマトリクス基板を用いた液晶表示装置
の一画素部の等価回路図である。Ａ　（Ａ　１＊　Ａ２　＊　・・・）・・・行線、Ｓ（
Ｓ、、Ｓ２゜・・・）・・・列線、Ｃ（Ｃ＋□＋Ｃ１２
＋　・・・）・・・スイッチング素子、ＧＬ・・・短絡
線、ｒ・・・抵抗体（インピーダンス素子）　、Ｅ　（
Ｅｔ　、Ｅ２　、・・・）・・・切断線、１１・・・ａ
−Ｓｉ膜、Ｄ・・・ダイオード対（インピーダンス素子
）、２１・・・ガラス基板、２２１・・・ゲート電極、
２２２・・−アノード電極、２３−ＣＶＤ酸化膜、２４
１，２４２−ｉ型ａ−５ｔ膜、２５１〜２５＜・・−ｎ
型ａ−Ｓｉ膜、２６．〜２６３−・・電極。出願人代理人　弁理士　鈴江武彦第１図第　２　図第３図第　４　図第６図 □ 第７図

Claims

【特許請求の範囲】

（１）複数本の行線とこれと交差する複数本の列線、お
よびこれら行線と列線の各交点位置に設けられたスイッ
チング素子とを有するアクティブマトリクス基板により
表示セルの駆動を行う表示装置において、前記アクティ
ブマトリクス基板の外周部に短絡線を有し、前記行線お
よび列線はその端部がインピーダンス素子を介して前記
短絡線に接続されていることを特徴とするアクティブマ
トリクス型表示装置。
（２）前記表示セルは液晶セルである特許請求の範囲第
１項記載のアクティブマトリクス型表示装置。
（３）前記インピーダンス素子は、前記行線若しくは列
線を構成する配線材料膜または前記スイッチング素子を
構成する半導体膜のいずれかにより形成された抵抗体で
ある特許請求の範囲第１項記載のアクティブマトリクス
型表示装置。
（４）前記インピーダンス素子はダイオードである特許
請求の範囲第１項記載のアクティブマトリクス型表示装
置。