JPH02106722A - マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 - Google Patents
マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法Info
- Publication number
- JPH02106722A JPH02106722A JP63260100A JP26010088A JPH02106722A JP H02106722 A JPH02106722 A JP H02106722A JP 63260100 A JP63260100 A JP 63260100A JP 26010088 A JP26010088 A JP 26010088A JP H02106722 A JPH02106722 A JP H02106722A
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- display device
- image display
- insulated gate
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 20
- 230000001681 protective effect Effects 0.000 title description 2
- 238000012360 testing method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 abstract description 23
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 25
- 239000011521 glass Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 19
- 230000005611 electricity Effects 0.000 description 15
- 230000003068 static effect Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像表示機能を有する液晶パネル、とりわけ
絵素毎にスイッチング素子を内蔵したアクティブ型の液
晶パネルにおいて有効なマトリクス型画像表示装置の保
護回路等に関するものである。
絵素毎にスイッチング素子を内蔵したアクティブ型の液
晶パネルにおいて有効なマトリクス型画像表示装置の保
護回路等に関するものである。
従来の技術
近年の微細加工技術、液晶材料及び実装技術等の進歩に
より２−６インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する２
枚のガラス板の一方にＲＧＢの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルてはクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。このような液晶パネ
ルは、走査線としてはＩ ２０−２４０本、信号線とし
ては２４０−７２０本程度のマトリクス編成が標準的で
、例えば第９図に示すように液晶パネル１を構成する一
方のガラス基板２上に形成された走査線の電極端子群６
（図示せず）に駆動信号を供給する半導体集積回路チッ
プ３を直接接続するシーオーシ”−（以下Ｃ０Ｇ（Ｃｈ
１１）−０ｎＧｌａｓｓ）という）方式や、例えばポ
リイミド系樹脂薄膜をベースとし、金メツキされた銅箔
の端子群（図示せず）を有する接続フィルム４を信号線
の電極端子群５に接着剤で圧接しながら固定する方式な
どの実装手段ξこよって電気信号が画像表示部に供給さ
れる。ここでは便宜上皿つの実装方式を同時に図示して
いるが、実際にはいずれかの実装方式が選ばれることは
言うまでもない。なお、７．８は液晶パネル１中火の画
像表示部と信号線及び走査線の電極端子群５．６との間
を接続する配線路で、必ずしも電極端子群と同じ導電材
で構成される必要はない。
より２−６インチ程度の小さなサイズではあるが、液晶
パネルで実用上支障ないテレビジョン画像が商用ベース
で得られるようになってきた。液晶パネルを構成する２
枚のガラス板の一方にＲＧＢの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルてはクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。このような液晶パネ
ルは、走査線としてはＩ ２０−２４０本、信号線とし
ては２４０−７２０本程度のマトリクス編成が標準的で
、例えば第９図に示すように液晶パネル１を構成する一
方のガラス基板２上に形成された走査線の電極端子群６
（図示せず）に駆動信号を供給する半導体集積回路チッ
プ３を直接接続するシーオーシ”−（以下Ｃ０Ｇ（Ｃｈ
１１）−０ｎＧｌａｓｓ）という）方式や、例えばポ
リイミド系樹脂薄膜をベースとし、金メツキされた銅箔
の端子群（図示せず）を有する接続フィルム４を信号線
の電極端子群５に接着剤で圧接しながら固定する方式な
どの実装手段ξこよって電気信号が画像表示部に供給さ
れる。ここでは便宜上皿つの実装方式を同時に図示して
いるが、実際にはいずれかの実装方式が選ばれることは
言うまでもない。なお、７．８は液晶パネル１中火の画
像表示部と信号線及び走査線の電極端子群５．６との間
を接続する配線路で、必ずしも電極端子群と同じ導電材
で構成される必要はない。
９は全ての絵素に共通の対抗電極を有す”るもう１枚の
ガラス板で、２枚のガラス板２．９はスベサ乙こよって
所定の距離を隔てて形成され、その間隙はシール材と封
口材て封止された閉空間になっており、閉空間には液晶
が充填されている。多くの場合、カラス板の閉空間側に
着色層と称する染料または顔料のいずれか一方もしくは
両方を含む有機薄膜が被着されて色表示機能が与えられ
るのでカラス基板９はカラーフィルタと呼はれる。
ガラス板で、２枚のガラス板２．９はスベサ乙こよって
所定の距離を隔てて形成され、その間隙はシール材と封
口材て封止された閉空間になっており、閉空間には液晶
が充填されている。多くの場合、カラス板の閉空間側に
着色層と称する染料または顔料のいずれか一方もしくは
両方を含む有機薄膜が被着されて色表示機能が与えられ
るのでカラス基板９はカラーフィルタと呼はれる。
そして液晶材の性質によってはカラス板９上面またはガ
ラス板２下面のいずれかもしくは両面上に偏光板が貼付
され、液晶パネル１は電気光学素子として機能する。
ラス板２下面のいずれかもしくは両面上に偏光板が貼付
され、液晶パネル１は電気光学素子として機能する。
第１０図は、スイッチング素子として絶縁ゲート型トラ
ンジスタｌＯを絵素毎に配置したアクティブ型液晶パネ
ルの等価回路図であり、第１１図は同パネルの要部断面
図である。実線で描かれた素子は一方のガラス基板２上
に、そして破線で描かれた素子はもう一方のガラス基板
９上に形成されている。走査線１１（８）と信号線１２
（７）は、例えば非晶質シリコンを半導体層とし、シリ
コン窒化膜（Ｓｉ３Ｎａ）をゲー）・絶縁膜とする薄膜
トランジスタ１０の形成と同時にカラス基板２上に作製
される。液晶セル１３はカラス基板２−Ｈに形成された
透明導電性の絵素電極１４と、カラーフィルタ９上に形
成された同じく透明導電性の対抗電極１５と、２枚のガ
ラス板で構成された閉空間を満たす液晶１６とで構成さ
れ、電気的にはコンデンサと同じ扱いを受ける。
ンジスタｌＯを絵素毎に配置したアクティブ型液晶パネ
ルの等価回路図であり、第１１図は同パネルの要部断面
図である。実線で描かれた素子は一方のガラス基板２上
に、そして破線で描かれた素子はもう一方のガラス基板
９上に形成されている。走査線１１（８）と信号線１２
（７）は、例えば非晶質シリコンを半導体層とし、シリ
コン窒化膜（Ｓｉ３Ｎａ）をゲー）・絶縁膜とする薄膜
トランジスタ１０の形成と同時にカラス基板２上に作製
される。液晶セル１３はカラス基板２−Ｈに形成された
透明導電性の絵素電極１４と、カラーフィルタ９上に形
成された同じく透明導電性の対抗電極１５と、２枚のガ
ラス板で構成された閉空間を満たす液晶１６とで構成さ
れ、電気的にはコンデンサと同じ扱いを受ける。
着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層１７は先述したように、カラーフィルタ９の
閉空間側て絵素電極１４に対応してＲＧＢの三原色で所
定の配列に従って配置されている。全ての絵素電極１４
に共通の対抗電極１５は着色層１７の存在による電圧配
分損失を避けるためここは図示したように着色Ｎ１７上
に形成される。液晶１６に接して２枚のガラス板りに被
着されたポリイミド系樹脂薄膜［１８は液晶分子を決め
られた方向に揃えるための配向膜である。加えて液晶１
６にツイスト・ネマチック（Ｔ Ｎ ’）型のものを用
いろ場合にはＬ下に２枚の偏光板１９を必要とする。
なる着色層１７は先述したように、カラーフィルタ９の
閉空間側て絵素電極１４に対応してＲＧＢの三原色で所
定の配列に従って配置されている。全ての絵素電極１４
に共通の対抗電極１５は着色層１７の存在による電圧配
分損失を避けるためここは図示したように着色Ｎ１７上
に形成される。液晶１６に接して２枚のガラス板りに被
着されたポリイミド系樹脂薄膜［１８は液晶分子を決め
られた方向に揃えるための配向膜である。加えて液晶１
６にツイスト・ネマチック（Ｔ Ｎ ’）型のものを用
いろ場合にはＬ下に２枚の偏光板１９を必要とする。
ＲＧ Ｂの着色層１７の境界に低反射性の不透明膜２０
を配置すると、カラス基板２上の信号線等の配線層から
の反射光を防止できてコントラスト比が向」ニし、また
スイ・ソチンク素子１０の外部光照射によるリーク電流
の増大が防げて強い外光の下でも動作させることが可能
となり、ブラックマトリクスとして実用化されている。
を配置すると、カラス基板２上の信号線等の配線層から
の反射光を防止できてコントラスト比が向」ニし、また
スイ・ソチンク素子１０の外部光照射によるリーク電流
の増大が防げて強い外光の下でも動作させることが可能
となり、ブラックマトリクスとして実用化されている。
ブラックマトリクス材の構成も多数考えられるが、着色
層の境界に於ける段差の発生状況と光の透過率を考慮す
ると、コスト高にはなるか０．１μｍ程度の膜厚のＣｒ
薄膜が簡便である。
層の境界に於ける段差の発生状況と光の透過率を考慮す
ると、コスト高にはなるか０．１μｍ程度の膜厚のＣｒ
薄膜が簡便である。
なお、第１０図において蓄積容量２１はアクティブ型の
液晶パネルとしては必ずしも必須の構成要素とは限らな
いが、駆動用信号源の利用効率の向上、浮遊寄生容量の
障害の抑制及び高温動作時の画像のちらつき（フリッカ
）防止等には効果的存在で適宜採用される。また理解を
簡単にするため、薄膜トランジスタ１０、走査線１１、
信号線１２、及び蓄積室ｔ２１に加えて光源などの主要
因子は第 １１図では省略されている。
液晶パネルとしては必ずしも必須の構成要素とは限らな
いが、駆動用信号源の利用効率の向上、浮遊寄生容量の
障害の抑制及び高温動作時の画像のちらつき（フリッカ
）防止等には効果的存在で適宜採用される。また理解を
簡単にするため、薄膜トランジスタ１０、走査線１１、
信号線１２、及び蓄積室ｔ２１に加えて光源などの主要
因子は第 １１図では省略されている。
以上述へたようにアクティブ型液晶パネルは、スイッチ
ング素子と絵素電極とよりなる重位絵素が多数配置され
、単位絵素間を結ぶ信号線や走査線などの電極線と、実
装に対応した電極端子群とを有するガラス板のような絶
縁性基板と、もう−枚のガラス板との精密組立によって
得られる。従って半導体集積回路と殆ど同じ様な装置、
環境、手法が必要であり、事実、／４ ｍオーダーのパ
ターン形成、薄膜堆積、液晶セル厚を対象とした製作技
術を駆使し・でいる。
ング素子と絵素電極とよりなる重位絵素が多数配置され
、単位絵素間を結ぶ信号線や走査線などの電極線と、実
装に対応した電極端子群とを有するガラス板のような絶
縁性基板と、もう−枚のガラス板との精密組立によって
得られる。従って半導体集積回路と殆ど同じ様な装置、
環境、手法が必要であり、事実、／４ ｍオーダーのパ
ターン形成、薄膜堆積、液晶セル厚を対象とした製作技
術を駆使し・でいる。
クリーンルームにおいては湿度を５０％程度に制御しな
がらダストの極めて少ないエアーを循環させでいるため
、液晶パネルを構成するガラス板の帯電する危険性を完
全に避けることは否可能である。絶縁性基板上に形成さ
れた半導体素子が静電気によって簡単に破壊されること
は歴史的にみてもＭＯＳ型半導体素子、ＳＯ８半導体素
子そしてＧ ａ Ａ ｓ系半導体素子と明らかなように
、液晶パネルにおいても例外ではない。配向膜のラビン
グ処理においては、乾燥した布による摩擦接触が与えら
れるので、特に注意を要する。
がらダストの極めて少ないエアーを循環させでいるため
、液晶パネルを構成するガラス板の帯電する危険性を完
全に避けることは否可能である。絶縁性基板上に形成さ
れた半導体素子が静電気によって簡単に破壊されること
は歴史的にみてもＭＯＳ型半導体素子、ＳＯ８半導体素
子そしてＧ ａ Ａ ｓ系半導体素子と明らかなように
、液晶パネルにおいても例外ではない。配向膜のラビン
グ処理においては、乾燥した布による摩擦接触が与えら
れるので、特に注意を要する。
もちろん、イオナイザーや除電ブロー等の補助手段を用
いて静電気による帯電量を低下させる取り組みも実施さ
れてはいるが、ガラス基板上にスイッンク素子を形成す
る工程、２枚のガラス板を液晶パネル化する工程、接続
フィルムまたは半導体チップによる実装工程と大きくわ
けても三つの長い製造工程を乗り切るのはかなり困難な
状況である。 静電気対策の一例として第１２図に示し
たような先願例が開示されている。スイッチング素子と
して絶縁ゲート型トランジスタ １０を採用した場合、
静電気によって破壊もしくは特性の劣化を最も受は易い
のは言うまでもなくゲート絶縁膜である。そこで短絡線
２２を導入し、走査線１１と信号線１２とを電気的に短
絡してゲート絶縁膜に静電気による高い電圧が加わらな
いようにしたものである。
いて静電気による帯電量を低下させる取り組みも実施さ
れてはいるが、ガラス基板上にスイッンク素子を形成す
る工程、２枚のガラス板を液晶パネル化する工程、接続
フィルムまたは半導体チップによる実装工程と大きくわ
けても三つの長い製造工程を乗り切るのはかなり困難な
状況である。 静電気対策の一例として第１２図に示し
たような先願例が開示されている。スイッチング素子と
して絶縁ゲート型トランジスタ １０を採用した場合、
静電気によって破壊もしくは特性の劣化を最も受は易い
のは言うまでもなくゲート絶縁膜である。そこで短絡線
２２を導入し、走査線１１と信号線１２とを電気的に短
絡してゲート絶縁膜に静電気による高い電圧が加わらな
いようにしたものである。
発明が解決しようとする課題
しかしながら、この先願例は以下に述べるような幾つか
の課題を抱えている。
の課題を抱えている。
まず、短絡線２２が存在したままではマトリクス型画像
表示装置またはアクティブ基板として機能しないことで
ある。また、当然の事であるが走査線や信号線の断線チ
エツク、走査線と信号線との間のクロスリークといった
検査も出来ない。歩留まりが著しく高く、これらの検査
が不要となるためには、いましばらくの時間を要するで
あろうし、もっと製作し易い、言い替えれば設計と製作
に対するマージン（余裕度）を大きく出来るようなデバ
イス開発を必要とする。
表示装置またはアクティブ基板として機能しないことで
ある。また、当然の事であるが走査線や信号線の断線チ
エツク、走査線と信号線との間のクロスリークといった
検査も出来ない。歩留まりが著しく高く、これらの検査
が不要となるためには、いましばらくの時間を要するで
あろうし、もっと製作し易い、言い替えれば設計と製作
に対するマージン（余裕度）を大きく出来るようなデバ
イス開発を必要とする。
従っで、アクティブ基板単体の電気検査を可能ならしめ
るためには、短絡線をアクティブ基板と同時に形成する
ことは出来ず、アクティブ基板の電気検査終了後に新た
に短絡線の製作工程を付加することになる。このため、
コスト高と二次的な不良が発生することは言うまでもな
いだろうし、実装工程におりる静電気ζこ対しては依然
として改善されていない。
るためには、短絡線をアクティブ基板と同時に形成する
ことは出来ず、アクティブ基板の電気検査終了後に新た
に短絡線の製作工程を付加することになる。このため、
コスト高と二次的な不良が発生することは言うまでもな
いだろうし、実装工程におりる静電気ζこ対しては依然
として改善されていない。
本発明は、このような従来技術の課題を解決することを
１」的とする。
１」的とする。
課題を解決するための手段
本発明は、まず走査線及び信号線を適当な単位で並列に
接続してブロック化し、前記ブロック間を高抵抗素子と
絶縁ゲート型トランジスタで接続した状態で、液晶パネ
ルを構成する一方のアクティブ基板の製作を終え、つき
にパネル刊み立て終了後または実装工程終了後に前記並
列接続と高抵抗素子及び絶縁ゲート型トランジスタの接
続を解除する事によって目的を達成するものである。
接続してブロック化し、前記ブロック間を高抵抗素子と
絶縁ゲート型トランジスタで接続した状態で、液晶パネ
ルを構成する一方のアクティブ基板の製作を終え、つき
にパネル刊み立て終了後または実装工程終了後に前記並
列接続と高抵抗素子及び絶縁ゲート型トランジスタの接
続を解除する事によって目的を達成するものである。
作用
本発明によれは、走査線や信号線は適当な単位で並列に
接続してブロック化されているので同一アロツク内の断
線チエツクは不可能であるが、各ブロック間は高抵抗素
子あるいはＯＦＦ状態の絶縁ゲート型トランジスタで接
続されているので異種ブロック間のクロスリーク測定は
可能である。
接続してブロック化されているので同一アロツク内の断
線チエツクは不可能であるが、各ブロック間は高抵抗素
子あるいはＯＦＦ状態の絶縁ゲート型トランジスタで接
続されているので異種ブロック間のクロスリーク測定は
可能である。
また高抵抗素子が走査線群と信号線群との間に蓄えられ
た静電気による帯電を徐々に放電してくれるので、急激
な放電または充電を避けることが可能となり、スイッチ
ング素子である絶縁ゲート型トランジスタの破壊または
特性の劣化による歩留まりの低下が阻止されろ。
た静電気による帯電を徐々に放電してくれるので、急激
な放電または充電を避けることが可能となり、スイッチ
ング素子である絶縁ゲート型トランジスタの破壊または
特性の劣化による歩留まりの低下が阻止されろ。
実施例
以下に、本発明の実施例を図面を参照して説明する。
走査線や信号線等の電極線を適当な栄位で並列に接続し
てブロック化する手法を第１図に示す。
てブロック化する手法を第１図に示す。
第１図には、例えば２４０本の走査線を６０本ずつ４箇
のブロック（Ｃ； １−Ｃ；４）に分割し、３６０本の
信号線を６０本ずつ６箇のブロック（ＳｌＳ６）に分割
して電極端子群を周辺部乙こ配置したアクティブ基板２
となるガラス板２３を示す。
のブロック（Ｃ； １−Ｃ；４）に分割し、３６０本の
信号線を６０本ずつ６箇のブロック（ＳｌＳ６）に分割
して電極端子群を周辺部乙こ配置したアクティブ基板２
となるガラス板２３を示す。
走査線側の電極端子群６の一端には検査端子２４が、そ
して信号線側の電極端子群５の一端には検査端子２５と
２６がそれぞれ配置されている。２７は切断線で、切断
線より外側の領域は不要となって廃棄され、残りの部分
がアクティブ基板２として用いられる。
して信号線側の電極端子群５の一端には検査端子２５と
２６がそれぞれ配置されている。２７は切断線で、切断
線より外側の領域は不要となって廃棄され、残りの部分
がアクティブ基板２として用いられる。
第２図は信号線側の電極端子群５の１−丁の検査端子２
５．２６近傍の部分拡大図を示す。上側のブロック（Ｓ
ｌ、Ｓ３．Ｓ５）には奇数番号の信号線に対応した、そ
して下側のブロック（Ｓ２゜Ｓ４．Ｓ６）ここは偶数番
号の信号線に対応した電極端子が配置されている。これ
は表示画像の均質化を計るためと、信号線に映像信号を
供給する駆動回路の消費電力を低減させるための一般的
な配置である。一つの検査端子で所定の数の信号線を全
て並列に接続するためには、電極端子５よりの延長線２
８を連結する接続線２９が明断線２７より外側（こ配置
されていれは良い。すなわち、切断によって全ての電極
端子が独立する。
５．２６近傍の部分拡大図を示す。上側のブロック（Ｓ
ｌ、Ｓ３．Ｓ５）には奇数番号の信号線に対応した、そ
して下側のブロック（Ｓ２゜Ｓ４．Ｓ６）ここは偶数番
号の信号線に対応した電極端子が配置されている。これ
は表示画像の均質化を計るためと、信号線に映像信号を
供給する駆動回路の消費電力を低減させるための一般的
な配置である。一つの検査端子で所定の数の信号線を全
て並列に接続するためには、電極端子５よりの延長線２
８を連結する接続線２９が明断線２７より外側（こ配置
されていれは良い。すなわち、切断によって全ての電極
端子が独立する。
第３図は走査線側の電極端子群６の左右の検査端子２４
．３０近傍の部分拡大図を示す。このように走査線１１
の両端に検査端子を配置すると、走査線１１に断線箇所
３１が存在していても、走査線１１と信号線１２との間
の短絡を見逃す恐れがなくなり好都合となるので、スペ
ースの許す限り検査端子を配置すると良い。しかしなが
ら、断線と短絡が同時に起こる確率は一般的には高くな
いので、検査端子は一つでも十分な場合が多い。
．３０近傍の部分拡大図を示す。このように走査線１１
の両端に検査端子を配置すると、走査線１１に断線箇所
３１が存在していても、走査線１１と信号線１２との間
の短絡を見逃す恐れがなくなり好都合となるので、スペ
ースの許す限り検査端子を配置すると良い。しかしなが
ら、断線と短絡が同時に起こる確率は一般的には高くな
いので、検査端子は一つでも十分な場合が多い。
切断の他にも電極線の直列状態を解除する方法は幾つか
考えられ、第４図にその一例としで、例えばＣＯＧ実装
に対応して小さな電極端子群５を配置した場合を示す。
考えられ、第４図にその一例としで、例えばＣＯＧ実装
に対応して小さな電極端子群５を配置した場合を示す。
この場合には電極端子５よりの延長線２８の材質を選ぶ
ことにより、他の導電性線路を消失する事なく延長線２
８を食刻で除去することも出来るし、必要とならは適当
な絶縁膜で延長線２８を被い、開口部３２を延長線２８
上に形成しておき適宜選択的に延長線２８を食刻て除去
しても差し支えないや この場合においても電極線の並
列化のための新たな工程の発生を防ぐ事は、例えは延長
線２８をゲー１− （走査線）配線１２と同し製造工程
で形成することにより容易に達成し得ることが証明され
よう。
ことにより、他の導電性線路を消失する事なく延長線２
８を食刻で除去することも出来るし、必要とならは適当
な絶縁膜で延長線２８を被い、開口部３２を延長線２８
上に形成しておき適宜選択的に延長線２８を食刻て除去
しても差し支えないや この場合においても電極線の並
列化のための新たな工程の発生を防ぐ事は、例えは延長
線２８をゲー１− （走査線）配線１２と同し製造工程
で形成することにより容易に達成し得ることが証明され
よう。
第５図は本発明の実施例によるアクティブ基板１−の配
置図を示す。延長線２８と接続線２９を用いた接続手段
によって並列に接続された同種のブロック間、Ｇ１−Ｇ
２．Ｇ２−に３．Ｇ３−Ｃ；４及び５ｌ−５３，Ｓ３−
５５．Ｓ２−５４，５４Ｓ６間と、異種のブロック間、
Ｇ１−５１．Ｇ４−８２間に高抵抗素子３３を接続した
状態でアクティブ基板の形成を終えたものである。高抵
抗素子の作製については後で詳細に述へるが、高抵抗で
あるがゆえに上述したブロック間に検査の為に電圧が印
加されても高抵抗素子を流れる電流は小さく、走査線と
信号線間のブロック化された状態での短絡試験に与える
誤差を実用上支障ない程度に納めることは容易である。
置図を示す。延長線２８と接続線２９を用いた接続手段
によって並列に接続された同種のブロック間、Ｇ１−Ｇ
２．Ｇ２−に３．Ｇ３−Ｃ；４及び５ｌ−５３，Ｓ３−
５５．Ｓ２−５４，５４Ｓ６間と、異種のブロック間、
Ｇ１−５１．Ｇ４−８２間に高抵抗素子３３を接続した
状態でアクティブ基板の形成を終えたものである。高抵
抗素子の作製については後で詳細に述へるが、高抵抗で
あるがゆえに上述したブロック間に検査の為に電圧が印
加されても高抵抗素子を流れる電流は小さく、走査線と
信号線間のブロック化された状態での短絡試験に与える
誤差を実用上支障ない程度に納めることは容易である。
他方、この高抵抗素子３３かアクティブ基板上に存在し
、かつ電極線の並列状態が維持されるかぎり、アクティ
ブ基板を有するカラス板２３が如何に高く帯電しても、
スイッチング素子である絶縁ゲート型トランジスタ１０
のゲート絶縁膜が破壊されるほとの電圧が発生すること
は有り得ない。従っで、パネル組立終了後においてもブ
ロック化されたままの状態で画像検査を行うのであれは
、静電気による破壊や二次不良の恐れは皆無となる。実
装工程終了後には電極線の独立化が実施されるのは「う
までもないことであるし、実装工程終了後には接続され
た駆動回路や半導体集積回路チップが静電気に対して液
晶パネルを防御する機能を発揮するので、液晶パネルが
損傷を受けることは無くなる。
、かつ電極線の並列状態が維持されるかぎり、アクティ
ブ基板を有するカラス板２３が如何に高く帯電しても、
スイッチング素子である絶縁ゲート型トランジスタ１０
のゲート絶縁膜が破壊されるほとの電圧が発生すること
は有り得ない。従っで、パネル組立終了後においてもブ
ロック化されたままの状態で画像検査を行うのであれは
、静電気による破壊や二次不良の恐れは皆無となる。実
装工程終了後には電極線の独立化が実施されるのは「う
までもないことであるし、実装工程終了後には接続され
た駆動回路や半導体集積回路チップが静電気に対して液
晶パネルを防御する機能を発揮するので、液晶パネルが
損傷を受けることは無くなる。
第６図は本発明の他の実施例によるアクティブ基板上の
配置図を示す。第５図との差異は異種のブロック間、Ｇ
１−５１． Ｇ４−３２間にダイオード接続された絶
縁ゲート型トランジスタ３４が配置されていることにあ
る。製造工程の増加を避けるためこのトランジスタはス
イッチング素子である薄膜トランジスタ１０と同一の工
程で作製されることは言うまでもない。静電気に対する
保護能力だけから考えれは、二つのダイオード接続され
たトランジスタを逆方向にかつ並列に配置するのか望ま
しい。しかしながら、その場合には走査線と信号線との
間の短絡試験時には印加電圧の極性によらず、必すどち
らかがＯＮしてしまうので短絡試験を行うことが出来な
くなる。そこで静電気に対する保護能力は片方向にしか
有効に作用しないがトランジスタは一つとし、短絡試験
に対応できるようにダイオードの方向を決める必要があ
る。−船釣には短絡試験時には信号線側をゼロ電位とし
、走査線側ζこ正の電圧を印加するので保護用トランジ
スタ３４のゲートは信号線側に接続することになる。他
方、ＯＦＦ状態のトランジスタ３４−は高抵抗素子３３
と同じ機能を発揮する。
配置図を示す。第５図との差異は異種のブロック間、Ｇ
１−５１． Ｇ４−３２間にダイオード接続された絶
縁ゲート型トランジスタ３４が配置されていることにあ
る。製造工程の増加を避けるためこのトランジスタはス
イッチング素子である薄膜トランジスタ１０と同一の工
程で作製されることは言うまでもない。静電気に対する
保護能力だけから考えれは、二つのダイオード接続され
たトランジスタを逆方向にかつ並列に配置するのか望ま
しい。しかしながら、その場合には走査線と信号線との
間の短絡試験時には印加電圧の極性によらず、必すどち
らかがＯＮしてしまうので短絡試験を行うことが出来な
くなる。そこで静電気に対する保護能力は片方向にしか
有効に作用しないがトランジスタは一つとし、短絡試験
に対応できるようにダイオードの方向を決める必要があ
る。−船釣には短絡試験時には信号線側をゼロ電位とし
、走査線側ζこ正の電圧を印加するので保護用トランジ
スタ３４のゲートは信号線側に接続することになる。他
方、ＯＦＦ状態のトランジスタ３４−は高抵抗素子３３
と同じ機能を発揮する。
第２の実施例においては、異種ブロック間の保護素子が
ダイオードであるため片方向ではあるが静電気に対する
保護能力が著しく強化されるものの、画像表示のために
所定の信号電圧、走査線側で一５Ｖ〜１５■、信号線側
で２Ｖ〜１５Ｖが印加されるとトランジスタ３３がＯＮ
状態となってしまうので、画像表示検査機の信号線側の
出力インピーダンスを余程低くしておかないと正常な画
像が得られないことは注意すべきである。最終的にはト
ランジスタ３３は接続を解除される。これに対しで、高
抵抗素子３２が駆動回路に及ぼず影響は極めて少なく、
必ずしも接続を解除する必要はない。
ダイオードであるため片方向ではあるが静電気に対する
保護能力が著しく強化されるものの、画像表示のために
所定の信号電圧、走査線側で一５Ｖ〜１５■、信号線側
で２Ｖ〜１５Ｖが印加されるとトランジスタ３３がＯＮ
状態となってしまうので、画像表示検査機の信号線側の
出力インピーダンスを余程低くしておかないと正常な画
像が得られないことは注意すべきである。最終的にはト
ランジスタ３３は接続を解除される。これに対しで、高
抵抗素子３２が駆動回路に及ぼず影響は極めて少なく、
必ずしも接続を解除する必要はない。
走査線と信号線との並列状態、保護用の高抵抗素子とト
ランジスタの電極端子群との接続状態を解除する機会は
、アクティブ基板の電気検査終了後、パネル組み立て終
了後及び実装工程終了後と３回あり、いつ実施するかは
各種検査方式、実装方式そして静電気対策との兼ね合い
によって決定すればよい。第７図と第８図には保護素子
である高抵抗素子３３と絶縁ゲート型トランジスタ３４
を構成する手段を示す。
ランジスタの電極端子群との接続状態を解除する機会は
、アクティブ基板の電気検査終了後、パネル組み立て終
了後及び実装工程終了後と３回あり、いつ実施するかは
各種検査方式、実装方式そして静電気対策との兼ね合い
によって決定すればよい。第７図と第８図には保護素子
である高抵抗素子３３と絶縁ゲート型トランジスタ３４
を構成する手段を示す。
第７図（ａ）は本発明者が特開昭５７−９５３４３号公
報において開示した絶縁ゲート型トランジスタと、同時
に得られる高抵抗素子の平面配置図を示し、それらのＡ
−Ａ’綿線上よびＢ−Ｂ”線上の断面図を第７図（ｂ）
に示す。絶縁ゲート型トランジスタと高抵抗素子との構
成上の差異は、ゲート１１が不純物を含まずチャネルと
なる非晶質シリコン層３５下に存在するかどうかで決定
される。詳細な製造方法については省略するか、その他
の部位は ４０がゲート絶縁膜、３６．３７がソース・
ドレイン配線、３８はチャネルとソス・ドレイン配線と
のオーミック特性改善のための不純物を含む非晶質シリ
コン層であり、４１．４２は不純物を含まないので高抵
抗となる非晶質シリコンＪｉ３５への配線であり、４３
はゲート１１へのコンタクト・ホールで、４４はゲート
配線である。そして３８はエツチング・ストッパとして
のシリコン窒化膜である。
報において開示した絶縁ゲート型トランジスタと、同時
に得られる高抵抗素子の平面配置図を示し、それらのＡ
−Ａ’綿線上よびＢ−Ｂ”線上の断面図を第７図（ｂ）
に示す。絶縁ゲート型トランジスタと高抵抗素子との構
成上の差異は、ゲート１１が不純物を含まずチャネルと
なる非晶質シリコン層３５下に存在するかどうかで決定
される。詳細な製造方法については省略するか、その他
の部位は ４０がゲート絶縁膜、３６．３７がソース・
ドレイン配線、３８はチャネルとソス・ドレイン配線と
のオーミック特性改善のための不純物を含む非晶質シリ
コン層であり、４１．４２は不純物を含まないので高抵
抗となる非晶質シリコンＪｉ３５への配線であり、４３
はゲート１１へのコンタクト・ホールで、４４はゲート
配線である。そして３８はエツチング・ストッパとして
のシリコン窒化膜である。
第７図に示した不純物を含む非晶質シリコン層はプラズ
マＣＶ Ｉ）による被着形成によって得られるが、一方
不純物を含まない非晶質シリコン層に不純物をドープす
ることるこよっても不純物を含む非晶質シリコン層を得
ることは可能であり、例えはプラズマ照射（イオン・シ
ャワー）は耐熱性の低い非晶質シリコンに適したドーピ
ング技術で、ごく最近開発されたばかりである。
マＣＶ Ｉ）による被着形成によって得られるが、一方
不純物を含まない非晶質シリコン層に不純物をドープす
ることるこよっても不純物を含む非晶質シリコン層を得
ることは可能であり、例えはプラズマ照射（イオン・シ
ャワー）は耐熱性の低い非晶質シリコンに適したドーピ
ング技術で、ごく最近開発されたばかりである。
第８図（ａ）には本発明者が別出願した絶縁ゲート型ト
ランジスタと、同時に得られる高抵抗素子の平面配置図
を示し、それらのＡ −Ａ ’線」−およびＢ−Ｂ’綿
線上断面図を第８図（ｂ）に示す。
ランジスタと、同時に得られる高抵抗素子の平面配置図
を示し、それらのＡ −Ａ ’線」−およびＢ−Ｂ’綿
線上断面図を第８図（ｂ）に示す。
シリコン窒化膜３９は不純物のプラズマドーピングに対
してマスク材とＬノで機能し、シリコン窒化膜３９下の
不純物を含まない非晶質シリコン層３５がチャネルを構
成している。また高抵抗素子は不純物を含む非晶質シリ
コン［３Ｂで構成されるので、第７図に示した高抵抗素
子と比べると、その平面的な大きざを導電率が高くなっ
た分だけ小さくする事ができで、マトリクス型画像表示
装置におけるパターン配置の設計が容易となる利点が生
じて来る。
してマスク材とＬノで機能し、シリコン窒化膜３９下の
不純物を含まない非晶質シリコン層３５がチャネルを構
成している。また高抵抗素子は不純物を含む非晶質シリ
コン［３Ｂで構成されるので、第７図に示した高抵抗素
子と比べると、その平面的な大きざを導電率が高くなっ
た分だけ小さくする事ができで、マトリクス型画像表示
装置におけるパターン配置の設計が容易となる利点が生
じて来る。
高抵抗素子３３および絶縁ゲート型トランジスタ３４の
保護素子としての能力は走査線や信号線の抵抗値やブロ
ック化された電極線の本数等によって大きく左右され、
検査規格との兼ね合も考慮のろえ決定される。具体的設
計事項としてはスイッチング素子である薄膜トランジス
タ１０の製作とのコンパチビリティから高抵抗チャネル
層３５または不純物を含む非晶質シリコン層３８の幅Ｗ
と長さしとの比Ｗ／Ｌで大きさを決定するのが一般的で
ある。Ｌを大きくできれは、これらの保護素子のパター
ン不良による二次的な不良を回避する事が容易となるこ
とは明かであろう。
保護素子としての能力は走査線や信号線の抵抗値やブロ
ック化された電極線の本数等によって大きく左右され、
検査規格との兼ね合も考慮のろえ決定される。具体的設
計事項としてはスイッチング素子である薄膜トランジス
タ１０の製作とのコンパチビリティから高抵抗チャネル
層３５または不純物を含む非晶質シリコン層３８の幅Ｗ
と長さしとの比Ｗ／Ｌで大きさを決定するのが一般的で
ある。Ｌを大きくできれは、これらの保護素子のパター
ン不良による二次的な不良を回避する事が容易となるこ
とは明かであろう。
以ト述べたように、製造工程を増加させる事なく、クロ
スショート検査と、画像検査が実施できるので、品質管
理や工程管理のためのデータ収集が可能である。信号線
と走査線が並列接続でブロック化されているので、パネ
ル組み立て後の画像検査において簡単な検査機で実動作
状態の駆動ができ、特性面の評価が充実する利点は大き
い。断線に関しての情報はマトリクス基板状では得るこ
とはてきないが、本発明者が特願昭６１−１４５２３３
７号出願にて開示したように、走査線や信号線の両端に
接続端子を設けるとともに、画像表示部周辺に走査線と
信号線のいずれとも電気的に分離された救済線を設け、
断線の発生した走査線や信号線に対しては接続端子と救
済線との接続により、両端から電気信号を供給ずれは見
掛は上無断線とする事ができるので、本発明に特願昭６
１−１４５２３７号出願の技術を併用すれば断線不良は
考慮する必要の無い欠陥となる。事実、断線が発生する
確率は、６インチ角基板を用いた３インチの液晶テレビ
用マトリクス装置の量産工程においても１０％程度であ
り、しかも１パネル当り１本の断線が最も多く、４本を
越えるような異常事態の発生は殆ど記録されていない。
スショート検査と、画像検査が実施できるので、品質管
理や工程管理のためのデータ収集が可能である。信号線
と走査線が並列接続でブロック化されているので、パネ
ル組み立て後の画像検査において簡単な検査機で実動作
状態の駆動ができ、特性面の評価が充実する利点は大き
い。断線に関しての情報はマトリクス基板状では得るこ
とはてきないが、本発明者が特願昭６１−１４５２３３
７号出願にて開示したように、走査線や信号線の両端に
接続端子を設けるとともに、画像表示部周辺に走査線と
信号線のいずれとも電気的に分離された救済線を設け、
断線の発生した走査線や信号線に対しては接続端子と救
済線との接続により、両端から電気信号を供給ずれは見
掛は上無断線とする事ができるので、本発明に特願昭６
１−１４５２３７号出願の技術を併用すれば断線不良は
考慮する必要の無い欠陥となる。事実、断線が発生する
確率は、６インチ角基板を用いた３インチの液晶テレビ
用マトリクス装置の量産工程においても１０％程度であ
り、しかも１パネル当り１本の断線が最も多く、４本を
越えるような異常事態の発生は殆ど記録されていない。
クロス・ショートや液晶パネルの特性に関する情報は、
突発的な工程不良の早期発見、特性改善さらには歩留り
向上環を目的とする生産管理にとっては極めて実用的な
価値を持つ。また検査工程毎に不良品を除外して次工程
に進めないことは、カラーフィルタや実装部品等の高価
な主要部品を無駄に消費しないという意味で、液晶パネ
ル生産時のロスコスト低減の度合は歩留まりが低いほど
効果的である。
突発的な工程不良の早期発見、特性改善さらには歩留り
向上環を目的とする生産管理にとっては極めて実用的な
価値を持つ。また検査工程毎に不良品を除外して次工程
に進めないことは、カラーフィルタや実装部品等の高価
な主要部品を無駄に消費しないという意味で、液晶パネ
ル生産時のロスコスト低減の度合は歩留まりが低いほど
効果的である。
２＋−
発明の効果
以−１−説明したように、本発明によれは、設計と製作
に対するマージン（余裕度）を大きく出来、アクティブ
基板の検査を可能ならしめ、このため、コスト低Ｆと二
次的な不良の回避を実現でき、また静電気を特徴とする
特性劣化やふとまりの低下は著しく減少し、生産性の向
上が実現できる。
に対するマージン（余裕度）を大きく出来、アクティブ
基板の検査を可能ならしめ、このため、コスト低Ｆと二
次的な不良の回避を実現でき、また静電気を特徴とする
特性劣化やふとまりの低下は著しく減少し、生産性の向
上が実現できる。
第１図は本発明に係るマトリクス型画像表示装置の保護
回路の一実施例における電極線を並列に接続してブロッ
ク化するための配置図、第２図−第４図ＣＪ同実施例の
並列接続を解除する手法を示す配置図、第５図と第６図
は同実施例の保護素子の配置図、第７図と第８図は同保
護素子と同時に形成される絶縁ゲート型ｌ・ランジスタ
と同保護素子の平面配置図と要部断面図を示し、第９図
は従来の液晶パネルへの実装手段を示す斜視図、第１０
図はアクティブ型液晶パネルの等価回路必、第１１図は
同パネルの要部断面図、第１２図は先願例で開示された
静電気対策の一例の等価回謙旺ある。 １・・・液晶パネル、２・・・（マトリクス）基板、３
・・・半導体チップ、４・・・接続フィルム、５．６・
・・信号線と走査線の電極端子群、９・・・カラーフィ
ルタ、１０・・・（スイッチンク用）絶縁ケ・・・ト型
トランジスタ、ＩＩ・・・走査線、１２・・・信号線、
１３・・・液晶セル、１４・・・絵素電極、１５・・・
対抗透明電極、１６・・・液晶、１８・・・配向膜、１
９・・・偏光板、２２・・・短絡線、２４．２５．２６
．３０・・・検査端子、２７・・・切断線、２８・・・
延長線、２９−・・接続線、３３・・・高抵抗素子、３
４・・・（保護用）絶縁ゲート型トランジスタ。 代理人の氏名 粟野 重孝 他 １名 第７図 （ａ） 第 ７図 （ｂ） Ｕ 第８図 （ａ） ｚ −−Ａ′ （ｂ） 特開乎 第 ］０ 図 ］２ ■ ／ 土／ 土 ｆ鴇 １日 ■ 丁１ Ｔ１ ■ −一一−−−一泰一 一一−４ ココ 土 ― １ｈ ■ 丁． Ｔ． ■ 一一一一一一一番− 一一一一一一一本一 一−→ 『 ■ ト−−４５ ■ ― ０占
回路の一実施例における電極線を並列に接続してブロッ
ク化するための配置図、第２図−第４図ＣＪ同実施例の
並列接続を解除する手法を示す配置図、第５図と第６図
は同実施例の保護素子の配置図、第７図と第８図は同保
護素子と同時に形成される絶縁ゲート型ｌ・ランジスタ
と同保護素子の平面配置図と要部断面図を示し、第９図
は従来の液晶パネルへの実装手段を示す斜視図、第１０
図はアクティブ型液晶パネルの等価回路必、第１１図は
同パネルの要部断面図、第１２図は先願例で開示された
静電気対策の一例の等価回謙旺ある。 １・・・液晶パネル、２・・・（マトリクス）基板、３
・・・半導体チップ、４・・・接続フィルム、５．６・
・・信号線と走査線の電極端子群、９・・・カラーフィ
ルタ、１０・・・（スイッチンク用）絶縁ケ・・・ト型
トランジスタ、ＩＩ・・・走査線、１２・・・信号線、
１３・・・液晶セル、１４・・・絵素電極、１５・・・
対抗透明電極、１６・・・液晶、１８・・・配向膜、１
９・・・偏光板、２２・・・短絡線、２４．２５．２６
．３０・・・検査端子、２７・・・切断線、２８・・・
延長線、２９−・・接続線、３３・・・高抵抗素子、３
４・・・（保護用）絶縁ゲート型トランジスタ。 代理人の氏名 粟野 重孝 他 １名 第７図 （ａ） 第 ７図 （ｂ） Ｕ 第８図 （ａ） ｚ −−Ａ′ （ｂ） 特開乎 第 ］０ 図 ］２ ■ ／ 土／ 土 ｆ鴇 １日 ■ 丁１ Ｔ１ ■ −一一−−−一泰一 一一−４ ココ 土 ― １ｈ ■ 丁． Ｔ． ■ 一一一一一一一番− 一一一一一一一本一 一−→ 『 ■ ト−−４５ ■ ― ０占
Claims (7)
- （１）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が少なくとも一端に検査端子を有するように複
数本電気的に並列に接続してブロック化されて形成され
たマトリクス型画像表示装置において、前記ブロック間
に高抵抗が接続されている事を特徴とするマトリクス型
画像表示装置の保護回路。 - （２）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が少なくとも一端に検査端子を有するように複
数本電気的に、並列に接続してブロック化されて形成さ
れたマトリクス型画像表示装置において、同種のブロッ
ク間には高抵抗が接続され、異種のブロック間にはゲー
トをソースまたはドレインに接続した絶縁ゲート型トラ
ンジスタのソース、ドレインが接続されている事を特徴
とするマトリクス型画像表示装置の保護回路。 - （３）パネル組み立て終了後、または実装工程終了後に
走査線及び信号線の並列接続が解除されることを特徴と
する保護回路を有するマトリクス型画像表示装置の製造
方法。 - （４）パネル組み立て終了後、または実装工程終了後に
走査線及び信号線の並列接続と異種ブロック間に接続さ
れた絶縁ゲート型トランジスタの接続が解除されること
を特徴とする保護回路を有するマトリクス型画像表示装
置の製造方法。 - （５）単位絵素毎にスイッチング素子を有し、走査線及
び信号線が少なくとも一端に検査端子を有するように複
数本電気的に並列に接続してブロック化されて形成され
、同種のブロック間には高抵抗が接続され、異種のブロ
ック間にはゲートをソースまたはドレインに接続した絶
縁ゲート型トランジスタのソース、ドレインが接続され
たマトリクス型画像表示装置の検査方法であって、前記
絶縁ゲート型トランジスタがＯＮしない極性の電圧を印
加して走査線と信号線との間の短絡試験を行なうことを
特徴とする検査方法。 - （６）スイッチング素子が絶縁ゲート型トランジスタで
、前記高抵抗素子が絶縁ゲート型トランジスタのチャネ
ルと同一工程で形成されている事を特徴とする請求項１
又は２記載のマトリクス型画像表示装置の保護回路。 - （７）スイッチング素子が絶縁ゲート型トランジスタで
、前記高抵抗素子が絶縁ゲート型トランジスタのソース
・ドレインと同一工程で形成されている事を特徴とする
請求項１又は２に記載のマトリクス型画像表示装置の保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26010088A JP2712395B2 (ja) | 1988-10-14 | 1988-10-14 | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26010088A JP2712395B2 (ja) | 1988-10-14 | 1988-10-14 | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106722A true JPH02106722A (ja) | 1990-04-18 |
| JP2712395B2 JP2712395B2 (ja) | 1998-02-10 |
Family
ID=17343293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26010088A Expired - Lifetime JP2712395B2 (ja) | 1988-10-14 | 1988-10-14 | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3021166A1 (en) * | 2014-11-14 | 2016-05-18 | LG Display Co., Ltd. | Display device and method for fabricating the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788759A (en) * | 1980-11-21 | 1982-06-02 | Seiko Epson Corp | Wiring method for active matrix substrate |
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPS62209417A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ン |
| JPS6385586A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPS63140509U (ja) * | 1987-03-06 | 1988-09-16 |
-
1988
- 1988-10-14 JP JP26010088A patent/JP2712395B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788759A (en) * | 1980-11-21 | 1982-06-02 | Seiko Epson Corp | Wiring method for active matrix substrate |
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPS62209417A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ン |
| JPS6385586A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPS63140509U (ja) * | 1987-03-06 | 1988-09-16 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3021166A1 (en) * | 2014-11-14 | 2016-05-18 | LG Display Co., Ltd. | Display device and method for fabricating the same |
| US9431438B2 (en) | 2014-11-14 | 2016-08-30 | Lg Display Co., Ltd. | Display device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2712395B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882378B2 (en) | Active-matrix-type liquid crystal display panel and method of inspecting the same | |
| JP3396620B2 (ja) | アクティブマトリクス基板およびその検査方法 | |
| JP3901004B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| US6333769B1 (en) | Liquid crystal display device | |
| US8780309B2 (en) | Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same | |
| JP2004078187A (ja) | 静電気防止のための液晶パネル | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| KR20010093634A (ko) | 액정표시패널 및 그 제조방법 | |
| JP3326327B2 (ja) | 液晶表示パネル | |
| JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| JPH05341314A (ja) | 液晶画像表示装置及びその製造方法 | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| JP2000081635A (ja) | 液晶表示装置 | |
| JPH1185057A (ja) | カラー液晶パネル及びその製造方法 | |
| JPH02118617A (ja) | マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法 | |
| JPH05232494A (ja) | 液晶表示装置 | |
| JPH02106722A (ja) | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 | |
| JP2001356367A (ja) | 液晶画像表示装置及び画像表示装置用半導体装置の製造方法 | |
| JPH11119246A (ja) | 液晶表示装置の製造方法 | |
| JP3273905B2 (ja) | 液晶表示装置のアクティブマトリクス基板及びその検査方法 | |
| JPH0359534A (ja) | 液晶表示装置 | |
| JPH079521B2 (ja) | 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法 | |
| JPH02264224A (ja) | 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法 | |
| JPH03249624A (ja) | 液晶表示装置の製造方法 | |
| JP2713475B2 (ja) | ２端子アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |