JP2004078187A - 静電気防止のための液晶パネル - Google Patents
静電気防止のための液晶パネル Download PDFInfo
- Publication number
- JP2004078187A JP2004078187A JP2003187635A JP2003187635A JP2004078187A JP 2004078187 A JP2004078187 A JP 2004078187A JP 2003187635 A JP2003187635 A JP 2003187635A JP 2003187635 A JP2003187635 A JP 2003187635A JP 2004078187 A JP2004078187 A JP 2004078187A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- static electricity
- liquid crystal
- crystal panel
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 208
- 230000005611 electricity Effects 0.000 title claims abstract description 207
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 108
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 claims description 192
- 230000002265 prevention Effects 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 51
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 84
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 37
- 230000032683 aging Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
【解決手段】多数の液晶セルとして構成された画像表示部と、画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備して、パッド部が信号ラインと接続された多数のパッドと、フローティングゲートを持つ薄膜トランジスタを含んでパッドに流入された静電気によってパッドをショーティングバーと接続させてパッドが静電気に対して等電位を形成させる静電気防止回路を具備する。
【選択図】 図6
Description
【発明の属する技術分野】
本発明は液晶パネルに関わり、特に、パッド部を介する静電気の流入を防止することができる液晶パネルに関するものである。
【0002】
【従来の技術】
通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することにより画像を表示するようになる。このために、液晶表示装置は、液晶セルがマトリックス形態に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。
【0003】
液晶パネルは、相互対向して接合された薄膜トランジスタキアレイ基板及びカラーフィルターキアレイ基板と、二つの基板の一定なセルギャップ維持のためのスペーサと、そのセルギャップに充填された液晶を具備する。
【0004】
薄膜トランジスタキアレイ基板は、ゲートライン及びデータラインと、そのゲートラインとデータラインの交差部ごとにスイッチ素子として形成された薄膜トランジスタと、液晶セル単位として形成されて薄膜トランジスタに接続された画素電極で構成される。ゲートラインとデータラインは、それぞれのパッド部を通して駆動回路からの信号を受信する。薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素電圧信号を画素電極に供給する。
【0005】
カラーフィルターキアレイ基板は、液晶セル単位として形成されたカラーフィルターと、各各のカラーフィルターの間の区分及び外部光反射のためのブラックキマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極等から構成される。
【0006】
液晶パネルは、薄膜トランジスタキアレイ基板とカラーフィルターキアレイ基板を別に製作して合着した後、液晶を注入して完成するようになる。
【0007】
このように完成された液晶パネルは、不良可否を検出するために、点灯検査などのような検査過程を経るようになる。検査過程のために、液晶パネルは、図1及び図2に図示するように、テスト信号供給のための検査パッド部(8,18,20)を具備する。
【0008】
図1に図示された液晶パネル(2)は、多数個の液晶セルが用意された画像表示部(4)と、画像表示部(4)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(6)と、検査過程で利用される検査パッド部(8)を具備する。
【0009】
図1に図示された連結パッド部(6)は、画像表示部(4)の信号ラインと接続される。このような連結パッド部(6)は、外部駆動回路から供給される駆動信号を画像表示部(4)の信号ラインに供給する。
【0010】
検査パッド部(8)は、画像表示部(4)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(6)と分離して形成される。このような検査パッド部(8)は、液晶パネル(2)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(4)の信号ラインに供給するようになる。
【0011】
図2に図示された液晶パネル(12)は、多数個の液晶セルが用意された画像表示部(14)と、画像表示部(14)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(16)と、検査過程で利用される検査パッド部(18、20)を具備する。
【0012】
図2に図示された検査パッド部(18,20)は、画像表示部(14)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(16)の両側に一体化されて形成される。このような検査パッド部(14)は、液晶パネル(12)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(14)の信号ラインに供給する。
【0013】
実際に、検査パッド部は、図3に図示するように、多数個の検査パッド(32)と、検査パッド(32)のそれぞれと接続される静電気防止回路(36)を具備する。
【0014】
図3に図示された検査パッド(32)は、画像表示部の信号ラインと接続される。静電気防止回路(36)のそれぞれは、検査パッド(32)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、静電気防止回路(36)は、第1駆動電圧供給ライン(VSSL)と検査パッド(32)の出力段の間に接続された第1ダイオード(D1)と、検査パッド(32)の出力段と第2駆動電圧供給ライン(VDDL)の間に接続された第2ダイオード(D2)で構成される。
【0015】
このような静電気防止回路(36)は、検査パッド(32)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにすることにより、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0016】
しかし、このような構成を持つ検査パッド部では、検査パッド(32)が独立的に形成されることにより、その検査パッド(32)の間に等電位を形成することができなくなる。これにより、液晶パネルの製造工程及び検査過程で検査パッド(32)を通して流入される静電気が静電気防止回路(36)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【0017】
図4は、検査パッド部の他の構成を図示したものである。図4に図示された検査パッド部は、多数個の検査パッド(42)と、検査パッド(42)のそれぞれと接続される静電気防止回路(46)と、検査パッド(42)と共通接続されたショーティングバー(44)を具備する。
【0018】
図4に図示された検査パッド(42)は、画像表示部の信号ラインと接続され、ショーティングバー(44)に共通接続される。静電気防止回路(46)は、検査パッド(42)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(46)は、第1駆動電圧供給ライン(VSSL)と検査パッド(42)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(42)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0019】
このような静電気防止回路(46)は、検査パッド(42)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(46)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0020】
特に、検査パッド(42)は、ショーティングバー(44)により等電位を形成する。これにより、スクライビング工程で、ショーティングバー(44)が除去される前まで検査パッド(42)に流入された静電気は、等電位を形成する検査パッド(42)に拡散することにより、静電気防止回路(36)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してより早くバイパスされる。
【0021】
しかし、図4に図示された検査パッド部は、スクライビング工程でショーティングバー(44)が除去された以後には、図3に図示されたように、検査パッド(42)が分離されるので等電位を形成することができなくなる。これにより、スクライビング工程以後に遂行される後続工程と点灯検査の間に、検査パッド(42)を通して流入された静電気が静電気防止回路(46)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。
【0022】
図5は、検査パッド部の他の構成を図示したものである。図5に図示された検査パッド部は、多数個の検査パッド(52)と、検査パッド(52)のそれぞれと接続される静電気防止回路(56)と、検査パッド(52)と共通接続されたショーティングバー(54)と、検査パッド(52)のそれぞれとショーティングバー(54)の間にそれぞれ接続された抵抗(R)を具備する。
【0023】
図5に図示された検査パッド(52)は、画像表示部の信号ラインと接続され、抵抗(R)を通してショーティングバー(54)に共通接続される。静電気防止回路(56)は、検査パッド(52)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(56)は、第1駆動電圧供給ライン(VSSL)と検査パッド(52)の出力段の間に接続された第1ダイオード(D1)と、検査パッド(52)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0024】
このような静電気防止回路(56)は、検査パッド(52)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(56)は、液晶パネルの内部の薄膜トランジスタキアレイを静電気から保護するようになる。なお、検査パッド(52)に流入された静電気は、グラインディング工程でショーティングバー(54)が除去される前まで抵抗(R)を経由してショーティングバー(54)にバイパスされる。
【0025】
しかし、抵抗(R)を通した連結なので検査パッド(52)に流入された静電気がショーティングバー(54)にバイパスされるには限界があり、液晶パネルの内部に伝達する問題が発生するようになる。
【0026】
【発明が解決しようとする課題】
このように、従来の検査パッド部は、静電気防止回路を利用して液晶パネル製造工程及び検査過程から検査パッドに流入された静電気から液晶パネルの内部の薄膜トランジスタキアレイを効果的に保護することができなかった。
【0027】
従って、本発明の目的は、パッドを通する静電気流入を防止することができる液晶パネルを提供することにある。
【0028】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る静電気防止のための液晶パネルは、多数の液晶セルで構成された画像表示部と、画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備し、パッド部が信号ラインと接続された多数のパッドと、フローティングゲートを持つ薄膜トランジスタを含んでパッドに流入された静電気によりパッドをショーティングバーと接続させてパッドが静電気に対して等電位を形成するようにする静電気防止回路を具備することを特徴とする。
【0029】
ここで、静電気防止回路は、パッドに正常的な駆動信号が供給されれば、そのパッドをショーティングバー及び他のパッドと絶縁されるようにして画像表示部の信号ラインに供給されるようにすることを特徴とする。
【0030】
そして、静電気防止回路は、ショーティングバーと接続された薄膜トランジスタの第1端子とフローティングゲートとの間に接続された第1キャパシタと、パッドと接続された薄膜トランジスタの第2端子と前記フローティングゲートとの間に接続された第2キャパシタを更に具備することを特徴とする。
【0031】
ここで、パッドと第1及び第2駆動電圧供給ラインとの間に形成されてパッドに流入される静電気を前記第1及び第2駆動電圧供給ラインの方にバイパスさせる第2静電気防止回路を更に具備することを特徴とする。
【0032】
この際に、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された連結ラインを通して静電気防止回路と第2静電気防止回路との間のノードと接続されたことを特徴とする。
【0033】
これとは異なり、パッドは、パッドからショーティングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第1連結ラインを通して静電気防止回路と接続されて、パッドからグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第2連結ラインを通して第2静電気防止回路と接続されたことを特徴とする。
【0034】
このようなパッドは、ショーティングバーを除去するグラインディング工程により静電気防止回路、第2静電気防止回路、及び画像表示部の信号ラインと電気的に分離することを特徴とする。
【0035】
ここで、ノードと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【0036】
また、第2連結ラインと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。
【0037】
さらに、パッドとショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする。
【0038】
このようなパッド部は、画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、液晶パネル検査のために画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、静電気防止回路は、検査パッドのそれぞれに接続されたことを特徴とする。
【0039】
本発明に係る静電気防止のための液晶パネルは、パッド部に静電気が流入される際に第1静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含む第2静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第1及び第2駆動電圧供給ラインの方にバイパスされることと同時に、等電位を形成するショーティングバーの方にバイパスされるようにすることにより静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【0040】
【発明の実施の形態】
図6は、本発明の第1の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図6に図示された検査パッド部は、多数個の検査パッド(62)と、検査パッド(62)のそれぞれと第1及び第2駆動電圧供給ライン(VDDL、VSSL)との間に接続された第1静電気防止回路(68)と、検査パッド(62)のそれぞれとショーティングバー(64)との間に接続された第2静電気防止回路(69)を具備する。
【0041】
検査パッド(62)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(62)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【0042】
第1静電気防止回路(68)は、検査パッド(62)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(68)は、第1駆動電圧供給ライン(VSSL)と検査パッド(62)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(62)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0043】
このような第1静電気防止回路(68)は、検査パッド(62)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(62)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0044】
第2静電気防止回路(69)は、検査パッド(62)とショーティングバー(64)の間に接続される。このような第2静電気防止回路(69)は、検査パッド(62)を通して高電圧の静電気が流入される際に検査パッド(62)をショーティングバー(64)と接続させて他の検査パッド(62)と共に静電気に対して等電位が形成されるようにする。
【0045】
これにより、検査パッド(62)に流入された静電気を等電位を形成するショーティングバー(64)の方へバイパスされる。このために、第2静電気防止回路(69)は、フローティング状態のゲート端子と、検査パッド(62)と接続されたソース端子と、ショーティングバー(64)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子の間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子の間に接続された第2キャパシタ(C2)を具備する。
【0046】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、次式のように、ドレイン−ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。
【0047】
【数1】
【0048】
これにより、検査パッド(62)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)として、図7に図示されたグラフのA及びC領域のように、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(62)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(64)の方へバイパスされる。
【0049】
これとは異なり、検査パッド(62)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)として、図7に図示されたグラフのB領域のように、正常駆動電圧(−20V<Vds<20V)が印加される際に、数Mルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(62)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【0050】
このように、図5に図示された検査パッド部では、検査パッド(62)に静電気が流入される際に、第1静電気防止回路(68)及び第2静電気防止回路(69)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(64)の方へバイパスされるようになる。これにより、検査パッド(62)を通す静電気が液晶パネルの内部に流入されることを防止して静電気から画像表示部を保護することができるようになる。
【0051】
特に、検査パッド(62)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(69)を通してショーティングバー(64)に連結された構造をもつようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(62)を通する静電気流入を第1及び第2静電気防止回路(68,69)により遮断することができるようになる。
【0052】
そして、検査パッド(62)は、グラインディングライン(GRL)に沿ってショーティングバー(64)を除去するグラインディング工程で第1及び第2静電気防止回路(68,69)及び画像表示部の信号ラインと電気的に分離される。このために、第1及び第2静電気防止回路(68,69)の間のノード(N1)と検査パッド(62)を電気的に連結する連結ライン(66)は、検査パッド(62)の上方へ伸張された後、グラインディングライン(GRL)の外側で2回折曲されて下方へ伸張されて、検査パッド(62)の下に位置するノード(N1)と接続するようになる。
【0053】
これにより、前記連結ライン(66)は、グラインディング工程により開放されることで、検査パッド(62)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(68,69)と電気的に分離される。このように、検査パッド(62)が電気的に分離することで、グラインディング工程以後に検査パッド(62)を通した静電気流入は遮断される。
【0054】
図8Aは、本発明の第2の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図8Bは、グラインディング工程以後の検査パッド部を図示したものである。
【0055】
図8Aに図示された検査パッド部は、図6に図示された検査パッド部と比較する際、第1及び第2静電気防止回路(88,89)の間に抵抗(R)が加えられたことを除外しては同一な構成要素を具備する。
【0056】
検査パッド(82)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(82)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【0057】
第1静電気防止回路(88)は、検査パッド(82)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、第1静電気防止回路(88)は、第1駆動電圧供給ライン(VSSL)と検査パッド(82)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(82)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0058】
このような第1静電気防止回路(88)は、検査パッド(82)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(82)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0059】
第2静電気防止回路(89)は、検査パッド(82)とショーティングバー(84)との間に接続される。このような第2静電気防止回路(89)は、検査パッド(82)を通して高電圧の静電気が流入される場合、検査パッド(82)をショーティングバー(84)と接続させて、他の検査パッド(82)と共に静電気に対して等電位が形成されるようにする。
【0060】
これにより、検査パッド(82)に流入された静電気が等電位を形成するショーティングバー(84)の方へバイパスされる。このために、第2静電気防止回路(89)は、フローティング状態のゲート端子と、検査パッド(82)と接続されたソース端子と、ショーティングバー(84)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子の間に接続された第2キャパシタ(C2)を具備する。
【0061】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン−ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。
【0062】
これにより、検査パッド(82)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン−ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(82)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(84)の方へバイパスされる。
【0063】
これとは異なり、検査パッド(82)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)が正常駆動電圧(−20V<Vds<20V)のの際に、数Mルレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(82)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【0064】
このように、図8Aに図示された検査パッド部では、検査パッド(82)に静電気が流入される場合、第1静電気防止回路(88)及び第2静電気防止回路(89)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(84)の方へバイパスされるようになる。これにより、検査パッド(82)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【0065】
第1及び第2静電気防止回路(88,89)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(82)に流入された静電気が第1及び第2静電気防止回路(88,89)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は10Kル−1Mル範囲の抵抗値を持つことが好ましい。
【0066】
検査パッド(82)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)を沿って個別的に分離し出すスクライビング工程以後にも、第2静電気防止回路(89)を通してショーティングバー(84)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(82)を通す静電気流入を第1及び第2静電気防止回路(88,89)により遮断することができるようになる。
【0067】
そして、検査パッド(82)は、グラインディングライン(GRL)に沿ってショーティングバー(84)を除去するグラインディング工程で、図8Bに図示するように、第1及び第2静電気防止回路(88,89)及び画像表示部の信号ラインと電気的に分離される。
【0068】
このために、第1及び第2静電気防止回路(88,89)の間のノード(N1)と検査パッド(82)を電気的に連結する連結ライン(86)は、検査パッド(82)の上方へ伸張された後、グラインディングライン(GRL)の外側で2回折曲されて下方へ伸張されて、検査パッド(82)の下に位置するノード(N1)と接続するようになる。
【0069】
これにより、前記連結ライン(86)は、グラインディング工程により開放されることで、検査パッド(82)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(88、89)と電気的に分離される。このように検査パッド(82)が電気的に分離することで、グラインディング工程以後に検査パッド(82)を通した液晶パネルの内部への静電気流入は遮断される。
【0070】
図9は、本発明の第3の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図9に図示された検査パッド部は、図8Aに図示された検査パッド部と比較する際、電流制限用抵抗(R)の形成位置が第1静電気防止回路(98)と画像表示部の信号ライン(図示しない)との間で変更されたことを除外しては同一な構成要素を具備する。
【0071】
検査パッド(92)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(92)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【0072】
第1静電気防止回路(98)は、検査パッド(92)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(98)は、第1駆動電圧供給ライン(VSSL)と検査パッド(92)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(92)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0073】
このような第1静電気防止回路(98)は、検査パッド(92)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(92)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0074】
第2静電気防止回路(99)は、検査パッド(92)とショーティングバー(94)との間に接続される。このような第2静電気防止回路(99)は、検査パッド(92)を通して高電圧の静電気が流入される際に、検査パッド(92)をショーティングバー(94)と接続させて他の検査パッド(92)と共に静電気に対して等電位が形成されるようにする。
【0075】
これにより、検査パッド(92)に流入された静電気が等電位を形成するショーティングバー(94)の方へバイパスされる。このために、第2静電気防止回路(99)は、フローティング状態のゲート端子と、検査パッド(92)と接続されたソース端子と、ショーティングバー(94)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第2キャパシタ(C2)を具備する。
【0076】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン−ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。
【0077】
これにより、検査パッド(92)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン−ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(92)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(94)の方へバイパスされる。
【0078】
これとは異なり、検査パッド(92)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)が正常駆動電圧(−20V<Vds<20V)のの際に、数Mル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(92)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【0079】
このように、図9に図示された検査パッド部では検査パッド(92)に静電気が流入される際に、第1静電気防止回路(98)及び第2静電気防止回路(99)が駆動されて、静電気は第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(94)の方へバイパスされるようになる。
【0080】
これにより、検査パッド(92)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。第2静電気防止回路(99)と画像表示部の信号ラインとの間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(92)に流入された静電気が第1及び第2静電気防止回路(98,99)を通して完全にバイパスされずに画像表示部の方に流入される場合、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。
【0081】
ここで、電流制限用抵抗(R)は10Kル?1Mル範囲の抵抗値を持つことが好ましい。このような電流制限用抵抗(R)を第1及び第2静電気防止回路(98,99)の間にさらに追加する場合、画像表示部に対する静電気影響をさらに最小化することができる。
【0082】
検査パッド(92)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(99)を通してショーティングバー(94)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(92)を通す静電気流入を第1及び第2静電気防止回路(98,99)により遮断することができるようになる。
【0083】
そして、検査パッド(92)は、グラインディングライン(GRL)に沿ってショーティングバー(94)を除去するグラインディング工程で第1及び第2静電気防止回路(98,99)及び画像表示部の信号ラインと電気的に分離される。このために、第1及び第2静電気防止回路(98,99)の間のノード(N1)と検査パッド(92)を電気的に連結する連結ライン(96)は検査パッド(92)の上方へ伸張された後、グラインディングライン(GRL)の外側で2回折曲されて下方へ伸張されて、検査パッド(92)の下に位置するノード(N1)と接続するようになる。
【0084】
これにより、前記連結ライン(96)は、グラインディング工程により開放されることで、検査パッド(92)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(98、99)と電気的に分離される。このように検査パッド(92)が電気的に分離することで、グラインディング工程以後に検査パッド(92)を通した液晶パネルの内部への静電気流入は遮断される。
【0085】
図10は、本発明の第4の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図10に図示された検査パッド部は、図6に図示された検査パッド部と比較する際、検査パッド(102)が第2静電気防止回路(109)以外にも抵抗(R)を通してショーティングバー(104)と接続されたことを除外しては同一な構成要素を具備する。
【0086】
検査パッド(102)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(102)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【0087】
第1静電気防止回路(108)は、検査パッド(102)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(108)は、第1駆動電圧供給ライン(VSSL)と検査パッド(102)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(102)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0088】
このような第1静電気防止回路(108)は、検査パッド(102)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(102)は液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0089】
第2静電気防止回路(109)は、検査パッド(102)とショーティングバー(104)との間に接続される。このような第2静電気防止回路(109)は、検査パッド(102)を通して高電圧の静電気が流入される際に、検査パッド(102)をショーティングバー(104)と接続させて、他の検査パッド(102)と共に静電気に対して等電位が形成されるようにする。
【0090】
これにより、検査パッド(102)に流入された静電気が等電位を形成するショーティングバー(104)の方へバイパスされる。このために、第2静電気防止回路(109)は、フローティング状態のゲート端子と、検査パッド(102)と接続されたソース端子と、ショーティングバー(104)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第2キャパシタ(C2)を具備する。
【0091】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン−ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。
【0092】
これにより、検査パッド(102)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)として、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。
【0093】
これにより、検査パッド(102)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(104)の方へバイパスされる。これと共に、検査パッド(102)に流入された静電気は、抵抗(R)を通してショーティングバー(104)にバイパスされることで、静電気はより速かにバイパスされることができるようになる。
【0094】
これとは異なり、検査パッド(102)を通して正常駆動電圧が供給される場合、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)が正常駆動電圧(−20V<Vds<20V)のの際に、数Mル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(102)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【0095】
このように、図10に図示された検査パッド部では、検査パッド(102)に静電気が流入される場合、第1静電気防止回路(108)及び第2静電気防止回路(109)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(104)の方へバイパスされるようになる。又、検査パッド(102)に流入された静電気は、抵抗(R)を経由してショーティングバー(104)の方へバイパスされる。これにより、検査パッド(102)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【0096】
検査パッド(102)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(109)及び抵抗(R)を通してショーティングバー(104)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(102)を通す静電気流入を第1及び第2静電気防止回路(108,109)により遮断することができるようになる。
【0097】
そして、検査パッド(102)は、グラインディングライン(GRL)に沿ってショーティングバー(104)を除去するグラインディング工程で第1及び第2静電気防止回路(108、109)、画像表示部の信号ラインと電気的に分離される。このために、第1及び第2静電気防止回路(108,109)の間のノード(N1)と検査パッド(102)を電気的に連結する連結ライン(106)は、グラインディングライン(GRL)の外側で検査パッド(102)から伸張されて検査パッド(102)の下に位置するノード(N1)と接続するようになる。
【0098】
これにより、前記連結ライン(106)は、グラインディング工程により開放されることで、検査パッド(102)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(108、109)と電気的に分離される。このように検査パッド(102)が電気的に分離することで、グラインディング工程以後に検査パッド(102)を通した液晶パネルの内部への静電気流入は遮断される。
【0099】
図11Aは、本発明の第5の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図11Bは、グラインディング工程以後の検査パッド部を図示したものである。図11Aに図示された検査パッド部は、図8Aに図示された検査パッド部と比較する際、第1及び第2静電気防止回路(118、119)が相互に異なる連結ライン(115,116)を通して検査パッド(112)と接続されたことを除外しては同一な構成要素を具備する。
【0100】
検査パッド(112)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(112)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。
【0101】
第1静電気防止回路(118)は、検査パッド(112)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(118)は、検査パッド(112)と接続された第1連結ライン(115)と第1駆動電圧供給ライン(VSSL)との間に接続された第1ダイオード(D1)と、検査パッド(112)に接続された第1連結ライン(115)と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。
【0102】
このような第1静電気防止回路(118)は、検査パッド(112)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(118)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。
【0103】
第2静電気防止回路(119)は、検査パッド(112)とショーティングバー(114)との間に接続される。このような第2静電気防止回路(119)は、検査パッド(112)を通して高電圧の静電気が流入される場合、検査パッド(112)をショーティングバー(114)と接続させて、他の検査パッド(112)と共に静電気に対して等電位が形成されるようにする。これにより、検査パッド(112)に流入された静電気が等電位を形成するショーティングバー(114)の方へバイパスされる。
【0104】
このために、第2静電気防止回路(119)は、フローティング状態のゲート端子と、検査パッド(112)と第2連結ライン(116)を通して接続されたソース端子と、ショーティングバー(114)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第2キャパシタ(C2)を具備する。
【0105】
フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧により変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン−ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。
【0106】
これにより、検査パッド(112)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(112)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(114)の方へバイパスされる。
【0107】
これとは異なり、検査パッド(112)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン−ソースの間の電圧(Vds)が正常駆動電圧(−20V<Vds<20V)の場合、数Mル水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(112)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。
【0108】
このように、図11Aに図示された検査パッド部では、検査パッド(112)に静電気が流入される場合、第1静電気防止回路(118)及び第2静電気防止回路(119)が駆動されて、静電気は第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(114)の方へバイパスされるようになる。これにより、検査パッド(112)を通した静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。
【0109】
検査パッド(112)と第1静電気防止回路(118)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(112)に流入された静電気が第1及び第2静電気防止回路(118,119)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は10Kル?1Mル範囲の抵抗値を持つことが好ましい。
【0110】
検査パッド(112)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(119)を通してショーティングバー(104)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(112)を通す静電気流入を第1及び第2静電気防止回路(118,119)により遮断することができるようになる。
【0111】
そして、検査パッド(112)は、グラインディングライン(GRL)に沿ってショーティングバー(114)を除去するグラインディング工程で、図11Bに図示するように、第1及び第2静電気防止回路(118、119)、画像表示部の信号ライン(図示されない)と電気的に分離される。
【0112】
このために、第1静電気防止回路(118)と検査パッド(115)を連結させる第1連結ライン(115)は、検査パッド(112)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(112)の下に位置する第1静電気防止回路(118)と接続するようになる。
【0113】
第2静電気防止回路(119)と検査パッド(112)を連結させる第2連結ライン(116)は、検査パッド(112)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(112)の下に位置する第2静電気防止回路(119)と接続するようになる。
【0114】
これにより、第1及び第2連結ライン(115,116)はグラインディング工程により開放されることで、検査パッド(112)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(118、119)と電気的に分離される。このように検査パッド(112)が電気的に分離することで、グラインディング工程以後に検査パッド(112)を通した液晶パネルの内部への静電気流入は遮断される。
【0115】
【発明の効果】
上述したように、本発明による静電気防止のための液晶パネルは、パッド部で静電気が流入される場合、第1静電気防止回路と、フローティングゲート薄膜トランジスタを含む第2静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第1及び第2駆動電圧供給ラインの方にバイパスされることと同時に等電位を形成するショーティングバーの方にバイパスされるようにすることで、静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。
【0116】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能である。
【図面の簡単な説明】
【図1】一般的な検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図2】他の検査パッド部を持つ液晶パネルを概略的に図示した平面図である。
【図3】従来の静電気防止回路を含む検査パッド部を図示した図面である。
【図4】従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図5】従来の静電気防止回路を含む他の検査パッド部を図示した図面である。
【図6】本発明の第1の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図7】図6に図示されたフローティングゲート薄膜トランジスタの動作電圧の範囲を図示したグラフである。
【図8A】本発明の第2の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図8B】グラインディング工程後、図8Aに図示された検査パッド部を図示した図面である。
【図9】本発明の第3の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図10】本発明の第4の実施の形態による液晶パネルの検査パッド部を図示した図面である。
【図11A】本発明の第5の実施の形態による液晶パネルの検査パッド部を図示した図面で、
【図11B】グラインディング工程後、図11Aに図示された検査パッド部を図示した図面である。
【符号の説明】
2、12: 液晶パネル、4、14: 画像表示部、6、16: パッド部、8、18、20: 検査パッド部、32,42,52,62,82,92,102,112: 検査パッド、36,46,56,68,88,98,108,118: 静電気防止回路、69,89,99,109,119: 第2静電気防止回路、44,54,64,84,94,104,114:ショーティングバー、66,86,96,106,116: 連結ライン。
Claims (11)
- 多数の液晶セルで構成された画像表示部と、前記画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備して、前記パッド部は、前記信号ラインと接続された多数のパッドと、フローティングゲートを持つ薄膜トランジスタを含んで前記パッドに流入された静電気により前記パッドをショーティングバーと接続させて前記パッドが前記静電気に対して等電位を形成させる静電気防止回路を具備することを特徴とする静電気防止のための液晶パネル。
- 前記静電気防止回路は、前記パッドに正常的な駆動信号が供給されればそのパッドをショーティングバー及び他のパッドと絶縁されるようにして前記画像表示部の信号ラインに供給されるようにすることを特徴とする請求項1記載の静電気防止のための液晶パネル。
- 前記静電気防止回路は、前記ショーティングバーと接続された前記薄膜トランジスタの第1端子と前記フローティングゲートとの間に接続された第1キャパシタと、前記パッドと接続された前記薄膜トランジスタの第2端子と前記フローティングゲートとの間に接続された第2キャパシタを更に具備することを特徴とする請求項1記載の静電気防止のための液晶パネル。
- 前記パッドと第1及び第2駆動電圧供給ラインとの間に形成されて前記パッドに流入される静電気を前記第1及び第2駆動電圧供給ラインの方にバイパスさせる第2静電気防止回路を更に具備することを特徴とする請求項1記載の静電気防止のための液晶パネル。
- 前記パッドは、前記パッドから前記ショーティングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された連結ラインを通して前記静電気防止回路と前記第2静電気防止回路との間のノードと接続されたことを特徴とする請求項4記載の静電気防止のための液晶パネル。
- 前記パッドは、前記パッドから前記ショーティングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第1連結ラインを通して前記静電気防止回路と接続され、前記パッドから前記グラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第2連結ラインを通して前記第2静電気防止回路と接続されたことを特徴とする請求項4記載の静電気防止のための液晶パネル。
- 前記パッドは、前記ショーティングバーを除去するグラインディング工程により前記静電気防止回路、第2静電気防止回路、及び前記画像表示部の信号ラインと電気的に分離されることを特徴とする請求項5又は請求項6記載の静電気防止のための液晶パネル。
- 前記ノードと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項6記載の静電気防止のための液晶パネル。
- 前記第2連結ラインと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項6記載の静電気防止のための液晶パネル。
- 前記パッドと前記ショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする請求項1記載の静電気防止のための液晶パネル。
- 前記パッド部は、前記画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、前記液晶パネルの検査のために前記画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、前記静電気防止回路は、前記検査パッドのそれぞれに接続されたことを特徴とする請求項1記載の静電気防止のための液晶パネル。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020047867A KR100555301B1 (ko) | 2002-08-13 | 2002-08-13 | 정전기 방지를 위한 액정패널 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004078187A true JP2004078187A (ja) | 2004-03-11 |
JP4080384B2 JP4080384B2 (ja) | 2008-04-23 |
Family
ID=31713120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003187635A Expired - Lifetime JP4080384B2 (ja) | 2002-08-13 | 2003-06-30 | 静電気防止のための液晶パネル |
Country Status (3)
Country | Link |
---|---|
US (1) | US7154568B2 (ja) |
JP (1) | JP4080384B2 (ja) |
KR (1) | KR100555301B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062725A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2005156703A (ja) * | 2003-11-21 | 2005-06-16 | Seiko Epson Corp | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 |
JP2006309110A (ja) * | 2005-03-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
KR20110137015A (ko) * | 2010-06-16 | 2011-12-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
KR101362015B1 (ko) * | 2008-12-24 | 2014-02-11 | 엘지디스플레이 주식회사 | 정전기 보호회로를 구비한 평판표시장치 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555301B1 (ko) * | 2002-08-13 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 액정패널 |
US8355015B2 (en) * | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
KR100719537B1 (ko) * | 2004-10-14 | 2007-05-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 평판 표시장치용 기판 |
KR20060086178A (ko) | 2005-01-26 | 2006-07-31 | 삼성전자주식회사 | 액정 표시 장치 |
WO2007029381A1 (ja) * | 2005-09-01 | 2007-03-15 | Sharp Kabushiki Kaisha | 表示装置ならびにその駆動回路および駆動方法 |
US20090128469A1 (en) * | 2005-11-10 | 2009-05-21 | Sharp Kabushiki Kaisha | Display Device and Electronic Device Provided with Same |
KR101197054B1 (ko) * | 2005-11-14 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치 |
WO2007097173A1 (ja) * | 2006-02-22 | 2007-08-30 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
TWI310675B (en) * | 2006-05-17 | 2009-06-01 | Wintek Corp | Flat panel display and display panel |
JP4211805B2 (ja) * | 2006-06-01 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101375845B1 (ko) * | 2009-09-15 | 2014-03-19 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR101635858B1 (ko) * | 2010-03-23 | 2016-07-05 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101855235B1 (ko) * | 2010-12-27 | 2018-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN102331644B (zh) * | 2011-06-17 | 2013-05-15 | 深圳市华星光电技术有限公司 | 液晶显示器的静电放电保护装置 |
US20130082843A1 (en) * | 2011-09-30 | 2013-04-04 | Apple Inc. | Detection of fracture of display panel or other patterned device |
KR102028326B1 (ko) * | 2012-12-28 | 2019-11-14 | 엘지디스플레이 주식회사 | 표시장치 |
US20150022211A1 (en) * | 2013-07-19 | 2015-01-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Detection circuit for display panel |
KR102315889B1 (ko) | 2015-04-14 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 패널 |
CN105607322A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及驱动方法 |
CN105813365B (zh) * | 2016-05-23 | 2018-01-02 | 京东方科技集团股份有限公司 | 一种静电保护电路、显示面板及显示装置 |
WO2018116263A1 (en) * | 2016-12-24 | 2018-06-28 | Indian Institute Of Science | Low power electrostatic discharge protection circuit |
KR20200043580A (ko) | 2018-10-17 | 2020-04-28 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109841535B (zh) * | 2019-01-31 | 2022-04-15 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
US10893605B2 (en) * | 2019-05-28 | 2021-01-12 | Seagate Technology Llc | Textured test pads for printed circuit board testing |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0980471A (ja) | 1995-09-07 | 1997-03-28 | Sony Corp | 液晶表示装置の保護回路 |
KR980003731A (ko) * | 1996-06-11 | 1998-03-30 | 김광호 | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 |
US6175394B1 (en) * | 1996-12-03 | 2001-01-16 | Chung-Cheng Wu | Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays |
US6337722B1 (en) * | 1997-08-07 | 2002-01-08 | Lg.Philips Lcd Co., Ltd | Liquid crystal display panel having electrostatic discharge prevention circuitry |
KR100299686B1 (ko) * | 1997-10-14 | 2001-10-27 | 윤종용 | 정전기방전기능을가지는액정표시장치및그제조방법 |
JP3140419B2 (ja) * | 1998-04-13 | 2001-03-05 | セイコーインスツルメンツ株式会社 | Lcdコントローラーicの保護回路 |
KR100363095B1 (ko) * | 2000-12-06 | 2002-12-05 | 삼성전자 주식회사 | 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로 |
KR100353955B1 (ko) * | 2000-12-20 | 2002-09-28 | 엘지.필립스 엘시디 주식회사 | 신호라인 검사를 위한 액정표시장치 |
KR100555301B1 (ko) * | 2002-08-13 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 액정패널 |
-
2002
- 2002-08-13 KR KR1020020047867A patent/KR100555301B1/ko active IP Right Grant
-
2003
- 2003-06-23 US US10/600,757 patent/US7154568B2/en not_active Expired - Lifetime
- 2003-06-30 JP JP2003187635A patent/JP4080384B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062725A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2005156703A (ja) * | 2003-11-21 | 2005-06-16 | Seiko Epson Corp | 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器 |
JP2006309110A (ja) * | 2005-03-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の製造方法 |
KR101362015B1 (ko) * | 2008-12-24 | 2014-02-11 | 엘지디스플레이 주식회사 | 정전기 보호회로를 구비한 평판표시장치 |
KR20110137015A (ko) * | 2010-06-16 | 2011-12-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP2012003229A (ja) * | 2010-06-16 | 2012-01-05 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
KR101702105B1 (ko) | 2010-06-16 | 2017-02-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20040032544A1 (en) | 2004-02-19 |
KR20040015584A (ko) | 2004-02-19 |
US7154568B2 (en) | 2006-12-26 |
KR100555301B1 (ko) | 2006-03-03 |
JP4080384B2 (ja) | 2008-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4080384B2 (ja) | 静電気防止のための液晶パネル | |
US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
KR101033463B1 (ko) | 액정표시장치용 어레이 기판 | |
US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
US8780309B2 (en) | Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same | |
US8502950B2 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
US6342931B2 (en) | Active-matrix substrate and inspecting method thereof | |
JP2005249993A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
JP2007004160A (ja) | アレイ基板及びこれを具備した表示装置 | |
KR20060134263A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 | |
KR20040095049A (ko) | 액정표시장치의 검사방법 및 장치 | |
US11966132B2 (en) | Display device | |
KR20010030494A (ko) | 액정표시장치 및 그 회로단선 보수방법 | |
JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
KR100299686B1 (ko) | 정전기방전기능을가지는액정표시장치및그제조방법 | |
KR102347412B1 (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
JPH11119246A (ja) | 液晶表示装置の製造方法 | |
KR20040039640A (ko) | 액정 표시 패널 | |
KR100924228B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
JPH02118617A (ja) | マトリクス型画像表示装置の保護回路およびマトリクス型画像表示装置の製造方法と検査方法 | |
KR100931185B1 (ko) | 신호 라인 검사를 위한 액정표시장치 | |
KR100863999B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
JP2712395B2 (ja) | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4080384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |