JP2712395B2

JP2712395B2 - マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法

Info

Publication number: JP2712395B2
Application number: JP26010088A
Authority: JP
Inventors: 清弘川崎; 寛志木下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-10-14
Filing date: 1988-10-14
Publication date: 1998-02-10
Anticipated expiration: 2013-02-10
Also published as: JPH02106722A

Description

【発明の詳細な説明】産業上の利用分野本発明は、画像表示機能を有する液晶パネル、とりわ
け絵素毎にスイッチング素子を内蔵したアクティブ型の
液晶パネルにおいて有効なマトリクス型画像表示装置の
保護回路等に関するものである。

従来の技術近年の微細加工技術、液晶材料及び実装技術等の進歩
により２−６インチ程度の小さなサイズではあるが、液
晶パネルで実用上支障ないテレビジョン画像が商用ベー
スで得られるようになってきた。液晶パネルを構成する
２枚のガラス板の一方にRGBの着色層を形成しておくこ
とによりカラー表示も容易に実現され、また絵素毎にス
イッチング素子を内蔵させた、いわゆるアクティブ型の
液晶パネルではクロストークも少なくかつ高いコントラ
スト比を有する画像が保証される。このような液晶パネ
ルは、走査線としては120−240本、信号線としては240
−720本程度のマトリクス編成が標準的で、例えば第９
図に示すように液晶パネル１を構成する一方のガラス基
板２上に形成された走査線の電極端子群６（図示せず）
に駆動信号を供給する半導体集積回路チップ３を直接接
続するシーオージー（以下COG（Chip−On−Glass）とい
う）方式や、例えばポリイミド系樹脂薄膜をベースと
し、金メッキされた銅箔の端子群（図示せず）を有する
接続フィルム４を信号線の電極端子群５に接着剤で圧接
しながら固定する方式などの実装手段によって電気信号
が画像表示部に供給される。ここでは便宜上二つの実装
方式を同時に図示しているが、実際にはいずれかの実装
方式が選ばれることは言うまでもない。なお、７、８は
液晶パネル１中央の画像表示部と信号線及び走査線の電
極端子群５、６との間を接続する配線路で、必ずしも電
極端子群と同じ導電材で構成される必要はない。

９は全ての絵素に共通の対抗電極を有するもう１枚の
ガラス板で、２枚のガラス板２、９はスペーサによって
所定の距離を隔てて形成され、その間隔はシール材と封
口材で封止された閉空間になっており、閉空間には液晶
が充填されている。多くの場合、ガラス板の閉空間側に
着色層と称する染料または顔料のいずれか一方もしくは
両方を含む有機薄膜が被着されて色表示機能が与えられ
るのでガラス基板９はカラーフィルタと呼ばれる。そし
て液晶材の性質によってはガラス板９上面またはガラス
板２下面のいずれかもしくは両面上に偏光板が貼付さ
れ、液晶パネル１は電気光学素子として機能する。

第10図は、スイッチング素子として絶縁ゲート型トラ
ンジスタ10を絵素毎に配置したアクティブ型液晶パネル
の等価回路図であり、第11図は同パネルの要部断面図で
ある。実線で描かれた素子は一方のガラス基板２上に、
そして破線で描かれた素子はもう一方のガラス基板９上
に形成されている。走査線11（８）と信号線12（７）
は、例えば非晶質シリコンを半導体層とし、シリコン窒
化膜（Si₃N₄）をゲート絶縁膜とする薄膜トランジスタ1
0の形成と同時にガラス基板２上に作製される。液晶セ
ル13はガラス基板２上に形成された透明導電性の絵素電
極14と、カラーフィルタ９上に形成された同じく透明導
電性の対抗電極15と、２枚のガラス板で構成された閉空
間を満たす液晶16とで構成され、電気的にはコンデンサ
と同じ扱いを受ける。

着色された感光性ゼラチンまたは着色性感光樹脂等よ
りなる着色層17は先述したように、カラーフィルタ９の
閉空間側で絵素電極14に対応してRGBの三原色で所定の
配列に従って配置されている。全ての絵素電極14に共通
の対抗電極15は着色層17の存在による電圧配分損失を避
けるためには図示したように着色層17上に形成される。
液晶16に接して２枚のガラス板上に被着されたポリイミ
ド系樹脂薄膜層18は液晶分子を決められた方向に揃える
ための配向膜である。加えて液晶16にツイスト・ネマチ
ック（TN）型のものを用いる場合には上下に２枚の偏光
板19を必要とする。

RGBの着色層17の境界に低反射性の不透明膜20を配置
すると、ガラス基板２上の信号線等の配線層からの反射
光を防止できてコントラスト比が向上し、またスイッチ
ング素子10の外部光照射によるリーク電流の増大が防げ
て強い外光の下でも動作させることが可能となり、ブラ
ックマトリクスとして実用化されている。ブラックマト
リクス材の構成も多数考えられるが、着色層の境界に於
ける段差の発生状況と光の透過率を考慮すると、コスト
高にはなるが0.1μｍ程度の膜厚のCr薄膜が簡便であ
る。

なお、第10図において蓄積容量21はアクティブ型の液
晶パネルとしては必ずしも必須の構成要素とは限らない
が、駆動用信号源の利用効率の向上、浮遊寄生容量の障
害の抑制及び高温動作時の画像のちらつき（フリッカ）
防止等には効果的存在で適宜採用される。また理解を簡
単にするため、薄膜トランジスタ10、走査線11、信号線
12、及び蓄積容量21に加えて光源などの主要因子は第11
図では省略されている。

以上述べたようにアクティブ型液晶パネルは、スイッ
チング素子と絵素電極とよりなる単位絵素が多数配置さ
れ、単位絵素間を結ぶ信号線や走査線などの電極線と、
実装に対応した電極端子群とを有するガラス板のような
絶縁性基板と、もう一枚のガラス板との精密組立によっ
て得られる。従って半導体集積回路と殆ど同じ様な装
置、環境、手法が必要であり、事実、μｍオーダーのパ
ターン形成、薄膜堆積、液晶セル厚を対象とした製作技
術を駆使している。

クリーンルームにおいては湿度を50％程度に制御しな
がらダストの極めて少ないエアーを循環させているた
め、液晶パネルを構成するガラス板の帯電する危険性を
完全に避けることは不可能である。絶縁性基板上に形成
された半導体素子が静電気によって簡単に破壊されるこ
とは歴史的にみてもMOS型半導体素子、SOS半導体素子そ
してGaAs系半導体素子と明らかなように、液晶パネルに
おいても例外ではない。配向膜のラビング処理において
は、乾燥した布による摩擦接触が与えられるので、特に
注意を要する。

もちろん、イオナイザーや除電ブロー等の補助手段を
用いて静電気による帯電量を低下させる取り組みも実施
されてはいるが、ガラス基板上にスイッチング素子を形
成する工程、２枚のガラス板を液晶パネル化する工程、
接続フィルムまたは半導体チップによる実装工程と大き
くわけても三つの長い製造工程を乗り切るのはかなり困
難な状況である。静電気対策の一例として第12図に示し
たような先願例が開示されている。スイッチング素子と
して絶縁ゲート型トランジスタ10を採用した場合、静電
気によって破壊もしくは特性の劣化を最も受け易いのは
言うまでもなくゲート絶縁膜である。そこで短絡線22を
導入し、走査線11と信号線12とを電気的に短絡してゲー
ト絶縁膜に静電気による高い電圧が加わらないようにし
たものである。

発明が解決しようとする課題しかしながら、この先願例は以下に述べるような幾つ
かの課題を抱えている。

まず、短絡線22が存在したままではマトリクス型画像
表示装置またはアクティブ基板として機能しないことで
ある。また、当然の事であるが走査線や信号線の断線チ
ェック、走査線と信号線との間のクロスリークといった
検査も出来ない。歩留まりが著しく高く、これらの検査
が不要となるためには、いましばらくの時間を要するで
あろうし、もっと製作し易い、言い替えれば設計と製作
に対するマージン（余裕度）を大きく出来るようなデバ
イス開発を必要とする。

従って、アクティブ基板単体の電気検査を可能ならし
めるためには、短絡線をアクティブ基板と同時に形成す
ることは出来ず、アクティブ基板の電気検査終了後に新
たに短絡線の製作工程を付加することになる。このた
め、コスト高と二次的な不良が発生することは言うまで
もないだろうし、実装工程における静電気に対しては依
然として改善されていない。

本発明は、このような従来技術の課題を解決すること
を目的とする。

課題を解決するための手段本発明は、まず走査線及び信号線を適当な単位で並列
に接続してブロック化し、前記ブロック間を高抵抗素子
と絶縁ゲート型トランジスタで接続した状態で、液晶パ
ネルを構成する一方のアクティブ基板の製作を終え、つ
ぎにパネル組み立て終了後または実装工程終了後に前記
並列接続と高抵抗素子及び絶縁ゲート型トランジスタの
接続を解除する事によって目的を達成するものである。

作用本発明によれば、走査線や信号線は適当な単位で並列
に接続してブロック化されているので同一ブロック内の
断線チェックは不可能であるが、各ブロック間は高抵抗
素子あるいはOFF状態の絶縁ゲート型トランジスタで接
続されているので異種ブロック間のクロスリーク測定は
可能である。また高抵抗素子が走査線群と信号線群との
間に蓄えられた静電気による帯電を徐々に放電してくれ
るので、静電気の発生が緩慢な、例えばクリーンルーム
内を循環するクリーンエアによる帯電等は問題なく抑制
できる。静電気による急激な充電または放電に対して
は、走査線や信号線がブロック化されて容量が増大して
いるので、電荷の授受に際して発生する電圧を低下させ
る機能が働き、静電気耐圧が向上する。これらの結果、
スイッチング素子である絶縁ゲート型トランジスタの破
壊または特性の劣化による歩留まりの低下が阻止され
る。

実施例以下に、本発明の実施例を図面を参照して説明する。

走査線や信号線等の電極線を適当な単位で並列に接続
してブロック化する手法を第１図に示す。第１図には、
例えば240本の走査線を60本ずつ４箇のブロック（G1−G
4）に分割し、360本の信号線を60本ずつ６箇のブロック
（S1−S6）に分割して電極端子群を周辺部に配置したア
クティブ基板２となるガラス板23を示す。走査線側の電
極端子群６の一端には検査端子24が、そして信号線側の
電極端子群５の一端には検査端子25と26がそれぞれ配置
されている。27は切断線で、切断線より外側の領域は不
要となって廃棄され、残りの部分がアクティブ基板２と
して用いられる。

第２図は信号線側の電極端子群５の上下の検査端子2
5、26近傍の部分拡大図を示す。上側のブロック（S1,S
3,S5）には奇数番号の信号線に対応した、そして下側の
ブロック（S2,S4,S6）には偶数番号の信号線に対応した
電極端子が配置されている。これは表示画像の均質化を
計るためと、信号線に映像信号を供給する駆動回路の消
費電力を低減させるための一般的な配置である。一つの
検査端子で所定の数の信号線を全て並列に接続するため
には、電極端子５よりの延長線28を連結する接続線29が
切断線27より外側に配置されていれば良い。すなわち、
切断によって全ての電極端子が独立する。なお、接続線
29、延長線28は画像検査時に検査端子25からの複数本の
信号線への駆動信号の同時供給を考慮するならば、可能
な限り低抵抗が望ましい。

第３図は走査線側の電極端子群６の左右の検査端子2
4、30近傍の部分拡大図を示す。このように走査線11の
両端に検査端子を配置すると、走査線11に断線箇所31が
存在していても、走査線11と信号線12との間の短絡を見
逃す恐れがなくなり好都合となるので、スペースの許す
限り検査端子を配置すると良い。しかしながら、断線と
短絡が同時に起こる確率は一般的には高くないので、検
査端子は一つでも十分な場合が多い。

切断の他にも電極線の直列状態を解除する方法は幾つ
か考えられ、第４図にその一例として、例えばCOG実装
に対応して小さな電極端子群５を配置した場合を示す。
この場合には電極端子５よりの延長線28の材質を選ぶこ
とにより、他の導電性線路を消失する事なく延長線28を
食刻で除去することも出来るし、必要とならば適当な絶
縁膜で延長線28を被い、開口部32を延長線28上に形成し
ておき適宜選択的に延長線28を食刻で除去しても差し支
えない。この場合においても電極線の並列化のための新
たな工程の発生を防ぐ事は、例えば延長線28をゲート
（走査線）配線12と同じ製造工程で形成することにより
容易に達成し得ることが証明されよう。

第５図は本発明の実施例によるアクティブ基板上の配
置図を示す。延長線28と接続線29を用いた接続手段によ
って並列に接続された同種のブロック間、G1−G2,G2−G
3,G3−G4及びS1−S3,S3−S5,S2−S4,S4−S6間と、異種
のブロック間、G1−S1,G4−S2間に高抵抗素子33を接続
した状態でアクティブ基板の形成を終えたものである。
高抵抗素子の作製については後で詳細に述べるが、高抵
抗であるがゆえに上述したブロック間に検査の為に電圧
が印加されても高抵抗素子を流れる電流は小さく、走査
線と信号線間のブロック化された状態での短絡試験に与
える誤差を実用上支障ない程度に納めることは容易であ
る。他方、この高抵抗素子33がアクティブ基板上に存在
し、かつ電極線の並列状態が維持されるかぎり、アクテ
ィブ基板を有するガラス板23が如何に高く帯電しても、
スイッチング素子である絶縁ゲート型トランジスタ10の
ゲート絶縁膜が破壊されるほどの電圧が発生することは
有り得ない。従って、パネル組立終了後においてもブロ
ック化されたままの状態で画像検査を行うのであれば、
静電気による破壊や二次不良の恐れは皆無となる。実装
工程終了後には電極線の独立化が実施されるのは言うま
でもないことであるし、実装工程終了後には接続された
駆動回路や半導体集積回路チップが静電気に対して液晶
パネルを防御する機能を発揮するので、液晶パネルが損
傷を受けることは無くなる。

第６図は本発明の他の実施例によるアクティブ基板上
の配置図を示す。第５図との差異は異種のブロック間、
G1−S1,G4−S2間にダイオード接続された絶縁ゲート型
トランジスタ34が配置されていることにある。製造工程
の増加を避けるためこのトランジスタはスイッチング素
子である薄膜トランジスタ10と同一の工程で作製される
ことは言うまでもない。静電気に対する保護能力だけか
ら考えれば、二つのダイオード接続されたトランジスタ
を逆方向にかつ並列に配置するのが望ましい。しかしな
がら、その場合には走査線と信号線との間の短絡試験時
には印加電圧の極性によらず、必ずどちらかがONしてし
まうので短絡試験を行うことが出来なくなる。そこで静
電気に対する保護能力は片方向にしか有効に作用しない
がトランジスタは一つとし、短絡試験に対応できるよう
にダイオードの方向を決める必要がある。一般的には短
絡試験時には信号線側をゼロ電位とし、走査線側に正の
電圧を印加するので保護用トランジスタ34のゲートは信
号線側に接続することになる。他方、OFF状態のトラン
ジスタ34は高抵抗素子33と同じ機能を発揮する。

第２の実施例においては、異種ブロック間の保護素子
がダイオードであるため片方向ではあるが静電気に対す
る保護能力が著しく強化されるものの、画像表示のため
に所定の信号電圧、走査線側で−5V〜15V,信号線側で2V
〜15Vが印加されるとトランジスタ34がON状態となって
しまうので、画像表示検査機の信号線側の出力インピー
ダンスを余程低くしておかないと正常な画像が得られな
いことは注意すべきである。最終的にはトランジスタ34
は接続を解除される。これに対して、高抵抗素子33が駆
動回路に及ぼす影響は極めて少なく、必ずしも接続を解
除する必要はない。

走査線と信号線との並列状態、保護用の高抵抗素子と
トランジスタの電極端子群との接続状態を解除する機会
は、アクティブ基板の電気検査終了後、パネル組み立て
終了後及び実装工程終了後と３回あり、いつ実施するか
は各種検査方式、実装方式そして静電気対策との兼ね合
いによって決定すればよい。第７図と第８図には保護素
子である高抵抗素子33と絶縁ゲート型トランジスタ34を
構成する手段を示す。

第７図（ａ）は本発明者が特開昭57−95343号公報に
おいて開示した絶縁ゲート型トランジスタと、同時に得
られる高抵抗素子の平面配置図を示し、それらのＡ−
Ａ′線上およびＢ−Ｂ′線上の断面図を第７図（ｂ）に
示す。絶縁ゲート型トランジスタと高抵抗素子との構成
上の差異は、ゲート11が不純物を含まずチャネルとなる
非晶質シリコン層35下に存在するかどうかで決定され
る。詳細な製造方法については省略するが、その他の部
位は 40がゲート絶縁膜、36、37がソース・ドレイン配
線、38はチャネルとソース・ドレイン配線とのオーミッ
ク特性改善のための不純物を含む非晶質シリコン層であ
り、41、42は不純物を含まないので高抵抗となる非晶質
シリコン層35への配線であり、43はゲート11へのコンタ
クト・ホールで、44はゲート配線である。そして38はエ
ッチング・ストッパとしてのシリコン窒化膜である。

第７図に示した不純物を含む非晶質シリコン層はプラ
ズマCVDによる被着形成によって得られるが、一方不純
物を含まない非晶質シリコン層に不純物をドープするこ
とによっても不純物を含む非晶質シリコン層を得ること
は可能であり、例えばプラズマ照射（イオン・シャワ
ー）は耐熱性の低い非晶質シリコンに適したドーピング
技術で、ごく最近開発されたばかりである。

第８図（ａ）には本発明者が別出願した絶縁ゲート型
トランジスタと、同時に得られる高抵抗素子の平面配置
図を示し、それらのＡ−Ａ′線上およびＢ−Ｂ′線上の
断面図を第８図（ｂ）に示す。シリコン窒化膜39は不純
物のプラズマドーピングに対してマスク材として機能
し、シリコン窒化膜39下の不純物を含まない非晶質シリ
コン層35がチャネルを構成している。また高抵抗素子は
不純物を含む非晶質シリコン層38で構成されるので、第
７図に示した高抵抗素子と比べると、その平面的な大き
さを導電率が高くなった分だけ小さくする事ができて、
マトリクス型画像表示装置におけるパターン配置の設計
が容易となる利点が生じて来る。

高抵抗素子33および絶縁ゲート型トランジスタ34の保
護素子としての能力は走査線や信号線の抵抗値やブロッ
ク化された電極線の本数等によって大きく左右され、検
査規格との兼ね合も考慮のうえ決定される。具体的設計
事項としてはスイッチング素子である薄膜トランジスタ
10の製作とのコンパチビリティから高抵抗チャネル層35
または不純物を含む非晶質シリコン層38の幅Ｗと長さＬ
との比W/Lで大きさを決定するのが一般的である。Ｌを
大きくできれば、これらの保護素子のパターン不良によ
る二次的な不良を回避する事が容易となることは明らか
であろう。

以上述べたように、製造工程を増加させる事なく、ク
ロスショート検査と、画像検査が実施できるので、品質
管理や工程管理のためのデータ収集が可能である。信号
線と走査線が並列接続でブロック化されているので、パ
ネル組み立て後の画像検査において簡単な検査機で実動
作状態の駆動ができ、特性面の評価が充実する利点は大
きい。断線に関しての情報はマトリクス基板状では得る
ことはできないが、本発明者が特願昭61−145237号出願
にて開示したように、走査線や信号線の両端に接続端子
を設けるとともに、画像表示部周辺に走査線と信号線の
いずれとも電気的に分離された救済線を設け、断線の発
生した走査線や信号線に対しては接続端子と救済線との
接続により、両端から電気信号を供給すれば見掛け上無
断線とする事ができるので、本発明に特願昭61−145237
号出願の技術を併用すれば断線不良は考慮する必要の無
い欠陥となる。事実、断線が発生する確率は、６インチ
角基板を用いた３インチの液晶テレビ用マトリクス装置
の量産工程においても10％程度であり、しかも１パネル
当り１本の断線が最も多く、４本を越えるような異常事
態の発生は殆ど記録されていない。

クロス・ショートや液晶パネルの特性に関する情報
は、突発的な工程不良の早期発見、特性改善さらには歩
留り向上等を目的とする生産管理にとっては極めて実用
的な価値を持つ。また検査工程毎に不良品を除外して次
工程に進めないことは、カラーフィルタや実装部品等の
高価な主要部品を無駄に消費しないという意味で、液晶
パネル生産時のロスコスト低減の度合は歩留まりが低い
ほど効果的である。

発明の効果以上説明したように、本発明によれば、設計と製作に
対するマージン（余裕度）を大きく出来、アクティブ基
板の検査を可能ならしめ、このため、コスト低下と二次
的な不良の回避を実現でき、また静電気を原因とする特
性劣化やぶどまりの低下は著しく減少し、生産性の向上
が実現できる。

【図面の簡単な説明】

第１図は本発明に係るマトリクス型画像表示装置の保護
回路の一実施例における電極線を並列に接続してブロッ
ク化するための配置図、第２図〜第４図は同実施例の並
列接続を解除する手法を示す配置図、第５図と第６図は
同実施例の保護素子の配置図、第７図と第８図は同保護
素子と同時に形成される絶縁ゲート型トランジスタと同
保護素子の平面配置図と要部断面図を示し、第９図は従
来の液晶パネルへの実装手段を示す斜視図、第10図はア
クティブ型液晶パネルの等価回路図、第11図は同パネル
の要部断面図、第12図は先願例で開示された静電気対策
の一例の等価回路図である。１…液晶パネル、２…（マトリクス）基板、３…半導体
チップ、４…接続フィルム、５、６…信号線と走査線の
電極端子群、９…カラーフィルタ、10…（スイッチング
用）絶縁ゲ…ト型トランジスタ、11…走査線、12…信号
線、13…液晶セル、14…絵素電極、15…対抗透明電極、
16…液晶、18…配向膜、19…偏光板、22…短絡線、24、
25、26、30…検査端子、27…切断線、28…延長線、29…
接続線、33…高抵抗素子、34…（保護用）絶縁ゲート型
トランジスタ。

Claims

(57)【特許請求の範囲】

【請求項１】単位絵素毎にスイッチング素子を有し、走
査線及び信号線がそれぞれ複数本低抵抗線で並列に接続
されてブロック化されるとともに、前記ブロックに少な
くとも１個の検査端子を有するマトリクス型画像表示装
置において、前記ブロック間に高抵抗素子が接続されて
いる事を特徴とするマトリクス型画像表示装置の保護回
路。
【請求項２】単位絵素毎にスイッチング素子を有し、走
査線及び信号線がそれぞれ複数本低抵抗線で並列に接続
されてブロック化されるとともに、前記ブロックに少な
くとも１個の検査端子を有するマトリクス型画像表示装
置において、走査線ブロック同士または信号線ブロック
同士の同種のブロック間には高抵抗素子が接続され、走
査線ブロックと信号線ブロックの異種のブロック間には
ゲートをソースまたはドレインに接続した絶縁ゲート型
トランジスタのソース・ドレインが接続されている事を
特徴とするマトリクス型画像表示装置の保護回路。
【請求項３】単位絵素毎にスイッチング素子を有し、走
査線及び信号線がそれぞれ複数本低抵抗線で並列に接続
されてブロック化され、前記ブロックに少なくとも１個
の検査端子を有するとともに、前記ブロック間に高抵抗
素子が接続されているマトリクス型画像表示装置の製造
に際し、パネル組み立て終了後、または実装工程終了後
にブロック化された走査線及びブロック化された信号線
の並列接続が解除されることを特徴とする保護回路を有
するマトリクス型画像表示装置の製造方法。
【請求項４】単位絵素毎にスイッチング素子を有し、走
査線及び信号線がそれぞれ複数本低抵抗線で並列に接続
されてブロック化され、前記ブロックに少なくとも１個
の検査端子を有するとともに、走査線ブロック同士また
は信号線ブロック同士の同種のブロック間には高抵抗素
子が接続され、走査線ブロックと信号線ブロックの異種
のブロック間にはゲートをソースまたはドレインに接続
した絶縁ゲート型トランジスタのソース・ドレインが接
続されたマトリクス型画像表示装置の製造に際し、パネ
ル組み立て終了後、または実装工程終了後にブロック化
された走査線及びブロック化された信号線の並列接続
と、ゲートをソースまたはドレインに接続した絶縁ゲー
ト型トランジスタのソース・ドレインで接続された走査
線ブロックと信号線ブロック間との接続が解除されるこ
とを特徴とする保護回路を有するマトリクス型画像表示
装置の製造方法。
【請求項５】単位絵素毎にスイッチング素子を有し、走
査線及び信号線がそれぞれ複数本低抵抗線で並列に接続
されてブロック化されるとともに、前記ブロックに少な
くとも１個の検査端子を有するように形成され、走査線
ブロック同士または信号線ブロック同士の同種のブロッ
ク間には高抵抗素子が接続され、走査線ブロックと信号
線ブロックの異種のブロック間にはゲートをソースまた
はドレインに接続した絶縁ゲート型トランジスタのソー
ス・ドレインが接続されたマトリクス型画像表示装置の
検査方法であって、前記絶縁ゲート型トランジスタがON
しない極性の電圧を印加して走査線と信号線との間の短
絡試験を行なうことを特徴とする検査方法。
【請求項６】スイッチング素子が絶縁ゲート型トランジ
スタで、高抵抗素子が絶縁ゲート型トランジスタのチャ
ネルと同一工程で形成されている事を特徴とする請求項
１又は２記載のマトリクス型画像表示装置の保護回路。
【請求項７】スイッチング素子が絶縁ゲート型トランジ
スタで、高抵抗素子が絶縁ゲート型トランジスタのソー
ス・ドレインと同一工程で形成されている事を特徴とす
る請求項１又は２に記載のマトリクス型画像表示装置の
保護回路。