JP2000206573A - アクティブマトリクス型液晶表示装置および画素欠陥修正方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線の断線によるライン状欠陥の発生を防止
するとともに、画素の高開口率化が容易な構造を提供す
る。 【解決手段】 画素電極４…の下側にデータ線２…に接
続する予備線５…を設ける。データ線２に断線不良が生
じたときには、予備線５により断線箇所を迂回してデー
タ線２への電圧印加が維持される。また、ゲート線１と
データ線２との交差部にリーク不良が生じたときには、
ゲート線１の両側でデータ線２を切断する。この切断に
よっても、予備線５によりデータ線２への電圧印加が維
持される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示を行う表示装置に係り、特に、画素電極をマトリ
クス状に配列することにより高密度表示を実現するマト
リクス型液晶表示装置およびその画素欠陥修正方法に関
するものである。

【０００２】

【従来の技術】従来、液晶表示装置やプラズマ表示装置
のような表示装置は、マトリクス状に配列された複数の
画素電極とこれらの画素電極と対向して配される対向電
極を備え、両電極間に表示媒体（液晶、プラズマ等）を
介在させている。上記の表示装置は、画素電極に選択的
に電圧を印加することにより、画面上に表示パターンを
形成し、さらに、選択された画素電極と対向電極との間
に印加される電圧により、表示媒体が表示データを光学
的に変調して上記の表示パターンを可視化する。

【０００３】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極個々をスイッチング素子により駆動す
る、いわゆるアクティブマトリクス駆動方式が知られて
いる。上記のスイッチング素子としては、ＴＦＴ（薄膜
トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等
が一般的に知られている。一方、画素電極は、基板上で
信号線または走査線（バスライン）と同層に形成される
ことが多く、信号線または走査線と接触しないように配
置されている。

【０００４】また、絶縁膜上に画素電極を設けることに
より、画素電極とバスラインとを別層に形成することも
提案されている（特開昭６１−１５６０２５号公報
等）。このような構成では、画素電極とバスラインとが
別層で形成されるため、画素電極の面積（開口率）を拡
大することができる。

【０００５】ところで、マトリクス型の基板を用いた液
晶表示装置等においては、製造上の不良に起因する配線
の断線が常に問題となる。この断線を低減するようにし
たアクティブマトリクス型液晶表示装置については、Ｓ
ＩＤ’９５ ＤＩＧＥＳＴｏｆ ＴＥＣＨＮＩＣＡＬＰ
ＡＰＥＲＳ ４：ＡＭＬＣＤｓ ４．３；”Ｈｉｇｈ−
Ａｐｅｒｔｕｒｅ ａｎｄ Ｆａｕｌｔ−Ｔｏｌｅｒａ
ｎｔ ＰｉｘｅｌＳｔｒｕｃｔｕｒｅ ｆｏｒ ＴＦＴ
−ＬＣＤｓ”にバスラインを２重化する構造が開示され
ている。

【０００６】この構造は、図１４に示すように、画素電
極５１の１つあたりに２本のゲート線５２・５２’が設
けられ、ゲート線５２・５２’が画素電極５１の両側で
データ線５３・５３に沿って配された短絡線５４・５４
により短絡されている。また、短絡線５４・５４は、図
示しない絶縁層を介して画素電極５１と重ねて形成され
ており、その重なった部分が補助容量として機能するよ
うになっている。このような構成では、２本のゲート線
５２・５２’によりＴＦＴ５５が駆動されるので、ゲー
ト線５２・５２’のうち１本に断線が生じても、短絡線
５４・５４を介してＴＦＴ５５へのゲート電圧の印加を
維持することができる。

【０００７】また、上記のように、画素電極５１と短絡
線５４・５４とが絶縁膜を介して基板に垂直な方向に重
ねられている。これにより、画素同士の間から光が漏れ
るのを防止するために一般に対向電極側に形成される遮
光パターンの一部を短絡線５４・５４が兼ねるようにな
っている。

【０００８】ここで、画素電極とデータ線とが絶縁膜を
介して重ねられる構成について、以下に説明する。

【０００９】図１５に示す構成では、画素電極５１の両
側の周辺部が、ゲート線５２・５２およびデータ線５３
・５３と重なるように設けられている。図１６にも示す
ように、画素電極５１の下側かつ中央位置には、補助容
量電極（以降、Ｃｓ電極と称する）５６が設けられてい
る。このＣｓ電極５６は、ＴＦＴ５５と共通して用いら
れるゲート絶縁膜５７上に形成されており、画素電極５
１のコンタクト部５１ａと接触している。

【００１０】ゲート絶縁膜５７は、ガラス製の基板５８
上に形成された補助容量線５９を覆うように形成されて
いる。ゲート絶縁膜５７上のＣｓ電極５６の両側には、
下層信号線６０・６０が形成され、さらにその上にデー
タ線５３・５３が形成されている。下層信号線６０・６
０およびデータ線５３・５３は、絶縁膜６１により覆わ
れている。

【００１１】上記の構成では、画素電極５１とデータ線
５３・５３との間に絶縁膜６１が介在しているので、画
素電極５１をデータ線５３・５３の配置位置に関わらず
広く形成することができる。

【００１２】図１７に示す構成では、Ｃｓ電極５６の配
置が上記の構成と同じであり、さらに、Ｃｓ電極５６が
ドレイン電極６２と接続線６３を介して接続されてい
る。上記の図１５および図１７に示す構成は、Ｃｓ電極
５６が全ての画素に共通する補助容量線５９上に配され
ることにより補助容量を形成するＣｓ ｏｎ Ｃｏｍｍ
ｏｎ構造を採用している。

【００１３】図１８に示す構成は、Ｃｓ電極５６が隣接
する画素のゲート線５２上に配されることにより補助容
量を形成するＣｓ ｏｎ Ｇａｔｅ構造を採用してい
る。この構成では、Ｃｓ電極５６が、画素電極５１のコ
ンタクト部５１ｂと接続されている。図１９に示す構成
は、さらに、Ｃｓ電極５６がドレイン電極６２と接続線
６３を介して接続されている。

【００１４】

【発明が解決しようとする課題】液晶表示素子の高精細
化および高開口率化に伴い、バスラインの幅が縮小する
一方、バスライン交差部が増加することにより、バスラ
インの断線およびバスライン交差部でのリークが増加す
る傾向にある。このような断線およびリークが発生する
と、バスラインに接続されている画素電極に正常な電圧
が印加されない。このため、電圧が印加されない部分
は、ライン状の欠陥として表示画面に現れる。表示素子
におけるライン状欠陥は致命的な欠陥であり、その素子
を用いた表示装置は不良品として扱われる。このような
不良品が増加すると、表示装置の歩留りの低下を招き、
製品コストが上昇する。

【００１５】また、一般的な画素電極とバスラインとを
同層に形成する構造に上記のバスラインが２重化された
構造を適用した場合、画素電極がバスラインと同じ層に
設けられるため、画素電極を大きくすることができず、
さらなる高開口率化を図ることが困難である。また、少
しでも開口率を高めるには、配線同士の間隔を狭めなけ
ればならず、配線間のリークを増加させる可能性が高く
なる。

【００１６】さらに、図１５ないし図１９に示すような
構成では、画素電極５１とデータ線５３・５３とを重ね
て形成することができる。しかしながら、画素電極５１
とデータ線５３との間の容量は、その間に介在する絶縁
膜６１のために小さくすることができない。それゆえ、
その容量によりクロストーク等が生じて表示品位を低下
させてしまう。

【００１７】本発明は、上記の事情に鑑みてなされたも
のであって、ライン状欠陥の発生を防止するとともに、
高開口率化が容易な構造を提供することを目的としてい
る。

【００１８】

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、基板上に設けられた複数の走
査線と、該走査線と直交するように形成された複数の信
号線と、隣り合う該走査線と隣り合う該信号線とで囲ま
れた領域に配置される画素電極と、該走査線に印加され
る走査電圧によりオン・オフして該画素電極への該信号
線を介しての信号電圧の印加をスイッチングするスイッ
チング素子とを備えたアクティブマトリクス型液晶表示
装置において、該信号線は、該信号線と同層に形成され
るとともに該信号線に電気的に接続されてなる予備線を
備えてなり、該画素電極は、該信号線および予備線と絶
縁膜を介して別層に形成されるとともに、該画素電極の
周囲で隣り合う該信号線または予備線とそれぞれ一部重
畳する２つの重畳領域を有してなり、該２つの重畳領域
における容量は、それぞれ互いに等しくなるように形成
されていることを特徴としている。

【００１９】また、本発明の画素欠陥修正方法は、上述
したアクティブマトリクス型液晶表示装置において、走
査線と信号線との交差部でリーク不良が生じたとき、該
走査線の両側で信号線を切断することを特徴としてい
る。

【００２０】

【発明の実施の形態】〔実施の形態１〕本発明の第１の
実施の形態について図１ないし図６に基づいて説明すれ
ば、以下の通りである。

【００２１】本実施の形態に係るアクティブマトリクス
型液晶表示装置（以降、各実施の形態において液晶表示
装置と称する）は、図１に示すように、複数のゲート線
１…、複数のデータ線２…、複数の補助容量線（以降、
Ｃｓ線と称する）３…等を有する配線基板を備えてい
る。本液晶表示装置は、その配線基板を含む液晶パネル
を有している。この液晶パネルは、上記の配線基板と図
示しない共通電極が設けられた対向基板とが間隔をおい
て貼り合わされ、その間に液晶が封入された構成であ
る。

【００２２】ゲート線１…、データ線２…およびＣｓ線
３…は、それぞれ後述する基板８（図３参照）上に一定
の間隔をおいて互いに平行に設けられている。信号線と
してのデータ線２…は、走査線としてのゲート線１…と
直交して配され、Ｃｓ線３…は、全画素に共通して設け
られており、ゲート線１…と平行に配されている。隣り
合うゲート線１・１と隣り合うデータ線２・２とで囲ま
れる領域には、画素電極４が設けられている。

【００２３】画素電極４の下側には、予備線５…が設け
られている。予備線５は、画素電極４の中央部にデータ
線２と平行に配されており、画素電極４の１個毎に対と
なるデータ線２に接続されている。また、予備線５は、
データ線２の幅より狭い一定の幅でデータ線２と同種の
金属材料により形成されている。なお、予備線５…は、
インジウム錫酸化物（ＩＴＯ）のような透明の導電膜に
より形成されていてもよい。

【００２４】ゲート線１とデータ線２との交差部の近傍
には、スイッチング素子としてのＴＦＴ６が設けられて
いる。ＴＦＴ６は、半導体層６ａを有している。この半
導体層６ａは、ゲート線１上に後述するゲート絶縁膜９
（図３参照）を介して形成されており、両端部がそれぞ
れデータ線２とドレイン電極７とに接続されている。ま
た、半導体層６ａは、中間部がチャネル領域として形成
されている。ドレイン電極７は、画素電極４の下側に引
き込まれて画素電極４と接続されている。その接続は、
画素電極４に形成されたコンタクト部４ａにてなされて
いる。

【００２５】ＴＦＴ６は、ゲート線１にＯＮ電圧（走査
電圧）が印加されることによりＯＮし、データ線２に印
加される電圧を画素電極４に与えて画素容量を充電する
ようになっている。

【００２６】Ｃｓ線３は、隣り合うゲート線１・１の間
に１本ずつ配されている。また、図２および図３に示す
ように、Ｃｓ線３は、ガラスのように透光性かつ絶縁性
を有する材料からなる基板８上に形成されている。な
お、ゲート線１は、図４に示すように、Ｃｓ線３と同層
に設けられている。

【００２７】Ｃｓ線３上には、ゲート絶縁膜９を介して
１画素当たり２個の補助容量電極１０・１０（以降、Ｃ
ｓ電極と称する）が形成されている。また、ゲート絶縁
膜９上には、Ｃｓ電極１０・１０の間に予備線５が形成
されるとともに、Ｃｓ電極１０・１０の両脇に下層デー
タ線１１・１１が形成されている。この下層データ線１
１・１１上には、データ線２・２が形成されている。

【００２８】さらに、これらは絶縁膜１２で覆われてお
り、この絶縁膜１２上に画素電極４が形成されている。
画素電極４は、窪んで形成されたコンタクト部４ｂ・４
ｂを有しており、このコンタクト部４ｂ・４ｂでＣｓ電
極１０・１０と接触している。上記の絶縁膜１２は、有
機材料、特に樹脂により形成されている。また、絶縁膜
１２の材料としては、比誘電率の低い材料が用いられて
いる。

【００２９】上記の構成は、Ｃｓ電極１０…が全ての画
素に共通するＣｓ線３…上に配されている。補助容量
は、Ｃｓ線３、Ｃｓ電極１０およびこれらの間に挟持さ
れるゲート絶縁膜９により形成されるＣｓ ｏｎ Ｃｏ
ｍｍｏｎ構造である。

【００３０】本実施の形態では、以下のように、上記の
構成以外の構成を採用してもよい。

【００３１】例えば、図５に示す構成では、Ｃｓ電極１
０・１０の一方が、ドレイン電極７と接続線１３により
接続されている。この構成も、図２の構成と同様、Ｃｓ
ｏｎ Ｃｏｍｍｏｎ構造であるが、ドレイン電極７が
Ｃｓ電極１０を介して画素電極４と接続されている点で
図２の構成と異なる。また、図６に示す構成では、Ｃｓ
電極１０・１０の一部が隣接する画素電極４用のゲート
線１上に設けられている。補助容量は、ゲート線１、Ｃ
ｓ電極１０およびこれらの間に挟持される前述のゲート
絶縁膜９（図３参照）により形成されるＣｓ ｏｎ Ｇ
ａｔｅ構造である。

【００３２】ここで、上記のように構成される配線基板
の製造について図３および図４を参照しながら説明す
る。

【００３３】まず、透光性かつ絶縁性の基板８の表面に
導電薄膜を形成し、その導電薄膜をパターニングするこ
とによりゲート線１およびＣｓ線３を形成する。基板８
としては、ガラス基板を用いるが、透光性かつ絶縁性を
有しておれば他の材料を用いてもよい。また、導電薄膜
には、Ｔａ系の金属材料を用いるが、導電性を有してお
れば他の材料を用いてもよい。

【００３４】次に、ゲート線１およびＣｓ線３を覆うよ
うにゲート絶縁膜９となる絶縁性薄膜、半導体薄膜（半
導体層６ａ）および半導体−電極コンタクト材薄膜を順
次形成し、半導体コンタクト層１４・１４を形成する。

【００３５】ここでは、絶縁性薄膜としてチッ化シリコ
ンを用い、半導体薄膜としてアモルファスシリコンを用
い、コンタクト材薄膜としてｎ＋アモルファスシリコン
を用いる。ただし、絶縁性薄膜を形成する際には、絶縁
性を有するものであればチッ化シリコン以外の材料を用
いてもよい。

【００３６】続いて、透明導電薄膜および導電薄膜を重
ねて形成し、導電薄膜をパターニングすることにより、
データ線２およびドレイン電極７およびソース電極１５
を形成する。その後、透明導電薄膜をパターニングする
ことにより、下層データ線１１、下層ドレイン電極１６
および下層ソース電極１７、予備線５、Ｃｓ電極１０を
形成する。このようなパターニングによりＴＦＴ６が作
製される。ＴＦＴ６については、スイッチング素子とし
て動作するように形成できれば、材料、構造および製造
方法は特に問わない。

【００３７】ここでは、透明導電薄膜としてＩＴＯを用
い、導電薄膜としてＴａ系金属材料を用いる。ただし、
これらの材料として他の導電材料を用いてもよい。ま
た、データ線２、予備線５、ドレイン電極７およびＣｓ
電極１０の全てを１種類の金属材料で形成することが可
能であるし、ＩＴＯのような透明導電材料で形成するこ
とも可能である。このような場合、下層データ線１１は
不要になる。

【００３８】透明導電薄膜および導電薄膜をいずれの材
料で形成する場合においても、予備線５は、配線基板の
作製に欠くことのできないデータ線２、Ｃｓ電極１０等
の形成と同時に行われる。それゆえ、従来の表示素子の
作製に比べて、予備線５の形成のためにプロセス数が増
加することはない。

【００３９】なお、データ線２の幅は、電気的な駆動条
件を考慮して約８μｍに設定される。また、予備線５の
幅は、ＩＴＯの加工精度を考慮して約４μｍに設定され
る。

【００４０】さらに、絶縁膜１２となる絶縁層を形成
し、この絶縁層に、画素電極４とドレイン電極７とを接
続するためのコンタクトホールおよび画素電極４とＣｓ
電極１０とを接続するための他のコンタクトホールを形
成する。ここでは、絶縁層を感光性のアクリル樹脂によ
り約３．０μｍの厚さに形成する。このアクリル樹脂の
比誘電率は、３．５に設定されている。ただし、絶縁層
としては、絶縁性を有する材料であればアクリル樹脂以
外の有機材料を用いてもよい。

【００４１】そして、ＩＴＯを形成しパターニングする
ことにより、画素電極４を形成する。このとき、上記の
コンタクトホール内にコンタクト部４ａ・４ｂが形成さ
れる。ここでは、画素電極４の材料としてＩＴＯ以外の
導電性材料を用いてもよい。

【００４２】このようにして、図３および図４に示す構
造の配線基板が作製される。

【００４３】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。

【００４４】（１）データ線２に断線が生じた場合、予
備線５により断線の発生箇所以降の画素電極４への電圧
の印加が可能になる。それゆえ、断線のためにライン状
欠陥が生じることを防止できる。

【００４５】（２）ゲート線１とデータ線２との交差部
またはゲート線１と予備線５との交差部でリークが生じ
た場合には、データ線２または予備線５を交差部の両側
でレーザー光等により切断する。これにより、交差部に
おけるデータ線２または予備線５に電圧が印加されなく
なってリークが発生しなくなる。

【００４６】（３）予備線５をデータ線２より狭い幅に
形成することにより、画素の開口率の低下を抑えること
ができる。しかも、予備線５をＩＴＯのような透明導電
体で形成することにより、画素を透過する光が予備線５
により遮られないので、画素の開口率は低下せずにす
む。

【００４７】（４）絶縁膜１２を樹脂で形成することに
より、データ線２および予備線５と画素電極４との間の
容量が小さくなる。その容量は、樹脂の誘電率が低くか
つ樹脂層が厚いほど小さくなる。それゆえ、該容量によ
るクロストークを低減することができる。

【００４８】〔実施の形態２〕本発明の第２の実施の形
態について図７および図８に基づいて説明すれば、以下
の通りである。なお、本実施の形態および以降の他の実
施の形態において、前記の第１の実施の形態における構
成要素と同等の機能を有する構成要素については、同様
の符号を付記してその説明を省略する。

【００４９】本実施の形態に係る液晶表示装置は、図７
および図８に示すような配線構造をなす配線基板を備え
ている。両配線基板においては、ゲート線１、データ線
２、Ｃｓ線３および画素電極４が、前記の第１の実施の
形態における配線基板と同様に配置されている。

【００５０】図７に示す配線基板では、Ｃｓ線３上に図
示しないゲート絶縁膜を介してＣｓ電極２１が配されて
おり、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造の補助容量が形成
されている。このＣｓ電極２１は、コンタクト部４ｃで
画素電極４と接触している。また、本配線基板では、前
述の予備線５（図１参照）の代わりに、予備線２２を備
えている。

【００５１】予備線２２は、画素電極４の下側における
ゲート線１とＣｓ線３と間にゲート線１と平行に配され
ている。予備線２２は、図示しないが、画素電極４の１
個毎に対となるゲート線１に接続されている。また、予
備線２２は、ゲート線１の幅より狭い一定の幅でゲート
線１と同種の金属材料により形成されている。なお、予
備線２２…は、インジウム錫酸化物（ＩＴＯ）のような
透明の導電膜により形成されていてもよい。

【００５２】図８に示す配線基板では、ゲート線１上に
上記のゲート絶縁膜を介してＣｓ電極２１が配されてお
り、Ｃｓ ｏｎ Ｇａｔｅ構造の補助容量が形成されて
いる。このＣｓ電極２１は、コンタクト部４ｄで画素電
極４と接触している。

【００５３】上記の両配線基板の製造は、第１の実施の
形態における配線基板の製造と同様の手順で行われる。
ただし、予備線５を形成する工程が省かれる代わりに、
ゲート線１およびＣｓ線３とともに予備線２２を形成す
る工程が設けられる。

【００５４】その工程では、基板の表面に例えばＴａ系
の金属材料からなる導電薄膜を形成し、その導電薄膜を
パターニングすることによりゲート線１、Ｃｓ線３およ
び予備線２２を形成する。または、基板上に透明導電薄
膜（ＩＴＯ等）および導電薄膜を重ねて形成し、導電薄
膜をパターニングすることにより、ゲート線１およびＣ
ｓ線３を形成した後、透明導電薄膜をパターニングする
ことにより、予備線２２を形成する。

【００５５】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。

【００５６】（１）ゲート線１に断線が生じた場合、予
備線２２により断線の発生箇所以降の画素電極４への電
圧の印加が可能になる。それゆえ、断線のためにライン
状欠陥が生じることを防止できる。

【００５７】（２）ゲート線１とデータ線２との交差部
またはデータ線２と予備線２２との交差部でリークが生
じた場合には、ゲート線１または予備線２２を交差部の
両側でレーザー光等により切断する。これにより、交差
部におけるゲート線１または予備線２２に電圧が印加さ
れなくなってリークが発生しなくなる。

【００５８】（３）予備線２２をゲート線１より狭い幅
に形成することにより、画素の開口率の低下を抑えるこ
とができる。しかも、予備線２２をＩＴＯのような透明
導電体で形成することにより、画素を透過する光が予備
線２２により遮られないので、画素の開口率は低下せず
にすむ。

【００５９】（４）絶縁膜１２を樹脂で形成することに
より、ゲート線１および予備線２２と画素電極４との間
の容量が小さくなる。その容量は、樹脂の誘電率が低く
かつ樹脂層が厚いほど小さくなる。それゆえ、該容量に
よる画素電圧の引き込みを低減することができる。

【００６０】画素電圧の引き込みとは、ゲートとドレイ
ン（画素）との間の容量（Ｃｇｄ）が増大すると、ゲー
トがオンして画素を充電した後にオフするとき、ドレイ
ン電位がゲートにＣｇｄを介して引き込まれ、この結
果、画素電位が低下することをいう。

【００６１】上記の電位の引き込みは、画素電極と共通
電極との間に介在する液晶に与えられるＤＣ成分とな
る。このＤＣ成分は、液晶に悪影響を及ぼすため、共通
電極に印加される電圧を最適化することによりキャンセ
ルされる。ところが、Ｃｇｄが大きい場合、各画素の加
工のばらつきによるＣｇｄのばらつきが大きくなりがち
であるため、液晶パネル内でＤＣ成分を十分にキャンセ
ルすることができなくなり、その結果、液晶の信頼性が
低下する。

【００６２】本配線基板では、Ｃｇｄを小さくすること
ができるので、液晶の信頼性の向上を図ることができ
る。

【００６３】〔実施の形態３〕本発明の第３の実施の形
態について図９および１０に基づいて説明すれば、以下
の通りである。

【００６４】本実施の形態に係る液晶表示装置の配線基
板には、図９に示すように、隣り合うデータ線２・２の
間に２本の予備線３１・３２が設けられている。予備線
３１・３２は、金属材料またはＩＴＯのような透明導電
体により同じ幅に形成されており、画素電極４の下側に
データ線２と平行に配されている。予備線３１は、ある
列の画素電極４…に電圧を印加するためのデータ線２に
画素電極４の１個毎に接続されている。予備線３２は、
隣の列の画素電極４…に電圧を印加するためのデータ線
２に画素電極４の１個毎に接続されている。

【００６５】上記のような予備線３１・３２の構造によ
り、Ｃｓ線３上には、３個のＣｓ電極３３・３３・３３
が予備線３１・３２を避けるように設けられている。

【００６６】上記の配線基板を製造する際には、第１の
実施の形態の配線基板の製造工程における予備線および
Ｃｓ電極形成のためのパターニングおよびコンタクトホ
ール形成のための絶縁層のパターニングが異なる。

【００６７】上記の配線基板では、画素電極４と予備線
３１との間の容量および画素電極４と予備線３２との間
の容量が等しくなっている。このような配線基板を備え
た液晶表示装置において表示を行う際、データ線２に印
加される電圧の極性をライン毎に反転させる。例えば、
ソースライン反転を行う場合は、図１０（ａ）に示すよ
うな波形（ソース１・２）が隣り合う２本のデータ線２
・２に印加される。また、ライン反転と１Ｈ反転とを組
み合わせたドット反転を行う場合は、図１０（ｂ）に示
すような波形（ソース１・２）が隣り合う２本のデータ
線２・２に印加される。

【００６８】ここで、ある画素電極４について、画素の
容量をＣｌｃ（液晶容量）＋Ｃｃｓ（補助容量Ｃｃ
ｓ）、データ線２（予備線５）との容量をＣｓｄ１と
し、隣のデータ線２（予備線５）との容量をＣｓｄ２と
し、あるタイミングにおけるデータ線２と隣のデータ線
２との電位変化をそれぞれＶｓ１・Ｖｓ２とする。その
タイミングにおける画素電位Ｖｄと容量Ｃｓｄとによる
影響は、簡易的には次式のように表される。

【００６９】ΔＶｄ＝Ｖｓ１×Ｃｓｄ１／（Ｃｓｄ１＋
Ｃｌｃ＋Ｃｃｓ）＋Ｖｓ２×Ｃｓｄ２／（Ｃｓｄ２＋Ｃ
ｌｃ＋Ｃｃｓ） ライン反転またはドット反転の場合は、Ｖｓ１とＶｓ２
とが反対の極性（図１０（ａ）（ｂ）におけるソース１
・２）であるため、ΔＶｄを小さくすることができる。
つまり、Ｃｓｄ１とＣｓｄ２とが等しいことにより、上
式は次のように表され、最も効率良くΔＶｄを小さくす
ることができるのである。

【００７０】ΔＶｄ＝（Ｖｓ１＋Ｖｓ２）×Ｃｓｄ／
（Ｃｓｄ＋Ｃｌｃ＋Ｃｃｓ） これにより、上記の容量の影響を軽減させるとができ、
クロストークの少ない表示品位の高い液晶表示装置を提
供することができる。なお、ここでのクロストークと
は、データ線２の方向に現れるクロストークのことであ
る。

【００７１】〔実施の形態４〕本発明の第４の実施の形
態について図１１ないし図１３に基づいて説明すれば、
以下の通りである。

【００７２】本実施の形態に係る液晶表示装置の配線基
板には、図１１に示すように、画素電極４…の下側に複
数の予備線４１…が設けられている。予備線４１は、デ
ータ線２に沿って隣り合う画素電極４・４にわたって配
されており、両端がそれぞれ画素電極４・４側で同じデ
ータ線２に接続されている。また、予備線４１…は、１
本のデータ線２の両側で接続される側が１本毎に入れ替
わるように接続されている。また、ゲート線１に沿って
隣り合う画素電極４・４の間において、１本のデータ線
２には、２本の予備線４１・４１の一端が最も近くなる
位置で接続されている。

【００７３】上記のような予備線４１の構造により、Ｃ
ｓ線３上には、２個のＣｓ電極１０・１０が予備線４１
を避けるように設けられている。

【００７４】上記の配線基板を製造する際には、第３の
実施の形態と同様、第１の実施の形態の配線基板の製造
工程における予備線およびＣｓ電極形成のためのパター
ニングおよびコンタクトホール形成のための絶縁層のパ
ターニングが異なる。

【００７５】上記の配線基板では、画素電極４とこの画
素電極４の下側に配される２本の予備線４１・４１との
間のそれぞれの容量が等しくなっている。このような配
線基板を備えた液晶表示装置において表示を行う際、デ
ータ線２に印加される電圧の極性を前述のように１ライ
ン毎に反転させる。これにより、上記の容量の影響を軽
減させるとができ、クロストークの少ない表示品位の高
い液晶表示装置を提供することができる。

【００７６】また、本配線基板では、予備線４１がデー
タ線２に沿って分散して配される構造であるため、配線
基板の作製過程において行われるウェットエッチングや
洗浄といった液体処理の際に発生する洗浄不良が生じに
くくなる。それゆえ、予備線３１・３２がデータ線に沿
って連続して配される配線基板（図９参照）に比べて、
配線基板の品質を高めることができる。

【００７７】さらに、第３の実施の形態と異なり、予備
線４１がゲート線１およびＣｓ線３と交差する箇所を少
なくすることができる。それゆえ、それらの交差部にお
けるリーク不良の発生を抑えることができる。

【００７８】ここで、上記の配線基板において断線不良
が生じた際は、図１２に示すように、データ線２に電圧
が印加される。

【００７９】例えば、データ線２（２Ａ）が断線部Ｐで
断線した場合、そのデータ線２Ａに与えられる電圧は、
予備線４１（４１Ａ）により断線部Ｐを迂回してデータ
線２Ａに印加される。

【００８０】また、ある画素電極４において、データ線
２（２Ｂ）と、その隣のデータ線２Ａに接続される予備
線４１（４１Ｂ）とが断線部Ｑで断線した場合、データ
線２Ｂに与えられる電圧は、予備線４１（４１Ｃ）によ
り断線部Ｑを迂回してデータ線２Ｂに印加される。

【００８１】上記の配線基板においてリークが生じた際
には、図１３に示すように、レーザー光により人工的に
断線して修正する。このとき、レーザー光の照射は、Ｙ
ＡＧ（Ｙｔｔｒｉｕｍ−Ａｌｕｍｉｎｕｍ−Ｇａｒｎｅ
ｔ）レーザーを１０−９〜１０−６Ｊ／μｍ２のレーザ
ーパワーで用い、配線基板が点灯表示可能な状態で行わ
れる。

【００８２】ここで、点灯表示可能な状態とは、本配線
基板と対向基板とが貼り合わされて、その間に液晶が封
入されて構成される液晶パネルの状態のことをいう。こ
のような液晶パネルのゲート線１…およびデータ線２…
に簡単な波形の信号を与え、目視にてゲート線１とデー
タ線２との間のリークを捜す。

【００８３】例えば、ゲート線１とデータ線２との交差
部Ｒでリークが発生した場合、そのデータ線２をゲート
線１の両側（切断部Ｒ１・Ｒ２）でレーザー光を照射す
ることにより切断する。

【００８４】また、データ線２とＣｓ線３との交差部Ｓ
でリーク不良が発生した場合、そのデータ線２をＣｓ線
３の両側（切断部Ｓ１・Ｓ２）でレーザー光を照射する
ことにより切断する。

【００８５】さらに、ゲート線１と予備線４１との交差
部Ｔでリークが発生した場合、その予備線４１をゲート
線１の両側（切断部Ｔ１・Ｔ２）でレーザー光を照射す
ることにより切断する。

【００８６】なお、本実施の形態では、液晶パネルにお
いて断線をレーザー光で行う例について述べたが、対向
基板と貼り合わされる前の配線基板に上記のようなリー
クが発見された場合には、レーザー光以外の物理的また
は化学的手段を用いた断線も可能である。また、配線基
板の作製過程において修正を行う場合も同様である。

【００８７】このように、予備線４１…を設けることに
より、断線不良が生じてもデータ線２への電圧印加を維
持することができるとともに、リーク不良が発生したと
きには人工的な断線を施してリーク不良を除去すること
ができる。このように人工的な断線を施しても、配線が
２重化されているため、断線不良が生じた場合と同様、
データ線２への電圧の印加を維持することができる。

【００８８】また、前記の他の実施の形態において述べ
た各配線基板についても、本実施の形態と同様に断線不
良およびリーク不良を克服することができる。

【００８９】さらに、本実施の形態および他の実施の形
態に係る配線基板では、ＴＦＴ６が逆スタガー型である
が、スイッチング素子としてスタガー型のＴＦＴまたは
ＭＩＭ素子を用いる場合においても本発明の適用が可能
である。

【００９０】スタガー型のＴＦＴを用いる場合、ゲート
および半導体層の配置が逆スタガー型のＴＦＴと異なる
構造となる。

【００９１】また、ＭＩＭ素子を用いる場合、前述の配
線基板からゲート線１が省かれた構造となり、ゲート線
１の代わりに対向基板（カラーフィルタ基板）に画素電
極と同じ幅の走査線が設けられる。したがって、この場
合は、配線基板上にＭＩＭ素子とともに形成されるデー
タ線について本発明の適用が可能である。

【００９２】ただし、この場合でも、前記の各実施の形
態で述べたように、画素電極とデータ線とが絶縁膜を介
して別層に形成されなければならない。

【００９３】

【発明の効果】以上のように、本発明のアクティブマト
リクス型液晶表示装置によれば、信号線に断線不良が生
じたときには、予備線を介して断線箇所を迂回するよう
にして信号線に信号電圧が印加される。それゆえ、ある
画素電極と次段の画素電極との間で信号線が断線して
も、その次段の画素電極への信号電圧の印加を維持する
ことができる。

【００９４】この結果、ライン状欠陥の発生が防止さ
れ、製品としての良品率を大幅に高めることができる。
また、断線しかかった信号線が、本アクティブマトリク
ス型液晶表示装置の出荷後に、ユーザー側で断線する事
例もあるが、このような場合でも、上記のように表示品
位を保つことができる。したがって、本アクティブマト
リクス型液晶表示装置は、製品コストの低減を図るとと
もに、信頼性を向上させることができるという効果を奏
する。

【００９５】また、本発明のアクティブマトリクス型液
晶表示装置は、該画素電極が、該信号電極または予備線
を覆うように形成された有機絶縁膜上に形成されている
ので、画素電極と信号線または予備線との間の容量を小
さくすることができるとともに、信号線または予備線の
下方に形成される走査線と画素電極との間の容量も小さ
くなる。それゆえ、画素電極と信号線または予備線との
間の容量によるクロストークを低減することができると
ともに、走査線と画素電極との間の容量による画素電圧
の引き込みを抑制することができる。したがって、本ア
クティブマトリクス型液晶表示装置は、上記の各容量に
よる影響を抑えて表示品位を向上させることができると
いう効果を奏する。

【００９６】本発明の画素欠陥修正方法は、上述したア
クティブマトリクス型液晶表示装置において、走査線と
信号線との交差部でリーク不良が生じたとき、該走査線
の両側で該信号線を切断する方法である。

【００９７】これにより、交差部における信号線には電
圧が印加されなくなり、リークが生じなくなる。また、
信号線を断線しても予備線により信号線への電圧印加を
維持することができるため、画素欠陥が生じることはな
い。したがって、本画素欠陥修正方法は、リーク不良を
なくし、表示品位を向上させることができるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。

【図２】図１の配線基板における１画素領域の構成を拡
大して示す平面図である。

【図３】図２の配線基板におけるＡ−Ａ’線矢視断面図
である。

【図４】図２の配線基板におけるＴＦＴの部分の構成を
示す断面図である。

【図５】本発明の第１の実施の形態に係る配線基板であ
って予備線がデータ線に接続される他の構成を示す平面
図である。

【図６】本発明の第１の実施の形態に係る配線基板であ
って予備線がデータ線に接続されるさらに他の構成を示
す平面図である。

【図７】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の構
成を示す平面図である。

【図８】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の他
の構成を示す平面図である。

【図９】本発明の第３の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。

【図１０】図９の配線基板においてソースライン反転お
よびドット反転が行われる際にデータ線およびゲート線
に印加される電圧波形を示す波形図である。

【図１１】本発明の第４の実施の形態に係るアクティブ
マトリクス型液晶表示装置用配線基板の構成を示す平面
図である。

【図１２】図１１の配線基板に断線不良が生じたときの
状態を示す平面図である。

【図１３】図１１の配線基板にリーク不良が生じたとき
の修正を説明する平面図である。

【図１４】ゲート線が２重化された従来のアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の構
成を示す平面図である。

【図１５】Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造の補助容量を
有する従来のアクティブマトリクス型液晶表示装置用配
線基板の１画素領域分の構成を示す平面図である。

【図１６】図１５の配線基板におけるＢ−Ｂ’線矢視断
面図である。

【図１７】Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造の補助容量を
有する従来のアクティブマトリクス型液晶表示装置用配
線基板の１画素領域分の他の構成を示す平面図である。

【図１８】Ｃｓ ｏｎ Ｇａｔｅ構造の補助容量を有す
る従来のアクティブマトリクス型液晶表示装置用配線基
板の１画素領域分の構成を示す平面図である。

【図１９】Ｃｓ ｏｎ Ｇａｔｅ構造の補助容量を有す
る従来のアクティブマトリクス型液晶表示装置用配線基
板の１画素領域分の他の構成を示す平面図である。

【符号の説明】

１ ゲート線（走査線） ２ データ線（信号線） ４ 画素電極 ５ 予備線 ６ ＴＦＴ（スイッチング素子） ８ 基板 ９ ゲート絶縁膜（絶縁膜） １２ 絶縁膜（絶縁膜、有機絶縁膜） ２２ 予備線 ３１・３２ 予備線 ４１ 予備線 Ｓ・Ｔ・Ｒ 交差部 Ｒ１・Ｒ２ 切断部 Ｓ１・Ｓ２ 切断部 Ｔ１・Ｔ２ 切断部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ａ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に設けられた複数の走査線と、該
   走査線と直交するように形成された複数の信号線と、隣
   り合う該走査線と隣り合う該信号線とで囲まれた領域に
   配置される画素電極と、該走査線に印加される走査電圧
   によりオン・オフして該画素電極への該信号線を介して
   の信号電圧の印加をスイッチングするスイッチング素子
   とを備えたアクティブマトリクス型液晶表示装置におい
   て、 該信号線は、該信号線と同層に形成されるとともに該信
   号線に電気的に接続されてなる予備線を備えてなり、 該画素電極は、該信号線および予備線と絶縁膜を介して
   別層に形成されるとともに、該画素電極の周囲で隣り合
   う該信号線または予備線とそれぞれ一部重畳する２つの
   重畳領域を有してなり、 該２つの重畳領域における容量は、それぞれ互いに等し
   くなるように形成されていることを特徴とするアクティ
   ブマトリクス型液晶表示装置。
2. 【請求項２】 請求項１に記載のアクティブマトリクス
   型液晶表示装置において、走査線と信号線との交差部で
   リーク不良が生じたとき、該走査線の両側で信号線を切
   断することを特徴とする画素欠陥修正方法。