JPS61230119A - 液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置の製造方法、更に詳しくは薄膜
トランジスタを利用したマトリックス液晶表示装置用基
板の配向方法に関する。

〔発明の概要〕

本発明は、薄膜トランジスタが形成された液晶表示装置
用基板をラビングにより配向処理する方法において、薄
膜トランジスタをＯＮ状態にさせた状態でラビングする
ことにより、薄膜トランジスタの静電破壊を防止するよ
うにしたものである。

〔従来技術」 液晶表示装置の製造工程においては、液晶分子を一定の
方向に揃えて並べるために基板の液晶が接する表面に配
向処理を施す必要がある。配向処理の方法には８１０’
ｉ斜方蒸着する方法などいくつかの処理法が提案されて
いるが、一般的には基板面にポリイミドなどの薄膜全形
成した後、その表面を布でこするラビングと呼ばれる方
法が最も簡単で有効な方法であり広く利用されている。

〔発明が解決しようとする問題点ｊ 一方、近年液晶表示装置の大容量化と画質の向上を目的
として、基板上に薄膜トランジスタなどの非線形素子を
形成したアクティブマトリックス液晶表示装置の開発が
活発化している。ところが、薄膜トランジスタが形成さ
れている基板面に前記のラビングによる配向処理を行う
ことは、薄膜トランジスタに多大な悪影響企及ぼす。特
に、ラビングの際に発生する静電気はトランジスタの静
電破壊の大きな原因となり、製造歩留ユヲ低下させる。

ラビングの際の静電気の影響を防止するための手段とし
ては、従来全トランジスタのゲートラインとドレインラ
インを電気的に接続しておく方法が提案されている。第
２図に従来のラビング時の配線図を示す。第２図におい
て、１はドレインライン、２はソースライン、３は表示
画素、４は薄膜トランジスタである。２ピングする際は
、全部のドレインライン１とソースライン２を各々電気
的に接続し、更にこれらを接続線５によって接続する。

第２図の状態で薄膜トランジスタの形成さ名た基板をラ
ビングすれば、各トランジスタのドレインとソースは同
電位であるからドレインとソースの間の静電破壊は防止
される。

しかし、第２図の状態では表示画素３に発生する静電気
に対しては何の対策も成されていないので、ゲートライ
ン２と表示画素３０間の電位差で薄膜トランジスタ４が
静電破壊を起こしてしまうという欠点がめった。

第３図に従来の代表的なアクティブマトリックス表示装
置用基板の、一画素分の平面図を示す。

第３図において、１はドレインライン、２はゲートライ
ン、５は表示画素、４Ｆｉ薄膜トランジスタ部である。

第３図かられかるように基板表面で最も面積が広い部分
は表示画素３であり、基板表面を２ピングする際の静電
気の発生量もそれだけ多い。従って、トランジスタの静
電破壊防止のためには表示画素部５に発生する静電気の
除去が最も重要である。

本発明は上記の欠点を解決するためになされたものであ
り、薄膜トランジスタに静電破壊を起こさせることなく
ラビングによる配向処理を行う方法を提供するものであ
る。

〔問題点を解決するための手段」 本発明の要点は、薄膜トランジスタのドレインラインと
ゲートライン間に電位差を与え、トランジスタをＯＮ状
態に保ったまま基板表面をラビングすることにある。

〔作用」 薄膜トランジスタをＯＮ状態にしておけば、ラビング中
に表示画素に発生した静電気をドレインラインに逃がす
ことができる。従ってラビング時に発生する静電気によ
るトランジスタの静電破壊を完全に防止することができ
る。

〔実施例Ｊ まず、本発明の実施例を第１図により説明する。

第１図は本発明によるラビング時のアクティブマトリッ
クス液晶表示装置用基板の配線を示す図である。第１図
において、１はドレインラインであり、表示領域の外側
すなわち切断線７の外側まで引き出されて互いにショー
トされている。２はゲートラインであ）、同様に切断線
７の外側で互いにショートされている。３は表示画素、
４は薄膜トランジスタ、６は電源である。

例えば、トレオンライン２４０本、ゲートライン２２０
本、薄膜トランジスタ５２８００個が形成された第１図
の構造の液晶表示装置用基板の切断線７の内側に配向用
のポリイミド膜を形成した後、電源６によりドレインラ
インＩＫマイナス、ゲートライン２にプラスを印加しな
がらラビングを行った。その後、切断線７に沿って基板
を切断し、ドレインライン１とゲートライン２のショー
トされている部分と′電源６金切り離した。上記の工程
で作製されたアクティブマトリックス液晶表示装置用基
板を、顕微鏡による観察及び電気的測定によって検査し
たところ、薄膜トランジスタ４の静電破壊は全く発生し
ていなかった。

次に本発明の他の実施ＩＦＩＪｔ−説明する。

第１図において、電源６に太陽電池の様な素子を用いる
ことができ、液晶表示装置用基板上に集積できる。太陽
電池は例えばＰｉｎ構造のａ−Ｅｉｉから形成でき、Ｔ
ＰＴ’ｉ０’Ｈさせるだけの電圧（しきい値電圧ＶＴＴ
Ｉ　）以上の電圧を発生できる様、多段に直列接続させ
ておく。配向時には、太陽電池部分に光を照射して電圧
を発生させて各ＴＮＴをＯＮする。その後、太陽電池部
分、ドレインゲート各ラインの短絡部分を切り離す。

電源素子は上記のＰｉｎ型の他にショットキー型、ＭＩ
Ｓ型等も使用できる。

〔発明の効果〕

以上説明したように、本発明による方法で薄膜トランジ
スタが形成された液晶表示装置用基板を配向処理すれば
、配向時における薄膜トランジスタの静電破壊を完全に
防止でき、液晶表示装置の製造歩留りを向上させられる
という効果がある。

また、本方法はラビング時に限らず他のプロセスで発生
する静電気に対する破壊防止にも役立つ。

結果的に、製造歩留りが向上し、低コストの表示装置が
得られる。

【図面の簡単な説明】

第１図は本発明によるラビングの際のアクティブマトリ
ックス液晶表示装置用基板の配線を示す図、 第２図は従来のラビング時の配線を示す図、第３図は従
来の代表的なアクティブマトリックス液晶表示装置用基
板の一画素分の平面図である。 １・・・・・・ドレインライン、２・・・・・・ゲート
ライン、３・・・・・・表示画素、　　　５・・・・・
・接続線、４・・・・・・薄膜トランジスタ、６・・・
・・・電源、７・・・・・・切断線。　　　　　　　　
　以　　上田願人　セイコー電子工業株式会社 第１図 従来のラビング時の！ｅ線圀 第２図 第３図

Claims (3)

【特許請求の範囲】
1. （１）複数個の薄膜トランジスタが形成された基板面を
   ラビングにより配向処理を行う液晶表示装置の製造方法
   において、各薄膜トランジスタをＣＮさせた状態で少な
   く共ラビングを行うことを特徴とする液晶表示装置の製
   造方法。
2. （２）複数個の薄膜トランジスタが形成された液晶表示
   装置用基板上で、ドレインラインを表示領域の外側まで
   引き出して互いにショートさせ、ゲートラインを表示領
   域の外側まで引き出して互いにショートさせ、 前記ドレインラインとゲートラインの間に電圧を印加し
   て前記薄膜トランジスタをＯＮさせた状態でラビングを
   行い、 その後、表示領域の外側のドレインラインおよびゲート
   ラインをショートさせた部分を切り離すことを特徴とす
   る特許請求の範囲第１項記載の液晶表示装置の製造方法
   。
3. （３）基板上の薄膜トランジスタをＯＮさせるための電
   圧を印加する電源用素子を、前記薄膜トランジスタと同
   一基板上に形成した特許請求の範囲第１項記載の液晶表
   示装置の製造方法。