JPH02190820A - 表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶デイスプレィなどの表示装置の製造方法
に関するものである。

［従来の技術］ 第５図および第６図は例えば特開昭６１−５９４７５号
公報、特開昭６３−８１９７５号公報に示された従来の
表示装置の製造方法を示す正面図であり、図において（
１１）はガラス基板上に表示用電極や薄膜トランジスタ
（以下単にＴＰＴと称す）が形成されているＴＦＴアレ
イ基板である。（１２）は対向電極基板である。ＴＦＴ
アレイ基板（１１）と対向電極基板（１２）との間に液
晶が充填される。（１３ａ）はゲート電極配線端子、（
１３ｂ）はソース電極配線端子である。これら配線端子
（１３ａ）、（１３ｂ）は表示領域のＴＰＴの各々ゲー
ト電極、ソース電極につながっている（１４）はすべて
のゲート電極配線端子（１３ａ）およびソース電極配線
端子（１３ｂ）を短絡・接続しているショートリングで
ある。

次に、製造プロセスについて説明する。ＴＦＴアレイ基
板（１１）および対向電極基板（１２）はラビング等に
よって配向処理される。セル組み立てによって第５図ま
たは第６図に示す形状に組み立てた後、液晶を注入する
。これらのプロセス中にお−いて、ショートリング（１
４）によってすべてのＴＰＴのゲート電極、ソース電極
の電位が同電位に保たれ、静電気等によるＴＰＴの特性
劣化・破壊が回避される。次いで、第５図や第６図に示
す如く、Ａｌ−Ａ２．Ｂ１−Ｂ２．Ｃｌ−０２，Ｄｌ−
Ｄ２線に沿ってＴＦＴアレイ基板（１１）を切断するこ
とによって、ショートリング（１４）はゲート電極配線
端子（１３ａ）およびソース電極配線端子（１３ｂ）か
ら切り離され、次いで、駆動用ＩＣが実装される。

［発明が解決しようとする課題Ｊ 従来の表示装置の製造方法では、以上のように一重のシ
ョートリング（１４）を基板切断によって切り離し除去
しているので、基板切断の際、１０ｍｍ程度以上の広い
切断幅（Ｅ）が必要でありこのためＴＦＴアレイ基板（
１１）の利用効率が悪いばかりでなく、液晶注入時の基
板端部の幅が大きくなり、注入歩留りが悪くなるほか、
注入に使用する液晶槽の深さが深くなり、基板端部に付
着する液晶が多くなるため液晶の利用効率が悪いなどの
問題点があった。

この発明は上記の様な問題点を解消するためになされた
もので、ショートリングを採用し、なおかつ、液晶注入
時の基板端部幅の狭い表示装置の製造方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る表示装置の製造方法は、ショートリング
を２重にするとともに、外側の太いショートリングはラ
ビング後かつ液晶注入前に基板切断によって除去し、内
側の細いショートリングは液晶注入後に基板の端面角部
（エツジ）の研磨によって除去するようにしたものであ
る。

［作用１ この発明における外側の太い（低抵抗の）ショートリン
グは、ラビング時に発生する高電圧の静電気によってＴ
Ｆ丁特性が劣化することを防止し、内側の細い（比較的
抵抗の高い）ショートリングは液晶注入等の液晶セルの
ハンドリングによって発生する低電圧の静電気によって
ＴＰＴ特性が劣化することを防止する。

［実施例〕 以下、この発明の一実施例を第１図乃至第４図について
説明する。第１図において、（１１）はＴＦＴアレイ基
板、（１２）は対向電極基板、（１３ａ）はゲート電極
配線端子、（１３ｂ）はソース電極配線端子であり、こ
れらの構成・機能は従来例のものと同じである。（４）
は内側のショートリング、（５）は外側のショートリン
グでありともに、導体配線材料で形成され、すべてのゲ
ート電極配線端子（１３ａ）、ソース電極配線端子（１
３ｂ）を接続・短絡している。内側のショートリング（
４）は１００μｍ程度の細いパターン幅で形成され、外
側のショートリング（５）は０、５ｍｍ〜３ｍｍ程度の
太いパターン幅で形成されている。

次に製造プロセスについて説明する。成膜・バターニン
グされたＴＦＴアレイ基板（１１）は配向膜塗布後、ラ
ビングによって配向処理される。ラビング工程では５０
０Ｖ〜２ＫＶ程度の高電圧の静電気が発生するが、外側
のショートリング（５）は太いパターンで形成されてい
るため抵抗が低く、帯電電荷量の多い上記高電圧の静電
気も、遅延時間なく容易に導通させるため、すべてのゲ
ート電極、ソース電極の電位は同電位に保たれ、静電気
によるＴＰＴの特性劣化・破壊が回避される。

続いて、同様にラビングされた対向電極基板（１２）と
組み合わせてセル組み立てをするが、この工程で発生す
る静電気も主として低抵抗の外側のショートリング（５
）を介して導通される。

次に、セル組み立てされた液晶パネル（空セル）は、第
１図のＡｌ−Ａ２．Ｂ１−８２線に沿ってＴＦＴアレイ
基板（１１）を切断し、外側のショートリング（５）を
切り離し除去し、第２図に示す形状に加工する。第３図
は第２図の■−■線に沿った部分の拡大断面図である。

図において、（。

６）はシール剤、（７）は後程注入される液晶である６
第２図および第３図に示す様に、上記基板の切断（ＡＩ
−Ａ２．Ｂ１−８２）は、内側のショートリング（４）
のすぐ近傍を切断する。

続いて、液晶（７）が注入される。液晶注入工程では。

５０Ｖ〜２００Ｖ程度の比較的弱い静電気が発生するに
とどまり、パターン幅の狭い高抵抗の内側のショートリ
ング（４）のみでも上記静電気は容易に導通され、すべ
てのゲート電極、ソース電極は同電位に保たれる。また
、液晶注入時の基板端部幅（Ｆ）はゲート・ソース電極
配線端子（１３ａ）、（１３ｂ）の長さのみの約２　ｍ
ｍ〜３ｍｍであり、従来に比べて非常に短いため、注入
歩留りが高くなるほか、注入に使用する液晶槽は、深さ
が浅いもので良く、同時に、基板端部に付着する液晶の
量が少なくなり、液晶の利用効率は向上する。

最後に内側のショートリング（４）は、第４図の面取り
部（１ｂ）に示す如く、基板端面角部（ｌａ）を研磨に
よって落す（面取りする）ことによって除去される（第
４図）。かかる研摩によるショートリング除去方法にお
いては、従来の基板切断方法の様な広い切断幅は必要な
く、従って、この端面角部研摩によるショートリング除
去方法を用いて始めて、前記のように注入時の基板端部
幅（Ｆ）を短くすることができる。

［発明の効果］ 以上の様に、この発明によれば、ショートリングを細い
内側のショートリングと太い外側のショートリングの２
重構造とすると共に、ラビング後に基板切断によって外
側のショートリングを除去し、液晶注入後に基板端面角
部を研摩することによって内側のショートリングを除去
する様にしたので、外側のショートリングによって、ラ
ビング時に発生する高電圧に静電気からＴＰＴを保護し
、液晶注入時には内側のショートリングによって静電気
対策を講じながらも、基板端部幅を狭くすることが可能
となり、液晶注入歩留りや液晶利用効率を向上させ、ひ
いては、液晶デイスプレィ全体の歩留りや品質を向上さ
せることができる効果がある。

【図面の簡単な説明】

第１図は本発明の方法に基づきショートリングが二重に
形成されていることを示す図、第２図は本発明の方法に
基づき外側のショートリングが切断・除去された状態を
示す図、第３図は第２図の断面線■−■に沿った拡大図
、第４図は本発明の方法に基づき内側のショートリング
が面取り操作により除去された状態を示す図、第５図は
従来の製造方法による表示装置を示す図、第６図は第５
図の部分拡大図である。 図において（１１）はＴＦＴアレイ基板、（１２）は対
向電極基板、（１３ａ）はゲート電極配線端子、（１３
ｂ）はソース電極配線端子、（４）は内側のショートリ
ング、（５）は外側のショートリングである。 なお図中、同一符号は同一、又は相当部分を示す。 代理人　弁理士　　大　　岩　　増　　雄第 図 第 図 第 図 Ｅ：切餠暢

Claims (1)

【特許請求の範囲】
1. （１）薄膜トランジスタが各画素ごとに設けられたアク
   ティブマトリックス型表示装置において、各薄膜トラン
   ジスタのゲート電極配線、ソース電極配線のすべてと接
   続されるショートリングを表示装置基板の周辺に２重に
   設ける工程と、基板切断によって外側のショートリング
   を切り離し除去する工程と、基板端面角部の研磨によっ
   て内側のショートリングを除去する工程とからなる表示
   装置の製造方法。