JP2909280B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2909280B2 JP2909280B2 JP28178991A JP28178991A JP2909280B2 JP 2909280 B2 JP2909280 B2 JP 2909280B2 JP 28178991 A JP28178991 A JP 28178991A JP 28178991 A JP28178991 A JP 28178991A JP 2909280 B2 JP2909280 B2 JP 2909280B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- short
- substrate
- crystal display
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示素子に関
し、特に能動マトリックス液晶表示素子において、行ラ
インおよび列ラインに抵抗を接続して静電気による表示
不良を防止する液晶表示素子に関する。
し、特に能動マトリックス液晶表示素子において、行ラ
インおよび列ラインに抵抗を接続して静電気による表示
不良を防止する液晶表示素子に関する。
【０００２】
【従来の技術】先ず、この種の液晶表示素子を図１、図
２を参照して説明するに、１１は透明なマトリックス基
板であり、その上には画素電極１５と薄膜トランジスタ
（ＴＦＴ）１６とより成る画素のマトリックスが形成さ
れている。ＴＦＴ１６は画素電極１５のそれぞれに１個
ずつ対応して形成されている。１８は行ラインであり、
画素電極１５の各行に沿って形成されている。１９は列
ラインであり、画素電極１５の各列に沿って形成されて
いる。ＴＦＴ１６の各々はそのゲートを行ラインに接続
し、そのソースを列ラインに接続している。１７は透明
な共通基板１２の内面に形成された共通電極であり、こ
の共通電極１７と画素電極１５およびＴＦＴ１６を含む
マトリックス基板１１上面との間には液晶１４が封入さ
れている。
２を参照して説明するに、１１は透明なマトリックス基
板であり、その上には画素電極１５と薄膜トランジスタ
（ＴＦＴ）１６とより成る画素のマトリックスが形成さ
れている。ＴＦＴ１６は画素電極１５のそれぞれに１個
ずつ対応して形成されている。１８は行ラインであり、
画素電極１５の各行に沿って形成されている。１９は列
ラインであり、画素電極１５の各列に沿って形成されて
いる。ＴＦＴ１６の各々はそのゲートを行ラインに接続
し、そのソースを列ラインに接続している。１７は透明
な共通基板１２の内面に形成された共通電極であり、こ
の共通電極１７と画素電極１５およびＴＦＴ１６を含む
マトリックス基板１１上面との間には液晶１４が封入さ
れている。
【０００３】ここで、行ライン１８および列ライン１９
は共に選択的に駆動されるのであるが、これらによりゲ
ートおよびソースの双方が同時に駆動されたＴＦＴ１６
のみが導通してこれに対応する画素電極１５に電圧が印
加され、この画素電極と共通電極１７との間の液晶１４
の光学的状態が変化することとなる。この光学的状態の
変化により表示をすることができる。
は共に選択的に駆動されるのであるが、これらによりゲ
ートおよびソースの双方が同時に駆動されたＴＦＴ１６
のみが導通してこれに対応する画素電極１５に電圧が印
加され、この画素電極と共通電極１７との間の液晶１４
の光学的状態が変化することとなる。この光学的状態の
変化により表示をすることができる。
【０００４】
【発明が解決しようとする課題】この様な液晶表示素子
は動作電圧は大変に低く、そして画素電極と共通電極と
の間の液晶の内部抵抗は大変に高いものであることか
ら、低電圧駆動、低電力消費表示素子として広範囲の技
術分野において使用されている。しかしその反面、液晶
表示素子は低電圧駆動することができるものであるとこ
ろから、その内部に静電気が侵入すると容易に動作状態
に陥り、この動作状態は液晶の内部抵抗が高いところか
ら容易には解消することができず、表示不良となる。ま
た、液晶表示素子の製造プロセス中においても、静電気
は上述の如くに形成された薄膜トランジスタ（ＴＦＴ）
１６に不良を生じせしめる原因ともなり得る。そのため
に、画素マトリックスの製造プロセスにおいて、全ライ
ン・ショート法を採用して静電気の放電に努めているの
であるが、この場合も基板の切断をした後は放電効果も
失なわれる。
は動作電圧は大変に低く、そして画素電極と共通電極と
の間の液晶の内部抵抗は大変に高いものであることか
ら、低電圧駆動、低電力消費表示素子として広範囲の技
術分野において使用されている。しかしその反面、液晶
表示素子は低電圧駆動することができるものであるとこ
ろから、その内部に静電気が侵入すると容易に動作状態
に陥り、この動作状態は液晶の内部抵抗が高いところか
ら容易には解消することができず、表示不良となる。ま
た、液晶表示素子の製造プロセス中においても、静電気
は上述の如くに形成された薄膜トランジスタ（ＴＦＴ）
１６に不良を生じせしめる原因ともなり得る。そのため
に、画素マトリックスの製造プロセスにおいて、全ライ
ン・ショート法を採用して静電気の放電に努めているの
であるが、この場合も基板の切断をした後は放電効果も
失なわれる。
【０００５】この発明は、液晶表示素子の製造プロセス
中においても、また液晶表示素子完成後においても静電
気に災いされない液晶表示素子を提供しようとするもの
である。
中においても、また液晶表示素子完成後においても静電
気に災いされない液晶表示素子を提供しようとするもの
である。
【０００６】
【課題を解決するための手段】行ラインおよび列ライン
が形成されると共に行ラインおよび列ラインの交差する
ところにこれら行ラインおよび列ラインに接続した能動
素子および能動素子に接続する画素電極が形成された能
動液晶表示画素マトリックスを有するマトリックス基板
を具備し、共通電極および短絡電極を有しマトリックス
基板に対向する共通基板を具備し、マトリックス基板と
共通基板とは異方導電性或いは導電性を付与された比較
的高抵抗を有するシール部材を介して貼り合わされた液
晶表示素子において、マトリックス基板には更にシール
部材が貼り合わされるメイン・シール部に端子と行ライ
ンの引き出し線間および端子と列ラインの引き出し線間
を結合する短絡パッドが形成され、シール部材の貼り合
わされるところはマトリックス基板のメイン・シール部
および共通基板の共通電極或いは短絡電極であるものと
した。
が形成されると共に行ラインおよび列ラインの交差する
ところにこれら行ラインおよび列ラインに接続した能動
素子および能動素子に接続する画素電極が形成された能
動液晶表示画素マトリックスを有するマトリックス基板
を具備し、共通電極および短絡電極を有しマトリックス
基板に対向する共通基板を具備し、マトリックス基板と
共通基板とは異方導電性或いは導電性を付与された比較
的高抵抗を有するシール部材を介して貼り合わされた液
晶表示素子において、マトリックス基板には更にシール
部材が貼り合わされるメイン・シール部に端子と行ライ
ンの引き出し線間および端子と列ラインの引き出し線間
を結合する短絡パッドが形成され、シール部材の貼り合
わされるところはマトリックス基板のメイン・シール部
および共通基板の共通電極或いは短絡電極であるものと
した。
【０００７】
【実施例】この発明の実施例を図３、図４および図５を
参照して説明する。この発明の液晶表示素子は、行ライ
ン１８および列ライン１９が形成されると共に行ライン
１８および列ライン１９の交差するところにこれら行ラ
イン１８および列ライン１９に接続した能動素子である
薄膜トランジスタ（ＴＦＴ）１６およびＴＦＴ１６に接
続する画素電極１５が形成された能動液晶表示画素マト
リックスを有するマトリックス基板１１を具備してい
る。更に、共通電極１７を有しマトリックス基板１１に
対向する共通基板１２をも具備している。マトリックス
基板１１と共通基板１２とはシール部材２０を介して貼
り合わされ、これらの間に液晶を封入して液晶表示素子
が構成される。ここで、シール部材２０は異方導電性或
いは導電性を付与された比較的高抵抗を有するものであ
り、行ライン１８および列ライン１９に電気的に接続し
た状態で張り合わされるのであるが、以下においてこの
点についての説明をする。
参照して説明する。この発明の液晶表示素子は、行ライ
ン１８および列ライン１９が形成されると共に行ライン
１８および列ライン１９の交差するところにこれら行ラ
イン１８および列ライン１９に接続した能動素子である
薄膜トランジスタ（ＴＦＴ）１６およびＴＦＴ１６に接
続する画素電極１５が形成された能動液晶表示画素マト
リックスを有するマトリックス基板１１を具備してい
る。更に、共通電極１７を有しマトリックス基板１１に
対向する共通基板１２をも具備している。マトリックス
基板１１と共通基板１２とはシール部材２０を介して貼
り合わされ、これらの間に液晶を封入して液晶表示素子
が構成される。ここで、シール部材２０は異方導電性或
いは導電性を付与された比較的高抵抗を有するものであ
り、行ライン１８および列ライン１９に電気的に接続し
た状態で張り合わされるのであるが、以下においてこの
点についての説明をする。
【０００８】図３はマトリックス基板１１を上から見た
ところを示す図である。２２は行ライン１８を引き出す
端子であり、２３は列ライン１９を引き出す端子であ
る。２１は短絡パッドであり、端子２２と行ライン１８
の引き出し線および端子２２と行ライン１９の引き出し
線を接続するものである。この短絡パッド２１は端子出
し工程中において、マトリックス基板１１を穴明け加工
し、そこにＩＴＯを施してＩＴＯ面としたものである。
この短絡パッド２１を形成するところは液晶表示素子の
メイン・シールを構成するところ、即ち、マトリックス
基板１１におけるシール部材２０が貼り合わせられると
ころである。
ところを示す図である。２２は行ライン１８を引き出す
端子であり、２３は列ライン１９を引き出す端子であ
る。２１は短絡パッドであり、端子２２と行ライン１８
の引き出し線および端子２２と行ライン１９の引き出し
線を接続するものである。この短絡パッド２１は端子出
し工程中において、マトリックス基板１１を穴明け加工
し、そこにＩＴＯを施してＩＴＯ面としたものである。
この短絡パッド２１を形成するところは液晶表示素子の
メイン・シールを構成するところ、即ち、マトリックス
基板１１におけるシール部材２０が貼り合わせられると
ころである。
【０００９】一方、共通基板１２としては、これは図４
に示されるが如きものを例として採用することができ
る。 図４（ａ）に示される第１の例は、共通基板１２全面に
ＩＴＯの共通電極１７を形成してこれを短絡電極として
も使用する。マトリックス基板１１の短絡パッド２１が
形成されている液晶表示素子のメイン・シールを構成す
るところと共通基板１２の共通電極１７との間にシール
部材２０を介在させた状態でメイン・シールを完成させ
る。その結果、行ライン１８および列ライン１９を比較
的高抵抗を有するシール部材２０を介して共通基板１２
の共通電極１７に接続することができるので、マトリッ
クス基板１１側に侵入した静電気を放電する余地が与え
られる。
に示されるが如きものを例として採用することができ
る。 図４（ａ）に示される第１の例は、共通基板１２全面に
ＩＴＯの共通電極１７を形成してこれを短絡電極として
も使用する。マトリックス基板１１の短絡パッド２１が
形成されている液晶表示素子のメイン・シールを構成す
るところと共通基板１２の共通電極１７との間にシール
部材２０を介在させた状態でメイン・シールを完成させ
る。その結果、行ライン１８および列ライン１９を比較
的高抵抗を有するシール部材２０を介して共通基板１２
の共通電極１７に接続することができるので、マトリッ
クス基板１１側に侵入した静電気を放電する余地が与え
られる。
【００１０】図４（ｂ）に示される第２の例は、行ライ
ン１８および列ライン１９を一括して短絡するする短絡
電極２３を共通電極１７とは別に形成する。そして、マ
トリックス基板１１の短絡パッド２１が形成されている
液晶表示素子のメイン・シールを構成するところと共通
基板１２の短絡電極２３との間にシール部材２０を介在
させた状態でメイン・シールを完成させる。この様にし
て、行ライン１８および列ライン１９を共通基板１２に
ループ状に形成された短絡専用の電極２３に比較的高抵
抗を有するシール部材２０を介して接続する。
ン１８および列ライン１９を一括して短絡するする短絡
電極２３を共通電極１７とは別に形成する。そして、マ
トリックス基板１１の短絡パッド２１が形成されている
液晶表示素子のメイン・シールを構成するところと共通
基板１２の短絡電極２３との間にシール部材２０を介在
させた状態でメイン・シールを完成させる。この様にし
て、行ライン１８および列ライン１９を共通基板１２に
ループ状に形成された短絡専用の電極２３に比較的高抵
抗を有するシール部材２０を介して接続する。
【００１１】図４（ｃ）に示される第３の例は、行ライ
ン１８を短絡する短絡電極２４および列ライン１９を短
絡する短絡電極２５を各別に、そして共通電極１７とも
別に形成する。この場合も第２の例と同様に、マトリッ
クス基板１１の短絡パッド２１が形成されている液晶表
示素子のメイン・シールを構成するところと共通基板１
２の短絡電極２４および２５との間にシール部材２０を
介在させた状態でメイン・シールを完成させて、行ライ
ン１８および列ライン１９を共通基板１２に各別に形成
された短絡専用の電極２４、２５に比較的高抵抗を有す
るシール部材２０を介して接続することができる。
ン１８を短絡する短絡電極２４および列ライン１９を短
絡する短絡電極２５を各別に、そして共通電極１７とも
別に形成する。この場合も第２の例と同様に、マトリッ
クス基板１１の短絡パッド２１が形成されている液晶表
示素子のメイン・シールを構成するところと共通基板１
２の短絡電極２４および２５との間にシール部材２０を
介在させた状態でメイン・シールを完成させて、行ライ
ン１８および列ライン１９を共通基板１２に各別に形成
された短絡専用の電極２４、２５に比較的高抵抗を有す
るシール部材２０を介して接続することができる。
【００１２】
【発明の効果】以上の通りであって、この発明の液晶表
示素子は、そのマトリックス基板１１にシール部材２０
が貼り合わされるメイン・シール部２６に端子２２と行
ライン１８の引き出し線間および端子２２と列ライン１
９の引き出し線間を結合する短絡パッド２１が形成さ
れ、シール部材２０の貼り合わされるところはマトリッ
クス基板１１のメイン・シール部２６および共通基板１
２の共通電極１７或いは短絡電極２３、２４、２５であ
るものとしたので、メイン・シールの実施と、行ライン
１８および列ライン１９と共通電極１７或いは短絡電極
２３、２４、２５との間の電気的接続とを一挙にするこ
とができて、極めて好都合である。
示素子は、そのマトリックス基板１１にシール部材２０
が貼り合わされるメイン・シール部２６に端子２２と行
ライン１８の引き出し線間および端子２２と列ライン１
９の引き出し線間を結合する短絡パッド２１が形成さ
れ、シール部材２０の貼り合わされるところはマトリッ
クス基板１１のメイン・シール部２６および共通基板１
２の共通電極１７或いは短絡電極２３、２４、２５であ
るものとしたので、メイン・シールの実施と、行ライン
１８および列ライン１９と共通電極１７或いは短絡電極
２３、２４、２５との間の電気的接続とを一挙にするこ
とができて、極めて好都合である。
【００１３】そして、この発明は、短絡パッド２１を形
成する工程を必要とするものであるが、これも端子出し
工程中においてマトリックス基板１１を穴明け加工し、
そこにＩＴＯを施してＩＴＯ面を形成するという短絡パ
ッド形成工程が単純に付加されただけであり、短絡パッ
ド形成工程を導入したことに基づいて更なる製造工程は
何も加重されない。
成する工程を必要とするものであるが、これも端子出し
工程中においてマトリックス基板１１を穴明け加工し、
そこにＩＴＯを施してＩＴＯ面を形成するという短絡パ
ッド形成工程が単純に付加されただけであり、短絡パッ
ド形成工程を導入したことに基づいて更なる製造工程は
何も加重されない。
【００１４】マトリックス基板１１製造段階において全
ライン・ショート法を採用し、基板切断後にこの発明に
よるマトリックス基板１１と共通基板１２の貼り合わせ
を実施すれば、液晶表示素子の製造中を含めて素子完成
後も静電気に災いされない液晶表示素子を提供すること
ができる。
ライン・ショート法を採用し、基板切断後にこの発明に
よるマトリックス基板１１と共通基板１２の貼り合わせ
を実施すれば、液晶表示素子の製造中を含めて素子完成
後も静電気に災いされない液晶表示素子を提供すること
ができる。
【図１】液晶表示素子の従来例の画素マトリックスを示
す図。
す図。
【図２】液晶表示素子の従来例の断面を示す図。
【図３】この発明のマトリックス基板を上から見たとこ
ろを示す図。
ろを示す図。
【図４】この発明の共通基板を示す図。
【図５】この発明の液晶表示素子の断面を示す図。
１１ マトリックス基板 １２ 共通基板 １５ 画素電極 １６ 薄膜トランジスタ（ＴＦＴ） １７ 共通電極 １８ 行ライン １９ 列ライン ２０ シール部材 ２１ 短絡パッド ２２ 端子 ２３ 短絡電極 ２４ 短絡電極 ２５ 短絡電極 ２６ メイン・シール部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/1339 505 G02F 1/1343 G02F 1/136 500
Claims (1)
- 【請求項１】 行ラインおよび列ラインが形成されると
共に行ラインおよび列ラインの交差するところにこれら
行ラインおよび列ラインに接続した能動素子および能動
素子に接続する画素電極が形成された能動液晶表示画素
マトリックスを有するマトリックス基板を具備し、共通
電極および短絡電極を有しマトリックス基板に対向する
共通基板を具備し、マトリックス基板と共通基板とは異
方導電性或いは導電性を付与された比較的高抵抗を有す
るシール部材を介して貼り合わされた液晶表示素子にお
いて、マトリックス基板には更にシール部材が貼り合わ
されるメイン・シール部に端子と行ラインの引き出し線
間および端子と列ラインの引き出し線間を結合する短絡
パッドが形成され、シール部材の貼り合わされるところ
はマトリックス基板のメイン・シール部および共通基板
の共通電極或いは短絡電極であることを特徴とする液晶
表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28178991A JP2909280B2 (ja) | 1991-10-29 | 1991-10-29 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28178991A JP2909280B2 (ja) | 1991-10-29 | 1991-10-29 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119324A JPH05119324A (ja) | 1993-05-18 |
| JP2909280B2 true JP2909280B2 (ja) | 1999-06-23 |
Family
ID=17644001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28178991A Expired - Fee Related JP2909280B2 (ja) | 1991-10-29 | 1991-10-29 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909280B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100516063B1 (ko) * | 1998-04-24 | 2005-12-01 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
-
1991
- 1991-10-29 JP JP28178991A patent/JP2909280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119324A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP4282219B2 (ja) | 画素暗点化方法 | |
| US6613650B1 (en) | Active matrix ESD protection and testing scheme | |
| JPS62251723A (ja) | ドライバ−内蔵液晶パネル | |
| JPS63279228A (ja) | 液晶表示装置 | |
| JP2001083546A (ja) | 液晶表示装置 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JP2909280B2 (ja) | 液晶表示素子 | |
| JPH07191301A (ja) | 表示装置及び表示装置の駆動方法 | |
| JPH11167123A (ja) | 表示装置 | |
| JPH0329925A (ja) | 液晶表示装置 | |
| JP2867455B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH10268354A (ja) | 液晶表示装置およびその断線修復方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP2676973B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11119246A (ja) | 液晶表示装置の製造方法 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP2001249345A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10161155A (ja) | 液晶表示装置 | |
| JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPS6039617A (ja) | 液晶表示素子の外部取り出し端子構造 | |
| JP2000089685A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |