JP4592977B2 - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents
液晶表示装置及び液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4592977B2 JP4592977B2 JP2001043371A JP2001043371A JP4592977B2 JP 4592977 B2 JP4592977 B2 JP 4592977B2 JP 2001043371 A JP2001043371 A JP 2001043371A JP 2001043371 A JP2001043371 A JP 2001043371A JP 4592977 B2 JP4592977 B2 JP 4592977B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- wiring
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明が属する技術分野】
本発明は、液晶表示装置及び液晶表示装置の製造方法に関し、特に液晶表示装置において欠陥画素を修正する技術に関する。
【0002】
【従来の技術】
一般的なアクティブマトリクス駆動方式の液晶表示装置は、液晶を挟み込む一対の絶縁基板であるガラス基板を有する。このガラス基板のうち、一方のガラス基板上には、マトリクス状に画素表示電極及びこの画素表示電極と接続されたTFT(Thin Film Transistor)等のスイッチング素子が配設される。このスイッチング素子のスイッチング動作により各画素表示電極の選択、非選択が行われ、表示動作を行う。ここで、このスイッチング素子が形成されたガラス基板をTFT基板と、当該TFT基板と対向するガラス基板を単に対向基板と呼ぶ。後者は、カラーフィルタが配設されている場合にはカラーフィルタ基板とも呼ばれる。
【0003】
このスイッチング素子は、一般にガラス基坂上に半導体層、絶縁層、液晶駆動用の各種電極を積層した多重構造となっているため、スイッチング素子を製造する為には、各層のガラス基板上へのパターニングを繰り返し行なう必要がある。それ故、スイッチング素子を製造する際に、断線あるいは短絡等により正常な動作を行わない欠陥スイッチング素子が生じることがある。欠陥スイッチング素子に接続された画素表示電極からなる画素は、電圧が印加されない欠陥素子となる。
【0004】
この欠陥画素は、電源がオフの状態で表示画面を白色に設定する表示動作モードであるノーマリーホワイトモードを採用する液晶表示装置では、常に光が透過された状態となる輝点欠陥として確認されるため、特にその修正が望まれる。
【0005】
そのため、従来より、液晶表示装置における輝点欠陥の修正方法が提案されている。その一例を図9を用いて説明する。図9において、9はTFT基板に設けられた画素表示電極、10はゲート配線、11はソース配線、12はドレイン電極である。このような構造を有する液晶表示装置において、輝点欠陥が生じた場合には、まず、輝点箇所のドレイン電極12とゲート配線10の重なり部にレーザを照射する。当該レーザ照射は、TFT基板の裏面側、即ち液晶と接する面と反対側の面側から実行される。レーザ照射により、絶縁膜で分離されていたドレイン電極12とゲート配線10が短絡する。すると、ドレイン電極12に対して、ゲート配線10に印加されている電圧が常に供給される状態になる。そのため、画素表示電極9は、常に電源がオンの状態になり、当該画素は、常に光を遮断する状態の黒点として表示される。このようにして輝点欠陥が修正される。
【0006】
【発明が解決しようとする課題】
従来の液晶表示装置の輝点欠陥の修正方法では、TFT素子が形成されているTFT基板側、即ち液晶パネルの裏面側からレーザ照射を行わなければならない。そのため、ディスプレイとして組み立てられた液晶表示装置において輝点欠陥が発見された場合、輝点欠陥の修正を行うには、ディスプレイを分解しなければならないという問題があった。
【0007】
本発明は、この問題を解決するためになされたものであり、ディスプレイを分解することなく、輝点欠陥を修正できる液晶表示装置及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明にかかる液晶表示装置は、スイッチング素子(例えば、本実施の形態におけるTFT素子)及び第1の画素表示電極(例えば、本実施の形態における画素表示電極9)が形成された第1の基板(例えば、本実施の形態におけるTFT基板4)と、液晶を介して当該第1の基板と対向し、かつ液晶表示装置の表示面側に設けられた第2の基板(例えば、本実施の形態における対向基板)とを備えた液晶表示装置であって、前記第2の基板は、前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧が印加されるか又は接地された第1の配線(例えば、本実施の形態におけるBM配線1)と、当該第1の配線と接続された第2の画素表示電極(例えば、本実施の形態における画素表示電極3)と、欠陥が生じた場合に当該第2の画素表示電極と接続されることにより当該欠陥画素を修正するための電圧が印加された第2の配線(例えば、本実施の形態におけるBM配線2)とを備えたものである。このような構成により、表示面側から欠陥画素を修正することができるため、ディスプレイを分解することなく、欠陥を修正できる。
【0009】
また、前記第2の画素表示電極は、画素単位で設けるようにすることが望ましい。これにより特に、欠陥がない他の画素に対して影響を及ぼすことなく、欠陥を修正することができる。
【0010】
そして、前記第1の配線及び/又は前記第2の配線は、ブラックマトリクス配線であることが好ましい。これにより、配線数を減らすことができるため、製造工程が少なくなり、コスト削減につながる。
【0011】
他方、本発明にかかる液晶表示装置の製造方法は、スイッチング素子及び第1の画素表示電極が形成された第1の基板と、液晶表示装置の表示面側に設けられ、液晶を介して当該第1の基板と対向し、第2の画素表示電極が形成された第2の基板とを備えた液晶表示装置の製造方法であって、欠陥画素が生じた場合に、前記第2の画素表示電極に対する前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧の印加又は接地を停止するステップと、当該第2の画素表示電極に対して当該欠陥画素を修正するための電圧を印加するステップとを備えたものである。これにより、表示面側から欠陥画素を修正することができるため、ディスプレイを分解することなく、欠陥を修正できる。
【0012】
前記所定電圧の印加又は接地を停止するステップは、前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧が印加されるか又は接地された第1の配線と前記第2の画素表示電極の電気的接続を切断するようにすることが望まれる。
【0013】
また、前記欠陥画素を修正するための電圧を印加するステップは、当該欠陥画素を修正するための電圧が印加された第2の配線と前記第2の画素表示電極を電気的に接続するようにすることが好ましい。
【0014】
さらに、前記電気的な切断及び/又は接続は、液晶表示装置の表示面側からレーザを照射することにより行うようにすることが望まれる。
【0015】
【発明の実施の形態】
本発明を複数の実施の形態を用いて以下に説明する。
【0016】
実施の形態1.
本実施の形態1にかかる液晶表示装置及びその製造方法について、図1、図2及び図3を用いて説明する。図1は、本実施の形態1にかかる液晶表示装置のTFT基板の対向基板の構造を示す図である。図において、1は、ブラックマトリクス配線(以後、BM配線とする)であり、カラーフィルタの画素間に配置される遮光膜として機能するとともに、導電性を有し、この実施の形態においては、アースに接続されている。但し、このBM配線1は、アースでなくともTFT素子の駆動に従って正常に表示動作を行うための電圧Vcomが印加されている場合もある。
【0017】
また、2は、BM配線であり、カラーフィルタの画素間に配置される遮光膜として機能するとともに、導電性を有する。但し、このBM配線2は、BM配線1と異なり、常に所定の直流電圧が印加されている。この直流電圧の値は、対向基板上の画素表示電極に印加したときに、欠陥画素が修正されるような値に調整されている。3は、画素表示電極であり、ITO(Indium Tin Oxide)等の透明導電膜から構成されている。この画素表示電極3は、BM配線1と接続されている。
【0018】
図2は、図1に示す構造の断面図である。図2において、4はガラス基板よりなる対向基板である。図中には明示されていないが、当該対向基板4と画素表示電極3の間には、保護膜や色材膜等が設けられている。図2に示されるように、対向基板4の液晶が充填される側には、順にBM配線1、BM配線2、画素表示電極3が設けられている。
【0019】
図1及び図2に示されるように、対向基板側においてこの画素構造を採用することにより、表示面側の対向基板に画素動作を左右する配線が形成されるため、表示面からのレーザ照射による輝点欠陥の修正が可能になる。
【0020】
続いて、図2及び図3を用いて、当該輝点欠陥の修正処理について説明する。図3は、輝点欠陥を修正した後の対向基板の構造の断面図である。輝点欠陥が発生した場合、まずBM配線1と画素表示電極3の接続部をレーザ照射により切断する。図3において、5はレーザ照射により切断した箇所を指す。具体的なレーザ照射技術に関しては、例えば、特開2000−347217号公報、特開2000−275669号公報に開示されている。
【0021】
そして、画素表示電極3とBM配線2の重なり部にレーザ照射し画素表示電極3とBM配線2を接続させる。図3において、6はレーザ照射により接続した箇所を指す。
【0022】
このような処理により、図3に示される画素構造となる。この画素構造において、画素表示電極3には、BM配線2に印加されている直流電圧が常に供給される。そのため、当該対向基板の画素表示電極3とTFT基板の画素表示電極との間には、原則として当該BM配線2に印加されている直流電圧が供給されることになるから、この直流電圧値を液晶分子が略垂直に配向するような値とすることにより、その欠陥画素の液晶分子を黒点欠陥化することができる。即ち、輝点欠陥を有する画素を修正することができる。
【0023】
尚、この実施の形態では、BM配線1と画素表示電極3の接続部をレーザ照射により切断後、画素表示電極3とBM配線2の重なり部にレーザ照射し画素表示電極3とBM配線2を接続させる例を説明したが、これに限らず、画素表示電極3とBM配線2の重なり部にレーザ照射し画素表示電極3とBM配線2を接続させた後に、BM配線1と画素表示電極3の接続部をレーザ照射により切断するようにしてもよい。
【0024】
実施の形態2.
本実施の形態2にかかる液晶表示装置及びその製造方法について、図4、図5及び図6を用いて説明する。図4、図5、図6において、図1、図2、図3と同じ符号を付した構成は、図1、図2、図3の構成と同一又は相当部を示す。
【0025】
図4は、本実施の形態2にかかる液晶表示装置のTFT素子が形成されたガラス基板の対向基板の構造を示す図である。図4において、7は樹脂BMであり、カラーフィルタの画素間に配置される遮光膜として機能するとともに、例えば、樹脂等の絶縁体で形成されている。31は、樹脂BM7の上部、即ち画素表示電極3側に配置された導電性を有する配線である。この配線31は、画素表示電極3と電気的に接続されている。また、この実施の形態において、配線31はアースに接続されているが、TFT素子の駆動に従って正常に表示動作を行うための電圧Vcomが印加されている場合もある。32は、配線31と画素表示電極3を電気的に接続する接続部である。BM配線2は、常に所定の直流電圧が印加されている。この直流電圧の値は、対向基板上の画素表示電極に印加したときに、欠陥画素が修正されるような値に調整されている。
【0026】
図5は、図4に示す構造の断面図である。図中には明示されていないが、当該対向基板4と画素表示電極3の間には、保護膜や色材膜等が設けられている。図5に示されるように、対向基板4の液晶が充填される側には、順にBM配線2、樹脂BM7が設けられ、そして最外層には、画素表示電極3、接続部32及び配線31が設けられている。
【0027】
この画素構造を取ることにより、実施の形態1と同様に表示面の対向基板に画素動作を左右する配線が形成されるため、表示面からのしーザー照射による輝点欠陥修正が可能になる。
【0028】
続いて、図5及び図6を用いて、当該輝点欠陥の修正処理について説明する。輝点欠陥が発生した場合、まず、画素表示電極3に接続された配線31を接続部32に対してレーザ照射することにより切断する。その後、画素表示電極3とBM配線2の重なり部にレーザ照射し接続させる。図6に示す接続部6において両者は接続される。
【0029】
このような処理により、図6に示される画素構造となる。この画素構造において、画素表示電極3には、BM配線2に印加されている直流電圧が常に供給される。そのため、当該対向基板の画素表示電極3とTFT基板の画素表示電極との間には、原則として当該BM配線2に印加されている直流電圧が供給されることになるから、この直流電圧値を液晶分子を略垂直に配向させるような値とすることにより、その欠陥画素の液晶分子を黒点欠陥化することができる。即ち、輝点欠陥を有する画素を修正することができる。
【0030】
尚、この実施の形態では、画素表示電極3と配線31をレーザ照射にて切断した後、画素表示電極3とBM配線2の重なり部にレーザ照射し接続させる例を説明したが、これに限らず、画素表示電極3とBM配線2の重なり部にレーザ照射し接続させた後、画素表示電極3と配線31をレーザ照射にて切断するようにしてもよい。
【0031】
実施の形態3.
本実施の形態3にかかる液晶表示装置及びその製造方法について、図7及び図8を用いて説明する。図7及び図8において、図1乃至図6と同じ符号を付した構成は、図1乃至図6の構成と同一又は相当部を示す。
【0032】
図7は、本実施の形態3にかかる液晶表示装置のTFT素子が形成されたガラス基板の対向基板の構造を示す図である。図7において、7は樹脂BMであり、カラーフィルタの画素間に配置される遮光膜として機能するとともに、例えば、樹脂等の絶縁体で形成されている。樹脂BM7は、この例では、画素表示電極3を取り囲む形で設けられている。31は、樹脂BM7の上部、即ち画素表示電極3側に配置された導電性を有する配線である。この配線31は、ソース線と平行となるよう配置されている。画素表示電極3と電気的に接続されている。また、この実施の形態において、配線31はアースに接続されているが、TFT素子の駆動に従って正常に表示動作を行うための電圧Vcomが印加されている場合もある。32は、配線31と画素表示電極3を電気的に接続する接続部である。BM配線2は、常に所定の直流電圧が印加されている。8は、樹脂BM7の上部、即ち、画素表示電極3側に配置された導電性を有する配線である。この配線8は、ゲート線と平行となるよう配置されている。この配線8に対しては、直流電圧が印加されている。この直流電圧の値は、対向基板上の画素表示電極に印加したときに、欠陥画素が修正されるような値に調整されている。
【0033】
この画素構造により、表示面の対向基板に画素動作を左右する配線が形成されるため、表示面からのレーザ照射による輝点欠陥修正が可能になる。
【0034】
続いて、図7及び図8を用いて、当該輝点欠陥の修正処理について説明する。輝点欠陥が発生した場合、まず、画素表示電極3に接続された配線31を接続部32に対してレーザ照射することにより切断する。その後、画素表示電極3と配線8の重なり部にレーザ照射し接続させる。図8に示す接続部6において両者は接続される。
【0035】
このような処理により、図8に示される画素構造となる。この画素構造において、画素表示電極3には、配線8に印加されている直流電圧が常に供給される。そのため、当該対向基板の画素表示電極3とTFT基板の画素表示電極3との間には、原則として当該BM配線2に印加されている直流電圧が供給されることになるから、この直流電圧値を液晶分子が略垂直に配向するような値とすることにより、その欠陥画素の液晶分子を黒点欠陥化することができる。即ち、輝点欠陥を有する画素を修正することができる。
【0036】
尚、この実施の形態では、画素表示電極3と配線31をレーザ照射にて切断した後、画素表示電極3と配線8の重なり部にレーザ照射し接続させる例を説明したが、これに限らず、画素表示電極3と配線8の重なり部にレーザ照射し接続させた後、画素表示電極3と配線31をレーザ照射にて切断するようにしてもよい。
【0037】
【発明の効果】
ディスプレイを分解することなく、画素欠陥を修正できる液晶表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】発明の実施の形態1にかかる液晶表示装置の画素構造を表面から見た図である。
【図2】発明の実施の形態1にかかる液晶表示装置の画素構造の断面図である。
【図3】発明の実施の形態1にかかる液晶表示装置の画素構造を示し、輝点欠陥修正後の図である。
【図4】発明の実施の形態2における液晶表示装置の画素構造を表面から見た図である。
【図5】発明の実施の形態2における液晶表示装置の画素構造の断面図である。
【図6】発明の実施の形態2における液晶表示装置の画素構造を示し、輝点欠陥修正後の図である。
【図7】発明の実施の形態3における液晶表示装置の画素構造を表面から見た図である。
【図8】発明の実施の形態3における液晶表示装置の画素構造を示し、輝点欠陥修正後の図である。
【図9】従来の液晶表示装置の欠陥修正方法を説明するための図である。
【符号の説明】
1 接地されたBM配線 2 直流電圧が印加されたBM配線
3 画素表示電極 4 対向ガラス基板 5 レーザ照射により切断された箇所
6 レーザ照射により接続された箇所 7 樹脂BM
Claims (7)
- スイッチング素子及び第1の画素表示電極が形成された第1の基板と、液晶を介して当該第1の基板と対向し、かつ液晶表示装置の表示面側に設けられた第2の基板とを備えた液晶表示装置であって、前記第2の基板は、前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧が印加されるか又は接地された第1の配線と、当該第1の配線と接続された第2の画素表示電極と、欠陥が生じた場合に当該第2の画素表示電極と接続されることにより当該欠陥画素を修正するための電圧が印加された第2の配線とを備えた液晶表示装置。
- 前記第2の画素表示電極は、画素単位で設けたことを特徴とする請求項1記載の液晶表示装置。
- 前記第1の配線及び/又は前記第2の配線は、ブラックマトリクス配線であることを特徴とする請求項1又は2記載の液晶表示装置。
- スイッチング素子及び第1の画素表示電極が形成された第1の基板と、液晶表示装置の表示面側に設けられ、液晶を介して当該第1の基板と対向し、第2の画素表示電極が形成された第2の基板とを備えた液晶表示装置の製造方法であって、欠陥画素が生じた場合に、前記第2の画素表示電極に対する前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧の印加又は接地を停止するステップと、当該第2の画素表示電極に対して当該欠陥画素を修正するための電圧を印加するステップとを備えた液晶表示装置の製造方法。
- 前記所定電圧の印加又は接地を停止するステップは、前記スイッチング素子の駆動に従って正常に表示動作を行うための電圧が印加されるか又は接地された第1の配線と前記第2の画素表示電極の電気的接続を切断することを特徴とする請求項4記載の液晶表示装置の製造方法。
- 前記欠陥画素を修正するための電圧を印加するステップは、当該欠陥画素を修正するための電圧が印加された第2の配線と前記第2の画素表示電極を電気的に接続することを特徴とする請求項4又は5記載の液晶表示装置の製造方法。
- 前記電気的な切断及び/又は接続は、液晶表示装置の表示面側からレーザを照射することにより行うことを特徴する請求項5又は6記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043371A JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043371A JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002244156A JP2002244156A (ja) | 2002-08-28 |
JP4592977B2 true JP4592977B2 (ja) | 2010-12-08 |
Family
ID=18905544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001043371A Expired - Fee Related JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592977B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100951840B1 (ko) | 2002-12-26 | 2010-04-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2009109845A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5699383A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel |
JPS5955787U (ja) * | 1982-10-06 | 1984-04-12 | 星電器製造株式会社 | 液晶表示器 |
JPH0915619A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | アクテイブマトリックス型液晶表示装置 |
-
2001
- 2001-02-20 JP JP2001043371A patent/JP4592977B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5699383A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel |
JPS5955787U (ja) * | 1982-10-06 | 1984-04-12 | 星電器製造株式会社 | 液晶表示器 |
JPH0915619A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | アクテイブマトリックス型液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002244156A (ja) | 2002-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6577367B2 (en) | Array substrate for a liquid crystal display device and method for fabricating the same | |
JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
US5434686A (en) | Active matrix display device | |
WO2007135893A1 (ja) | 表示装置 | |
JP2008203889A (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
KR20000048089A (ko) | 액정 표시 장치 | |
US6717648B2 (en) | Defect correcting method for liquid crystal panel | |
WO2004017128A1 (en) | Liquid crystal display | |
JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
WO2016106856A1 (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
US6122030A (en) | Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device | |
JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
KR101165469B1 (ko) | 액정표시장치 | |
JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
RU2441263C1 (ru) | Подложка активной матрицы, панель жидкокристаллического дисплея, оборудованная ею, и способ производства подложки активной матрицы | |
JP4355476B2 (ja) | Ips液晶ディスプレイおよび輝点画素の滅点画素化方法 | |
JP2009271105A (ja) | 液晶表示装置の製造方法 | |
JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3800927B2 (ja) | 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 | |
JP2005134882A (ja) | 液晶表示装置 | |
JPH10161155A (ja) | 液晶表示装置 | |
JP2004333673A (ja) | 表示装置 | |
JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2004021087A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4592977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |