JP4355476B2 - Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 - Google Patents
Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 Download PDFInfo
- Publication number
- JP4355476B2 JP4355476B2 JP2002241117A JP2002241117A JP4355476B2 JP 4355476 B2 JP4355476 B2 JP 4355476B2 JP 2002241117 A JP2002241117 A JP 2002241117A JP 2002241117 A JP2002241117 A JP 2002241117A JP 4355476 B2 JP4355476 B2 JP 4355476B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- liquid crystal
- circuit
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Description
【０００１】
【発明の属する技術分野】
本発明は、輝点画素を滅点化するための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法に関する。
【０００２】
【従来の技術】
コンピュータや携帯電話など多くの機器に液晶ディスプレイが使用されている。高視野角を得る液晶ディスプレイとしてＩＰＳ（In-plane Switching）液晶ディスプレイがある。
【０００３】
図５（ａ）に示すように、ＩＰＳ液晶ディスプレイ４０は、画素１２と、画素１２において液晶および帯状の画素電極１６が配置される開口部１４と、開口部１４に隣接するＣＳ（Capacitance Storage）回路１８と、ＣＳ回路１８に対向し、画素電極１６が接続されるパッド２０と、を含む液晶ディスプレイである。信号線２６に対して非接触で交叉するＣＳ線において、画素１２内のＣＳ線をＣＳ回路と呼ぶ。信号線２６とパッド２０とを接続するスイッチング素子としてＴＦＴ（Thin Film Transistor）２４が用いられる。ＴＦＴ２４のゲート線２２はＣＳ線と平行に設けられる。画素１２は、基板上で縦横に並べて形成されている。また、開口部１４には、画素電極１６と並行に共通電極２８が設けられている。共通電極２８の電位はアース電位とする。画素電極１６と共通電極２８の数は任意であるが、必ず画素電極１６と共通電極２８とで電界が発生できるように構成する。
【０００４】
ＩＰＳ液晶ディスプレイ４０は、図５（ｂ）のように画素電極１６に電圧を印加することによって画素電極１６と共通電極２８間で電界４４が発生する。この電界４４によって液晶４２の配向方向を制御し、表示をおこなう。本明細書においては、ＩＰＳ液晶ディスプレイ４０は、画素電極１６に電圧を印加しない状態で画素１２が黒く、印加した状態で明るくなるノーマリーブラック方式の液晶ディスプレイとする。
【０００５】
ＩＰＳ液晶ディスプレイ４０において、信号線２６と画素電極１６との短絡、ＴＦＴ２４のドレイン電極とソース電極との短絡、またはＴＦＴ２４のゲート電極とドレイン電極との短絡によって輝点画素欠陥が発生する。輝点画素欠陥は、液晶ディスプレイの駆動または非駆動時に正常画素と比較して、輝度が高くなる欠陥である。輝点画素欠陥は、液晶ディスプレイの表示品位を著しく低下させる。
【０００６】
従来、輝点画素を滅点画素にして画素の欠陥を目立たなくする方法がある。輝点画素を滅点画素にする方法としては、画素電極１６に接続するパッド２０とＣＳ回路１８とをレーザー照射にて短絡させ、その電極１６をＣＳ回路１８の電位にする方法がある。なお、滅点画素は、液晶ディスプレイの駆動または非駆動時に関わらず、画素の色を黒くした画素のことである。
【０００７】
しかし、アルミニウムを主体とする部材を短絡するため、レーザーのエネルギーを高くする必要がある。アルミニウムが溶けることによって、液晶に熱が伝わり開口部１４および周辺に気泡が発生する場合がある。
【０００８】
また、特開平１１−１１９２５３号公報にゲート線の形状を変形し、輝点画素のゲート線をレーザーでカットする方法が開示されている。しかし、ゲート線にはアルミニウムやタンタルなどが使用されるため、ゲート線の切断は上記のように周りの画素に悪影響を与える場合がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、輝点画素を滅点画素にするための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明のＩＰＳ液晶ディスプレイの要旨は、基板と、前記基板上で縦横に並べられた画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイであって、前記ＣＳ回路と開口部との隣接部において、該ＣＳ回路に切り欠きを設けたことにある。切り欠きの位置で帯状の電極をカットすることによって、開口部の液晶に全く電界を印加することがない。したがって、輝点画素を滅点画素に変えることができる。
【００１１】
前記切り欠きの位置は、レーザーを該切り欠きを介して前記帯状の電極に照射できる位置である。
【００１２】
また、切り欠きの変わりに、ＣＳ回路において、帯状の電極に対応する位置に窓を設けてもよい。
【００１３】
本発明の滅点画素化方法の要旨は、基板と、前記基板上で縦横に並べられた複数の画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、前記複数の画素の内、輝点画素に対して、前記帯状の電極を開口部の端でレーザーを用いてカットすることにある。
【００１４】
また、他の滅点画素化方法の要旨は、基板と、前記基板上で縦横に並べられた複数の画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、前記ＣＳ回路と開口部との隣接部において、該ＣＳ回路に切り欠きを設けるステップと、前記複数の画素の内、輝点画素に対して、レーザーを前記切り欠きを介して前記帯状の電極に照射し、該帯状の電極をカットするステップと、を含むことにある。
【００１５】
切り欠きを設けるステップは、ＣＳ回路において、帯状の電極に対応する位置に窓を設けるステップでも良い。この窓を介して帯状の電極にレーザーを照射し、帯状の電極をカットする。なお、切り欠きや窓はＣＳ回路を設けるときに、同時に設ける。
【００１６】
【発明の実施の形態】
本発明のＩＰＳ液晶ディスプレイおよび滅点画素化方法の実施の形態について図面を用いて説明する。先ず、従来のＩＰＳ液晶ディスプレイにおこなう滅点画素化方法について説明する。
【００１７】
図１（ａ）に示すように、ＩＰＳ液晶ディスプレイ１０は、画素１２と、画素１２において液晶および帯状の画素電極１６が配置される開口部１４と、開口部１４に隣接するＣＳ回路１８と、ＣＳ回路１８に対向し、画素電極１６が接続されるパッド２０と、を含む。信号線２６に対して非接触で交叉するＣＳ線において、画素１２内のＣＳ線をＣＳ回路と呼ぶ。信号線２６とパッド２０とを接続するスイッチング素子としてＴＦＴ（Thin Film Transistor）２４が用いられる。ＴＦＴ２４のゲート線２２はＣＳ線と平行に設けられる。画素１２は、基板上で縦横に並べて形成されている。ＣＳ回路１８とパッド２０によって蓄積容量を形成する。画素電極１６と並行に共通電極２８が設けられている。画素電極１６と共通電極２８の数は任意であるが、必ず画素電極１６と共通電極２８とで電界が発生できるように構成する。
【００１８】
このＩＰＳ液晶ディスプレイ１０において、輝点画素となっている画素１２に対して滅点画素化をおこなう。滅点画素化の方法は、図１（ｂ）に示すように画素電極１６を開口部１４の端、言い換えると開口部１４において、その開口部１４とＣＳ回路１８との境目または境目付近ですべてカットする。図中、破線の楕円３０がカット位置である。なお、図１（ｂ）において共通電極２８は省略している。
【００１９】
カットするときにレーザーを使用する。画素電極１６は透明導電膜、例えばＩＴＯ（indium tin oxide）であるため、従来のようにアルミニウムの部材同士を短絡する場合と比較して小さなエネルギーでカットできる。
【００２０】
画素電極１６をカットした後は、ＴＦＴ２４がオンになっても画素電極１６に電圧が印加されず、その画素１２は黒色のままである。したがって、輝点画素が滅点画素になり、画素１２の欠陥が目立たなくなる。
【００２１】
上記の方法でも画素１２の欠陥を目立たなくすることが可能であるが、画素電極１６をカットする位置は、必ず開口部１４の端部である。もし、図２のように端部ではなく開口部１４の中程の位置で画素電極１６をカットした場合、カットした位置３０までの画素電極１６に電圧が印加されて電界が発生し、液晶の配向方向が変化する。液晶の配向方向が変化した結果、輝点画素を滅点画素にしたつもりでも完全な滅点画素になっていない。
【００２２】
そこで、確実に輝点画素を滅点化するための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法も下記に示す。ＩＰＳ液晶ディスプレイは、図３（ａ），（ｂ）に示すように、ＣＳ回路１８と開口部１４との隣接部において、ＣＳ回路１８に切り欠き３２を設けている。なお、図３（ａ），（ｂ）において、共通電極２８は省略している。
【００２３】
切り欠き３２の位置は、レーザーが切り欠き３２を介して画素電極１６に照射できる位置である。切り欠き３２を含むＣＳ回路１８に画素電極１６を投影したときに、切り欠き３２がある位置に投影された画素電極１６の部分がレーザーでカットされる。切り欠き３２の形状は、正方形、長方形、半円形、半楕円形など任意である。切り欠き３２は、画素電極１６の幅よりも大きくし、例えば切り欠き３２が長方形の場合、図３（ｂ）のように１０μｍ×８μｍの大きさにする。切り欠き３２は、ＣＳ回路１８を形成するときに同時に形成する。
【００２４】
輝点画素に対してのみ、レーザーを基板側から切り欠き３２を介して画素電極１６に照射する。全ての画素１２のＣＳ回路１８に切り欠き３２を設けたが、切り欠き３２はＣＳ回路１８が液晶ディスプレイのカラーフィルターのブラックマトリクスによってかくれるため、切り欠き３２を設けたことによる表示性能の劣化はない。また、画素電極１６は開口部１４内でカットされないので確実に滅点画素にすることができる。
【００２５】
以上のように、ＩＰＳ液晶ディスプレイにおいて輝点画素を滅点画素にすることができる。アルミの部材同士をレーザーで短絡したりする従来の方法とは異なり、レーザーのエネルギーが少なくてすむ。また、輝点画素を滅点画素にするときに従来のように周囲の画素１２に悪影響を与えることはない。
【００２６】
以上、本発明について説明したが、本発明は上記の実施の形態に限定されることはない。例えば、切り欠き以外に窓を設けても良い。図４（ａ）に示すように、ＣＳ回路１８に窓３４を設ける。窓３４の位置は、ＣＳ回路１８における画素電極１６に対応する位置である。言い換えると、基板側から画素電極１６にレーザーを照射できる位置で窓３４を設ける。例えば、ＣＳ回路１８と開口部１４の境目から５μｍ離れた位置に設ける。基板側からＣＳ回路１８に設けた窓３４を介して画素電極１６にレーザーを照射し、画素電極１６をカットすることができる。
【００２７】
窓３４の形状は、図４（ｂ）に示すように、楕円形でも良い。窓３４の大きさは、図４（ａ）のように長方形であれば、例えば１０μｍ×５μｍの大きさである。楕円形であれば、例えば長軸が１０μｍ、短軸が５μｍである。窓３４の大きさは任意でよいが、レーザーが窓３４を通過し、画素電極１６をカットできる大きさである。すなわち、窓３４の幅は、画素電極１６の幅より大きくする。
【００２８】
液晶ディスプレイ１０は、ノーマリーブラックであり、帯状の画素電極１６を有することが必要である。
【００２９】
その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【００３０】
【発明の効果】
本発明は、ＣＳ回路に切り欠きまたは窓を設けたことによって、基板側から切り欠きまたは窓を介して電極にレーザーを照射できる。ＣＳ回路はブラックマトリクスによってかくれるため、液晶ディスプレイの表示に影響を与えない。従来のようにアルミニウムの部材同士を短絡するのではないので、レーザーの出力を小さくすることができる。アルミニウムを短絡させたときは熱によって周りの画素に気泡が発生したりしたが、本発明ではそのような悪影響はない。
【００３１】
また、従来のＩＰＳ液晶ディスプレイであっても、画素の開口部において、開口部の端部で電極を切断することによって、簡単に輝点画素を滅点画素にすることができる。
【図面の簡単な説明】
【図１】本発明の滅点画素化方法を示す図であり、（ａ）は画素の全体を示し、（ｂ）は切断部分の拡大図である。
【図２】図１の方法において、電極のカットを失敗した場合の図である。
【図３】本発明の液晶ディスプレイの画素のＣＳ回路を示す図である。
【図４】切り欠きの変わりに窓を設けた図であり、（ａ）は長方形の窓の図であり、（ｂ）は楕円形の窓の図である。
【図５】従来のＩＰＳ液晶ディスプレイの図であり、（ａ）は画素の図であり、（ｂ）は液晶の動作を示す図である。
【符号の説明】
１０，４０：ＩＰＳ液晶ディスプレイ
１２：画素
１４：開口部
１６：画素電極
１８：ＣＳ回路
２０：パッド
２２：ゲート線
２４：ＴＦＴ
２６：信号線
２８：共通電極
３０：カット位置
３２：切り欠き
３４：窓
４２：液晶
４４：電界
【発明の属する技術分野】
本発明は、輝点画素を滅点化するための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法に関する。
【０００２】
【従来の技術】
コンピュータや携帯電話など多くの機器に液晶ディスプレイが使用されている。高視野角を得る液晶ディスプレイとしてＩＰＳ（In-plane Switching）液晶ディスプレイがある。
【０００３】
図５（ａ）に示すように、ＩＰＳ液晶ディスプレイ４０は、画素１２と、画素１２において液晶および帯状の画素電極１６が配置される開口部１４と、開口部１４に隣接するＣＳ（Capacitance Storage）回路１８と、ＣＳ回路１８に対向し、画素電極１６が接続されるパッド２０と、を含む液晶ディスプレイである。信号線２６に対して非接触で交叉するＣＳ線において、画素１２内のＣＳ線をＣＳ回路と呼ぶ。信号線２６とパッド２０とを接続するスイッチング素子としてＴＦＴ（Thin Film Transistor）２４が用いられる。ＴＦＴ２４のゲート線２２はＣＳ線と平行に設けられる。画素１２は、基板上で縦横に並べて形成されている。また、開口部１４には、画素電極１６と並行に共通電極２８が設けられている。共通電極２８の電位はアース電位とする。画素電極１６と共通電極２８の数は任意であるが、必ず画素電極１６と共通電極２８とで電界が発生できるように構成する。
【０００４】
ＩＰＳ液晶ディスプレイ４０は、図５（ｂ）のように画素電極１６に電圧を印加することによって画素電極１６と共通電極２８間で電界４４が発生する。この電界４４によって液晶４２の配向方向を制御し、表示をおこなう。本明細書においては、ＩＰＳ液晶ディスプレイ４０は、画素電極１６に電圧を印加しない状態で画素１２が黒く、印加した状態で明るくなるノーマリーブラック方式の液晶ディスプレイとする。
【０００５】
ＩＰＳ液晶ディスプレイ４０において、信号線２６と画素電極１６との短絡、ＴＦＴ２４のドレイン電極とソース電極との短絡、またはＴＦＴ２４のゲート電極とドレイン電極との短絡によって輝点画素欠陥が発生する。輝点画素欠陥は、液晶ディスプレイの駆動または非駆動時に正常画素と比較して、輝度が高くなる欠陥である。輝点画素欠陥は、液晶ディスプレイの表示品位を著しく低下させる。
【０００６】
従来、輝点画素を滅点画素にして画素の欠陥を目立たなくする方法がある。輝点画素を滅点画素にする方法としては、画素電極１６に接続するパッド２０とＣＳ回路１８とをレーザー照射にて短絡させ、その電極１６をＣＳ回路１８の電位にする方法がある。なお、滅点画素は、液晶ディスプレイの駆動または非駆動時に関わらず、画素の色を黒くした画素のことである。
【０００７】
しかし、アルミニウムを主体とする部材を短絡するため、レーザーのエネルギーを高くする必要がある。アルミニウムが溶けることによって、液晶に熱が伝わり開口部１４および周辺に気泡が発生する場合がある。
【０００８】
また、特開平１１−１１９２５３号公報にゲート線の形状を変形し、輝点画素のゲート線をレーザーでカットする方法が開示されている。しかし、ゲート線にはアルミニウムやタンタルなどが使用されるため、ゲート線の切断は上記のように周りの画素に悪影響を与える場合がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、輝点画素を滅点画素にするための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明のＩＰＳ液晶ディスプレイの要旨は、基板と、前記基板上で縦横に並べられた画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイであって、前記ＣＳ回路と開口部との隣接部において、該ＣＳ回路に切り欠きを設けたことにある。切り欠きの位置で帯状の電極をカットすることによって、開口部の液晶に全く電界を印加することがない。したがって、輝点画素を滅点画素に変えることができる。
【００１１】
前記切り欠きの位置は、レーザーを該切り欠きを介して前記帯状の電極に照射できる位置である。
【００１２】
また、切り欠きの変わりに、ＣＳ回路において、帯状の電極に対応する位置に窓を設けてもよい。
【００１３】
本発明の滅点画素化方法の要旨は、基板と、前記基板上で縦横に並べられた複数の画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、前記複数の画素の内、輝点画素に対して、前記帯状の電極を開口部の端でレーザーを用いてカットすることにある。
【００１４】
また、他の滅点画素化方法の要旨は、基板と、前記基板上で縦横に並べられた複数の画素と、前記画素において液晶および帯状の電極が配置される開口部と、前記開口部に隣接するＣＳ回路と、前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、を含む液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、前記ＣＳ回路と開口部との隣接部において、該ＣＳ回路に切り欠きを設けるステップと、前記複数の画素の内、輝点画素に対して、レーザーを前記切り欠きを介して前記帯状の電極に照射し、該帯状の電極をカットするステップと、を含むことにある。
【００１５】
切り欠きを設けるステップは、ＣＳ回路において、帯状の電極に対応する位置に窓を設けるステップでも良い。この窓を介して帯状の電極にレーザーを照射し、帯状の電極をカットする。なお、切り欠きや窓はＣＳ回路を設けるときに、同時に設ける。
【００１６】
【発明の実施の形態】
本発明のＩＰＳ液晶ディスプレイおよび滅点画素化方法の実施の形態について図面を用いて説明する。先ず、従来のＩＰＳ液晶ディスプレイにおこなう滅点画素化方法について説明する。
【００１７】
図１（ａ）に示すように、ＩＰＳ液晶ディスプレイ１０は、画素１２と、画素１２において液晶および帯状の画素電極１６が配置される開口部１４と、開口部１４に隣接するＣＳ回路１８と、ＣＳ回路１８に対向し、画素電極１６が接続されるパッド２０と、を含む。信号線２６に対して非接触で交叉するＣＳ線において、画素１２内のＣＳ線をＣＳ回路と呼ぶ。信号線２６とパッド２０とを接続するスイッチング素子としてＴＦＴ（Thin Film Transistor）２４が用いられる。ＴＦＴ２４のゲート線２２はＣＳ線と平行に設けられる。画素１２は、基板上で縦横に並べて形成されている。ＣＳ回路１８とパッド２０によって蓄積容量を形成する。画素電極１６と並行に共通電極２８が設けられている。画素電極１６と共通電極２８の数は任意であるが、必ず画素電極１６と共通電極２８とで電界が発生できるように構成する。
【００１８】
このＩＰＳ液晶ディスプレイ１０において、輝点画素となっている画素１２に対して滅点画素化をおこなう。滅点画素化の方法は、図１（ｂ）に示すように画素電極１６を開口部１４の端、言い換えると開口部１４において、その開口部１４とＣＳ回路１８との境目または境目付近ですべてカットする。図中、破線の楕円３０がカット位置である。なお、図１（ｂ）において共通電極２８は省略している。
【００１９】
カットするときにレーザーを使用する。画素電極１６は透明導電膜、例えばＩＴＯ（indium tin oxide）であるため、従来のようにアルミニウムの部材同士を短絡する場合と比較して小さなエネルギーでカットできる。
【００２０】
画素電極１６をカットした後は、ＴＦＴ２４がオンになっても画素電極１６に電圧が印加されず、その画素１２は黒色のままである。したがって、輝点画素が滅点画素になり、画素１２の欠陥が目立たなくなる。
【００２１】
上記の方法でも画素１２の欠陥を目立たなくすることが可能であるが、画素電極１６をカットする位置は、必ず開口部１４の端部である。もし、図２のように端部ではなく開口部１４の中程の位置で画素電極１６をカットした場合、カットした位置３０までの画素電極１６に電圧が印加されて電界が発生し、液晶の配向方向が変化する。液晶の配向方向が変化した結果、輝点画素を滅点画素にしたつもりでも完全な滅点画素になっていない。
【００２２】
そこで、確実に輝点画素を滅点化するための構造を有するＩＰＳ液晶ディスプレイおよび滅点画素化方法も下記に示す。ＩＰＳ液晶ディスプレイは、図３（ａ），（ｂ）に示すように、ＣＳ回路１８と開口部１４との隣接部において、ＣＳ回路１８に切り欠き３２を設けている。なお、図３（ａ），（ｂ）において、共通電極２８は省略している。
【００２３】
切り欠き３２の位置は、レーザーが切り欠き３２を介して画素電極１６に照射できる位置である。切り欠き３２を含むＣＳ回路１８に画素電極１６を投影したときに、切り欠き３２がある位置に投影された画素電極１６の部分がレーザーでカットされる。切り欠き３２の形状は、正方形、長方形、半円形、半楕円形など任意である。切り欠き３２は、画素電極１６の幅よりも大きくし、例えば切り欠き３２が長方形の場合、図３（ｂ）のように１０μｍ×８μｍの大きさにする。切り欠き３２は、ＣＳ回路１８を形成するときに同時に形成する。
【００２４】
輝点画素に対してのみ、レーザーを基板側から切り欠き３２を介して画素電極１６に照射する。全ての画素１２のＣＳ回路１８に切り欠き３２を設けたが、切り欠き３２はＣＳ回路１８が液晶ディスプレイのカラーフィルターのブラックマトリクスによってかくれるため、切り欠き３２を設けたことによる表示性能の劣化はない。また、画素電極１６は開口部１４内でカットされないので確実に滅点画素にすることができる。
【００２５】
以上のように、ＩＰＳ液晶ディスプレイにおいて輝点画素を滅点画素にすることができる。アルミの部材同士をレーザーで短絡したりする従来の方法とは異なり、レーザーのエネルギーが少なくてすむ。また、輝点画素を滅点画素にするときに従来のように周囲の画素１２に悪影響を与えることはない。
【００２６】
以上、本発明について説明したが、本発明は上記の実施の形態に限定されることはない。例えば、切り欠き以外に窓を設けても良い。図４（ａ）に示すように、ＣＳ回路１８に窓３４を設ける。窓３４の位置は、ＣＳ回路１８における画素電極１６に対応する位置である。言い換えると、基板側から画素電極１６にレーザーを照射できる位置で窓３４を設ける。例えば、ＣＳ回路１８と開口部１４の境目から５μｍ離れた位置に設ける。基板側からＣＳ回路１８に設けた窓３４を介して画素電極１６にレーザーを照射し、画素電極１６をカットすることができる。
【００２７】
窓３４の形状は、図４（ｂ）に示すように、楕円形でも良い。窓３４の大きさは、図４（ａ）のように長方形であれば、例えば１０μｍ×５μｍの大きさである。楕円形であれば、例えば長軸が１０μｍ、短軸が５μｍである。窓３４の大きさは任意でよいが、レーザーが窓３４を通過し、画素電極１６をカットできる大きさである。すなわち、窓３４の幅は、画素電極１６の幅より大きくする。
【００２８】
液晶ディスプレイ１０は、ノーマリーブラックであり、帯状の画素電極１６を有することが必要である。
【００２９】
その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【００３０】
【発明の効果】
本発明は、ＣＳ回路に切り欠きまたは窓を設けたことによって、基板側から切り欠きまたは窓を介して電極にレーザーを照射できる。ＣＳ回路はブラックマトリクスによってかくれるため、液晶ディスプレイの表示に影響を与えない。従来のようにアルミニウムの部材同士を短絡するのではないので、レーザーの出力を小さくすることができる。アルミニウムを短絡させたときは熱によって周りの画素に気泡が発生したりしたが、本発明ではそのような悪影響はない。
【００３１】
また、従来のＩＰＳ液晶ディスプレイであっても、画素の開口部において、開口部の端部で電極を切断することによって、簡単に輝点画素を滅点画素にすることができる。
【図面の簡単な説明】
【図１】本発明の滅点画素化方法を示す図であり、（ａ）は画素の全体を示し、（ｂ）は切断部分の拡大図である。
【図２】図１の方法において、電極のカットを失敗した場合の図である。
【図３】本発明の液晶ディスプレイの画素のＣＳ回路を示す図である。
【図４】切り欠きの変わりに窓を設けた図であり、（ａ）は長方形の窓の図であり、（ｂ）は楕円形の窓の図である。
【図５】従来のＩＰＳ液晶ディスプレイの図であり、（ａ）は画素の図であり、（ｂ）は液晶の動作を示す図である。
【符号の説明】
１０，４０：ＩＰＳ液晶ディスプレイ
１２：画素
１４：開口部
１６：画素電極
１８：ＣＳ回路
２０：パッド
２２：ゲート線
２４：ＴＦＴ
２６：信号線
２８：共通電極
３０：カット位置
３２：切り欠き
３４：窓
４２：液晶
４４：電界
Claims (4)
- 基板と、
前記基板上で縦横に並べて形成された画素と、
前記画素において液晶および帯状の電極が配置される開口部と、
前記開口部に隣接し、カラーフィルターのブラックマトリクスで隠されるＣＳ回路と、
前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、
前記パッドに接続されるＴＦＴと、
を含む液晶ディスプレイであって、
前記ＣＳ回路における前記開口部との隣接部に、基板側から帯状の電極に対してレーザー照射して電極をカットするための切り欠きを設けたＩＰＳ液晶ディスプレイ。 - 基板と、
前記基板上で縦横に並べられた画素と、
前記画素において液晶および帯状の電極が配置される開口部と、
前記開口部に隣接し、カラーフィルターのブラックマトリクスで隠されるＣＳ回路と、
前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、
前記パッドに接続されるＴＦＴと、
を含む液晶ディスプレイであって、
前記ＣＳ回路において、前記帯状の電極に対応する位置に、基板側から帯状の電極に対してレーザー照射して電極をカットするための窓を設けたＩＰＳ液晶ディスプレイ。 - 基板と、
前記基板上で縦横に並べて形成された複数の画素と、
前記画素において液晶および帯状の電極が配置される開口部と、
前記開口部に隣接し、カラーフィルターのブラックマトリクスで隠されるＣＳ回路と、
前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、
前記パッドに接続されるＴＦＴと、
を含むＩＰＳ液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、
前記ＣＳ回路における前記開口部との隣接部に、基板側から帯状の電極に対してレーザー照射して電極をカットするための切り欠きを設けるステップと、
前記複数の画素の内、輝点画素に対して、レーザーを基板側から前記切り欠きを介して前記帯状の電極に照射し、該帯状の電極をカットするステップと、
を含む方法。 - 基板と、
前記基板上で縦横に並べて形成された複数の画素と、
前記画素において液晶および帯状の電極が配置される開口部と、
前記開口部に隣接し、カラーフィルターのブラックマトリクスで隠されるＣＳ回路と、
前記ＣＳ回路に対向し、前記帯状の電極が接続されるパッドと、
前記パッドに接続されるＴＦＴと、
を含むＩＰＳ液晶ディスプレイにおいて輝点画素を滅点画素にする方法であって、
前記ＣＳ回路において、前記帯状の電極に対応する位置に、基板側から帯状の電極に対してレーザー照射して電極をカットするための窓を設けるステップと、
前記複数の画素の内、輝点画素に対して、レーザーを基板側から前記窓を介して前記帯状の電極に照射し、該帯状の電極をカットするステップと、
を含む方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241117A JP4355476B2 (ja) | 2002-08-21 | 2002-08-21 | Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 |
| US10/636,159 US7072005B2 (en) | 2002-08-21 | 2003-08-06 | IPS LCD and repair method of cutting defective pixel electrode by forming window in capacitor storage circuit |
| TW092122609A TWI231879B (en) | 2002-08-21 | 2003-08-18 | The IPS liquid display and the method for changing the luminescent dot pixel into the extinct dot pixel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241117A JP4355476B2 (ja) | 2002-08-21 | 2002-08-21 | Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078035A JP2004078035A (ja) | 2004-03-11 |
| JP4355476B2 true JP4355476B2 (ja) | 2009-11-04 |
Family
ID=32023711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241117A Expired - Fee Related JP4355476B2 (ja) | 2002-08-21 | 2002-08-21 | Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7072005B2 (ja) |
| JP (1) | JP4355476B2 (ja) |
| TW (1) | TWI231879B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4723915B2 (ja) * | 2005-06-03 | 2011-07-13 | 株式会社東芝 | 液晶パネルのリペア方法及びリペア装置 |
| KR20070005965A (ko) * | 2005-07-05 | 2007-01-11 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| JP5148819B2 (ja) * | 2005-08-16 | 2013-02-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示素子 |
| JP5557178B2 (ja) * | 2008-11-21 | 2014-07-23 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置及び輝点抑制方法 |
| KR102079455B1 (ko) * | 2018-10-05 | 2020-02-19 | 주식회사 코윈디에스티 | 액정표시장치의 휘점불량 수리 방법 및 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3335567B2 (ja) | 1997-10-17 | 2002-10-21 | シャープ株式会社 | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 |
| WO2001061405A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Affichage a cristaux liquides, procede de correction de pixels et procede d'excitation d'affichage a cristaux liquides |
| JP4282219B2 (ja) * | 2000-11-28 | 2009-06-17 | 三洋電機株式会社 | 画素暗点化方法 |
| JP4954395B2 (ja) * | 2001-07-31 | 2012-06-13 | 三菱電機株式会社 | 表示装置の断線修復方法 |
-
2002
- 2002-08-21 JP JP2002241117A patent/JP4355476B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/636,159 patent/US7072005B2/en not_active Expired - Fee Related
- 2003-08-18 TW TW092122609A patent/TWI231879B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040141132A1 (en) | 2004-07-22 |
| JP2004078035A (ja) | 2004-03-11 |
| US7072005B2 (en) | 2006-07-04 |
| TWI231879B (en) | 2005-05-01 |
| TW200403511A (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
| US8148181B2 (en) | Method for manufacturing flat display device | |
| KR100947273B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| JP4381782B2 (ja) | 液晶表示装置 | |
| KR100931681B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| US7417692B2 (en) | Laser repair structure and method for TFT-LCD | |
| JP2001343660A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| US5434686A (en) | Active matrix display device | |
| US6864505B2 (en) | Electro-optical device and electronic apparatus | |
| JP2005252228A (ja) | 表示装置及びその製造方法 | |
| KR100851390B1 (ko) | 전자 잉크 디스플레이 및 그 수리 방법 | |
| JP4364309B2 (ja) | カラーフィルタ構造及び製造方法 | |
| JP4355476B2 (ja) | Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 | |
| US20040246395A1 (en) | Laser repair structure of liquid crystal display device and method thereof | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP2007052286A (ja) | 半導体素子、液晶表示装置およびそれらの修復方法 | |
| JP2005196207A (ja) | 上部基板及びこれを有する液晶表示装置 | |
| KR20130030649A (ko) | 액정표시장치 및 그 제조방법 | |
| JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP4689161B2 (ja) | 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法 | |
| KR19990052415A (ko) | 액정표시소자 및 그의 리페어방법 | |
| JP2004021087A (ja) | 液晶表示装置およびその製造方法 | |
| JP2005173499A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000180889A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| KR20200105458A (ko) | 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |