JP2000180889A - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents
液晶表示装置及び液晶表示装置の製造方法Info
- Publication number
- JP2000180889A JP2000180889A JP35147098A JP35147098A JP2000180889A JP 2000180889 A JP2000180889 A JP 2000180889A JP 35147098 A JP35147098 A JP 35147098A JP 35147098 A JP35147098 A JP 35147098A JP 2000180889 A JP2000180889 A JP 2000180889A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- wiring
- electrode
- gate wiring
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 配線を傷つけることなく、点欠陥として表示
された画素を正常な状態の画素に戻すことのできる液晶
表示装置の製造方法を提供する。 【解決手段】 画素電極とゲート配線又はソース配線と
接する、あるいは重なり部を有する辺上に少なくとも２
箇所、ゲート配線又はソース配線と画素電極が重なりを
有さない部分が形成され、一つのゲート配線又はソース
配線と一つの画素電極が重なりを有さない部分から、一
つのゲート配線又はソース配線と他の画素電極が重なり
を有さない部分に向かって、レーザー照射で画素電極を
切断し、画素電極の一部を切り離す。
された画素を正常な状態の画素に戻すことのできる液晶
表示装置の製造方法を提供する。 【解決手段】 画素電極とゲート配線又はソース配線と
接する、あるいは重なり部を有する辺上に少なくとも２
箇所、ゲート配線又はソース配線と画素電極が重なりを
有さない部分が形成され、一つのゲート配線又はソース
配線と一つの画素電極が重なりを有さない部分から、一
つのゲート配線又はソース配線と他の画素電極が重なり
を有さない部分に向かって、レーザー照射で画素電極を
切断し、画素電極の一部を切り離す。
Description
【０００１】
【発明の属する技術分野】本発明は、高輝度を実現する
薄膜トランジスタ（以下ＴＦＴと呼ぶ）アレイ基板で駆
動される液晶表示装置において、欠陥部を救済可能とす
る薄膜トランジスタアレイ基板の構成及び欠陥を救済す
る方法に関する。
薄膜トランジスタ（以下ＴＦＴと呼ぶ）アレイ基板で駆
動される液晶表示装置において、欠陥部を救済可能とす
る薄膜トランジスタアレイ基板の構成及び欠陥を救済す
る方法に関する。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュータ
やワードプロセッサ等の情報機器の表示装置、あるいは
携帯型テレビやビデオムービー等の映像機器の表示装置
において、軽量、薄型、低消費電力という特徴を生かし
て液晶表示装置が多く用いられている。また、これらの
液晶表示装置に設計通りに見やすい表示画面を実現させ
るべく、その製造工程において、歩留まり率を減少させ
る等の品質管理手法も重要なテーマとなっている。一方
で、従来の液晶表示装置の構成では、回避することが困
難となる課題も発生している。
やワードプロセッサ等の情報機器の表示装置、あるいは
携帯型テレビやビデオムービー等の映像機器の表示装置
において、軽量、薄型、低消費電力という特徴を生かし
て液晶表示装置が多く用いられている。また、これらの
液晶表示装置に設計通りに見やすい表示画面を実現させ
るべく、その製造工程において、歩留まり率を減少させ
る等の品質管理手法も重要なテーマとなっている。一方
で、従来の液晶表示装置の構成では、回避することが困
難となる課題も発生している。
【０００３】ここで、従来の液晶表示装置の構成につい
て、図３及び図５を参照しながら説明する。図５は、高
輝度を実現するＴＦＴアレイ基板の平面構成図である。
ここでは、一つの例として、逆スタガー構成のＴＦＴを
示している。一方、図３は図５におけるａ−ａ’間の断
面構成図である。
て、図３及び図５を参照しながら説明する。図５は、高
輝度を実現するＴＦＴアレイ基板の平面構成図である。
ここでは、一つの例として、逆スタガー構成のＴＦＴを
示している。一方、図３は図５におけるａ−ａ’間の断
面構成図である。
【０００４】まず、ガラス基板１上に、アルミニウム、
クロム等の金属を用いてゲート配線２を形成する。ゲー
ト配線は、行方向に沿って設けられている。その後、ゲ
ート絶縁膜として機能するシリコン窒化膜３、及びゲー
ト電極の電位によってその抵抗率が変化し、ＴＦＴをス
イッチとして機能させる半導体膜を連続して堆積させた
後、ＴＦＴ部分に半導体パターン４を形成する。そし
て、チタン、タンタル等の導電体膜で、ソース電極５
ａ、及びドレイン電極５ｂを形成する。ソース配線５ａ
は、列方向に沿って設けられている。そして、光感光性
の樹脂からなる平坦化膜６を２〜３ミクロンの厚さで塗
布する。本平坦化膜によって、ＴＦＴ、ゲート、及びソ
ース配線によって形成された凸状の段差は無くなり、Ｔ
ＦＴアレイ基板上は平坦化される。
クロム等の金属を用いてゲート配線２を形成する。ゲー
ト配線は、行方向に沿って設けられている。その後、ゲ
ート絶縁膜として機能するシリコン窒化膜３、及びゲー
ト電極の電位によってその抵抗率が変化し、ＴＦＴをス
イッチとして機能させる半導体膜を連続して堆積させた
後、ＴＦＴ部分に半導体パターン４を形成する。そし
て、チタン、タンタル等の導電体膜で、ソース電極５
ａ、及びドレイン電極５ｂを形成する。ソース配線５ａ
は、列方向に沿って設けられている。そして、光感光性
の樹脂からなる平坦化膜６を２〜３ミクロンの厚さで塗
布する。本平坦化膜によって、ＴＦＴ、ゲート、及びソ
ース配線によって形成された凸状の段差は無くなり、Ｔ
ＦＴアレイ基板上は平坦化される。
【０００５】次に、ドレイン電極５ｂ上の平坦化膜に紫
外線を照射する事によって穴をあける。そしてその上
に、透明電極からなる画素電極８を形成する。透明電極
は、平坦化膜上に形成した穴を介して、ドレイン電極５
ｂと接続される。
外線を照射する事によって穴をあける。そしてその上
に、透明電極からなる画素電極８を形成する。透明電極
は、平坦化膜上に形成した穴を介して、ドレイン電極５
ｂと接続される。
【０００６】また、図５に示すように、画素電極８は、
平面的に見てゲート配線、及びソース配線と同一の面
上、または重なるように形成される。画素電極には、Ｔ
ＦＴを通じてソース配線から信号が入力される。
平面的に見てゲート配線、及びソース配線と同一の面
上、または重なるように形成される。画素電極には、Ｔ
ＦＴを通じてソース配線から信号が入力される。
【０００７】配線と画素電極との間に隙間が生じ、この
隙間によって光抜けが発生し、ＴＦＴアレイ基板の対向
に位置するカラーフィルタ基板上に形成したブラックマ
トリクスによってこの隙間を遮蔽していた初期の液晶表
示装置の構成に比較して、かかる従来の液晶表示装置の
構成では、配線と画素電極が重なっているため光抜けが
無くなり、ブラックマトリクスによる遮蔽をする必要が
無くなるため、より広い有効な画素領域を確保でき、液
晶表示装置として高輝度が実現できるという特長を有し
ている。
隙間によって光抜けが発生し、ＴＦＴアレイ基板の対向
に位置するカラーフィルタ基板上に形成したブラックマ
トリクスによってこの隙間を遮蔽していた初期の液晶表
示装置の構成に比較して、かかる従来の液晶表示装置の
構成では、配線と画素電極が重なっているため光抜けが
無くなり、ブラックマトリクスによる遮蔽をする必要が
無くなるため、より広い有効な画素領域を確保でき、液
晶表示装置として高輝度が実現できるという特長を有し
ている。
【０００８】
【発明が解決しようとする課題】このような高輝度を実
現できるＴＦＴアレイ基板の構成において、縦又は横方
向の画素電極同士が、例えば画素電極を形成する際に施
されるフォトリソグラフィ時の異物の付着等が原因で接
続してしまった場合には、その二つの画素には混在した
信号が与えられることから正しい信号が与えられず、１
個又は連続した点欠陥として表示される。
現できるＴＦＴアレイ基板の構成において、縦又は横方
向の画素電極同士が、例えば画素電極を形成する際に施
されるフォトリソグラフィ時の異物の付着等が原因で接
続してしまった場合には、その二つの画素には混在した
信号が与えられることから正しい信号が与えられず、１
個又は連続した点欠陥として表示される。
【０００９】また同様に、平坦化膜又はゲート絶縁膜上
にピンホールが形成されていたことが原因で、ゲート配
線又はソース配線と画素電極が短絡してしまった場合
も、同様に画素電極に正しい信号が与えられず点欠陥と
して表示される。
にピンホールが形成されていたことが原因で、ゲート配
線又はソース配線と画素電極が短絡してしまった場合
も、同様に画素電極に正しい信号が与えられず点欠陥と
して表示される。
【００１０】通常、このような点欠陥として表示された
画素電極を救済する場合には、レーザー照射で接続部を
切り離すことによって正常な状態に戻すことを試みる。
しかし、高輝度を実現する本ＴＦＴアレイ基板構成にお
いては、例えば画素電極同士が接続した短絡不良が発生
した場合において、画素電極を切り離すためにレーザー
照射すると、配線も同時に傷をつけてしまうおそれがあ
る。同様に、画素電極と配線が接続してしまった障害を
取り除く場合にも、配線部に傷を付け、断線に至らせる
可能性があるという問題点も残されており、実際上かか
る点欠陥として表示された画素を正常な画素に救済する
ことは困難であった。
画素電極を救済する場合には、レーザー照射で接続部を
切り離すことによって正常な状態に戻すことを試みる。
しかし、高輝度を実現する本ＴＦＴアレイ基板構成にお
いては、例えば画素電極同士が接続した短絡不良が発生
した場合において、画素電極を切り離すためにレーザー
照射すると、配線も同時に傷をつけてしまうおそれがあ
る。同様に、画素電極と配線が接続してしまった障害を
取り除く場合にも、配線部に傷を付け、断線に至らせる
可能性があるという問題点も残されており、実際上かか
る点欠陥として表示された画素を正常な画素に救済する
ことは困難であった。
【００１１】本発明は、上記問題点を解消すべく、配線
を傷つけることなく、点欠陥として表示された画素を正
常な状態の画素に戻すことのできる液晶表示装置及びそ
の製造方法を提供することを目的とする。
を傷つけることなく、点欠陥として表示された画素を正
常な状態の画素に戻すことのできる液晶表示装置及びそ
の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる液晶表示装置は、基板の一主面上にゲ
ート配線群及びソース配線群が直交して配線され、両配
線の交点上に薄膜トランジスタが配置され、画素電極が
薄膜トランジスタと接続され、画素電極の少なくとも一
片がゲート配線又はソース配線と接するか、又は重なり
部を有する液晶表示装置であって、画素電極とゲート配
線又はソース配線と接するか、又は重なり部を有する辺
上に少なくとも２箇所に、ゲート配線又はソース配線と
画素電極が重なりを有さない部分が形成されることを特
徴とする。
に本発明にかかる液晶表示装置は、基板の一主面上にゲ
ート配線群及びソース配線群が直交して配線され、両配
線の交点上に薄膜トランジスタが配置され、画素電極が
薄膜トランジスタと接続され、画素電極の少なくとも一
片がゲート配線又はソース配線と接するか、又は重なり
部を有する液晶表示装置であって、画素電極とゲート配
線又はソース配線と接するか、又は重なり部を有する辺
上に少なくとも２箇所に、ゲート配線又はソース配線と
画素電極が重なりを有さない部分が形成されることを特
徴とする。
【００１３】かかる構成により、配線と短絡不良を起こ
させることなく、配線、または隣の画素電極と短絡不良
が生じていた画素電極の一部を画素電極から切り離すこ
とができ、残りの画素電極には正規の信号が入力される
こととなるため、点欠陥を生じることなく正常な画素と
して用いることができる液晶表示装置を実現することが
可能となる。
させることなく、配線、または隣の画素電極と短絡不良
が生じていた画素電極の一部を画素電極から切り離すこ
とができ、残りの画素電極には正規の信号が入力される
こととなるため、点欠陥を生じることなく正常な画素と
して用いることができる液晶表示装置を実現することが
可能となる。
【００１４】次に、上記目的を達成するために本発明に
かかる液晶表示装置の製造方法は、基板の一主面上にゲ
ート配線群及びソース配線群が直交して配線され、両配
線の交点上に薄膜トランジスタが配置され、画素電極が
薄膜トランジスタと接続され、画素電極の少なくとも一
片がゲート配線又はソース配線と接するか、又は重なり
部を有する液晶表示装置において、画素電極とゲート配
線又はソース配線と接するか、又は重なり部を有する辺
上に少なくとも２箇所に、ゲート配線又はソース配線と
画素電極が重なりを有さない部分が形成され、一つのゲ
ート配線又はソース配線と一つの画素電極が重なりを有
さない部分から、一つのゲート配線又はソース配線と他
の画素電極が重なりを有さない部分に向かって、レーザ
ー照射で画素電極を切断し、画素電極の一部を切り離す
ことを特徴とする。
かかる液晶表示装置の製造方法は、基板の一主面上にゲ
ート配線群及びソース配線群が直交して配線され、両配
線の交点上に薄膜トランジスタが配置され、画素電極が
薄膜トランジスタと接続され、画素電極の少なくとも一
片がゲート配線又はソース配線と接するか、又は重なり
部を有する液晶表示装置において、画素電極とゲート配
線又はソース配線と接するか、又は重なり部を有する辺
上に少なくとも２箇所に、ゲート配線又はソース配線と
画素電極が重なりを有さない部分が形成され、一つのゲ
ート配線又はソース配線と一つの画素電極が重なりを有
さない部分から、一つのゲート配線又はソース配線と他
の画素電極が重なりを有さない部分に向かって、レーザ
ー照射で画素電極を切断し、画素電極の一部を切り離す
ことを特徴とする。
【００１５】かかる構成により、配線と短絡不良を起こ
させることなく、配線、または隣の画素電極と短絡不良
が生じていた画素電極の一部を画素電極から切り離すこ
とができ、残りの画素電極に対しては正規の信号が入力
されることとなるため、点欠陥を生じることなく正常な
画素として用いることが可能となる。
させることなく、配線、または隣の画素電極と短絡不良
が生じていた画素電極の一部を画素電極から切り離すこ
とができ、残りの画素電極に対しては正規の信号が入力
されることとなるため、点欠陥を生じることなく正常な
画素として用いることが可能となる。
【００１６】
【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１にかかる液晶表示装置の製造方法につい
て、図面を参照しながら説明する。図１は、ＴＦＴアレ
イ基板の平面構成図である。一方、図３は、図１におい
てａ−ａ’間の断面構成図である。
実施の形態１にかかる液晶表示装置の製造方法につい
て、図面を参照しながら説明する。図１は、ＴＦＴアレ
イ基板の平面構成図である。一方、図３は、図１におい
てａ−ａ’間の断面構成図である。
【００１７】まず、ガラス基板１上に、アルミニウム、
クロム等の金属を用いてゲート配線２を形成する。ゲー
ト配線は、行方向に沿って設けられている。その後、ゲ
ート絶縁膜として機能するシリコン窒化膜３、及びゲー
ト電極の電位によってその抵抗率が変化し、ＴＦＴをス
イッチとして機能させる半導体膜を連続して堆積させた
後、ＴＦＴ部分に半導体パターン４を形成する。そし
て、チタン、タンタル等の導電体膜で、ソース電極５
ａ、及びドレイン電極５ｂを形成する。ソース配線５ａ
は、列方向に沿って設けられている。そして、光感光性
の樹脂からなる平坦化膜６を２〜３ミクロンの厚さで塗
布する。本平坦化膜によって、ＴＦＴ、ゲート、及びソ
ース配線によって形成された凸状の段差は無くなり、Ｔ
ＦＴアレイ基板上は平坦化される。次に、ドレイン電極
５ｂ上の平坦化膜に紫外線を照射する事によって穴をあ
ける。そしてその上に、透明電極からなる画素電極８を
形成する。透明電極は、平坦化膜上に形成した穴を介し
て、ドレイン電極５ｂと接続される。
クロム等の金属を用いてゲート配線２を形成する。ゲー
ト配線は、行方向に沿って設けられている。その後、ゲ
ート絶縁膜として機能するシリコン窒化膜３、及びゲー
ト電極の電位によってその抵抗率が変化し、ＴＦＴをス
イッチとして機能させる半導体膜を連続して堆積させた
後、ＴＦＴ部分に半導体パターン４を形成する。そし
て、チタン、タンタル等の導電体膜で、ソース電極５
ａ、及びドレイン電極５ｂを形成する。ソース配線５ａ
は、列方向に沿って設けられている。そして、光感光性
の樹脂からなる平坦化膜６を２〜３ミクロンの厚さで塗
布する。本平坦化膜によって、ＴＦＴ、ゲート、及びソ
ース配線によって形成された凸状の段差は無くなり、Ｔ
ＦＴアレイ基板上は平坦化される。次に、ドレイン電極
５ｂ上の平坦化膜に紫外線を照射する事によって穴をあ
ける。そしてその上に、透明電極からなる画素電極８を
形成する。透明電極は、平坦化膜上に形成した穴を介し
て、ドレイン電極５ｂと接続される。
【００１８】また、図１に示すように、画素電極８は、
平面的に見てゲート配線、及びソース配線と同一面上、
又は重なるように形成される。画素電極には、ＴＦＴを
通じてソース配線から信号が入力される。画素電極の上
辺の２箇所には、ゲート配線と重なりを有さない切り欠
き部１０が形成されている。
平面的に見てゲート配線、及びソース配線と同一面上、
又は重なるように形成される。画素電極には、ＴＦＴを
通じてソース配線から信号が入力される。画素電極の上
辺の２箇所には、ゲート配線と重なりを有さない切り欠
き部１０が形成されている。
【００１９】そして、図１の破線に示すように、当該画
素電極が上部の画素電極と異物が原因で接続した場合、
一方のゲート配線と画素電極が重なりを有さない部分か
ら、他方のゲート配線と画素電極が重なりを有さない部
分に向かって、レーザー照射で画素電極を切断し、画素
電極の一部を切り離すことで短絡不良部を排除すること
が可能となる。
素電極が上部の画素電極と異物が原因で接続した場合、
一方のゲート配線と画素電極が重なりを有さない部分か
ら、他方のゲート配線と画素電極が重なりを有さない部
分に向かって、レーザー照射で画素電極を切断し、画素
電極の一部を切り離すことで短絡不良部を排除すること
が可能となる。
【００２０】これにより、ゲート配線と短絡不良を起こ
させることなく、隣の画素電極と短絡不良が生じていた
画素電極の一部を切り離すことによって、残りの画素電
極には正規の信号が入力されることとなり、点欠陥を生
じていない正常な画素電極として救済されることにな
る。
させることなく、隣の画素電極と短絡不良が生じていた
画素電極の一部を切り離すことによって、残りの画素電
極には正規の信号が入力されることとなり、点欠陥を生
じていない正常な画素電極として救済されることにな
る。
【００２１】同様に、当該画素電極が、平坦化膜及びゲ
ート絶縁膜のピンホールにより、ゲート配線と短絡不良
を生じた場合でも、同様な方法で点欠陥を生じていない
正常な画素電極として救済されることになる。
ート絶縁膜のピンホールにより、ゲート配線と短絡不良
を生じた場合でも、同様な方法で点欠陥を生じていない
正常な画素電極として救済されることになる。
【００２２】以上のように、本実施の形態１によれば、
ゲート配線と短絡不良を起こさせることなく、隣の画素
電極と短絡不良が生じていた画素電極の一部を切り離す
ことによって、残りの画素電極には正規の信号が入力さ
れることとなり、点欠陥を生じていない正常な画素電極
として救済することが可能となる。
ゲート配線と短絡不良を起こさせることなく、隣の画素
電極と短絡不良が生じていた画素電極の一部を切り離す
ことによって、残りの画素電極には正規の信号が入力さ
れることとなり、点欠陥を生じていない正常な画素電極
として救済することが可能となる。
【００２３】（実施の形態２）以下、本発明の実施の形
態２にかかる液晶表示装置の製造方法について、図面を
参照しながら説明する。図２は、ＴＦＴアレイ基板の平
面構成図である。なお、本ＴＦＴアレイ基板は、実施の
形態１と同様な方法で製造されるものとする。
態２にかかる液晶表示装置の製造方法について、図面を
参照しながら説明する。図２は、ＴＦＴアレイ基板の平
面構成図である。なお、本ＴＦＴアレイ基板は、実施の
形態１と同様な方法で製造されるものとする。
【００２４】図２に示すように、画素電極は、ゲート配
線及びソース配線とほとんどの部分が重なりを有するよ
うに形成されている。但し、画素電極の３コーナー部分
には、ゲート配線及びソース配線と重なりを有さない切
り欠き部１０が形成されている。
線及びソース配線とほとんどの部分が重なりを有するよ
うに形成されている。但し、画素電極の３コーナー部分
には、ゲート配線及びソース配線と重なりを有さない切
り欠き部１０が形成されている。
【００２５】そして、図２の破線に示すように、左部の
画素電極と異物が要因で接続した場合、一方のソース配
線と画素電極が重なりを有さない部分から、他方のソー
ス配線と画素電極が重なりを有さない部分に向かって、
レーザー照射で画素電極を切断し、画素電極の一部を切
り離す。
画素電極と異物が要因で接続した場合、一方のソース配
線と画素電極が重なりを有さない部分から、他方のソー
ス配線と画素電極が重なりを有さない部分に向かって、
レーザー照射で画素電極を切断し、画素電極の一部を切
り離す。
【００２６】これにより、ソース配線と短絡不良を起こ
させることなく、隣の画素電極と短絡不良が生じていた
画素電極の一部を切り離すことによって、残りの画素電
極には正規の信号が入力されることとなり、点欠陥を生
じていない正常な画素電極として救済されることにな
る。
させることなく、隣の画素電極と短絡不良が生じていた
画素電極の一部を切り離すことによって、残りの画素電
極には正規の信号が入力されることとなり、点欠陥を生
じていない正常な画素電極として救済されることにな
る。
【００２７】同様に、画素電極が、平坦化膜のピンホー
ルにより、ソース配線と短絡不良を生じた場合でも、同
様な方法で点欠陥を生じていない正常な画素電極として
救済されることになる。
ルにより、ソース配線と短絡不良を生じた場合でも、同
様な方法で点欠陥を生じていない正常な画素電極として
救済されることになる。
【００２８】さらに、実施の形態１と同様に、ゲート配
線と短絡不良を起こさせることなく、隣の画素電極と短
絡不良が生じていた画素電極の一部を切り離すことによ
って、残りの画素電極には正規の信号が入力されること
となり、点欠陥を生じていない正常な画素電極として救
済されることになる。
線と短絡不良を起こさせることなく、隣の画素電極と短
絡不良が生じていた画素電極の一部を切り離すことによ
って、残りの画素電極には正規の信号が入力されること
となり、点欠陥を生じていない正常な画素電極として救
済されることになる。
【００２９】同様に、当該画素電極が、平坦化膜及びゲ
ート絶縁膜のピンホールにより、ゲート配線と短絡不良
を生じた場合でも、同様な方法で点欠陥を生じていない
正常な画素電極として救済されることになる。
ート絶縁膜のピンホールにより、ゲート配線と短絡不良
を生じた場合でも、同様な方法で点欠陥を生じていない
正常な画素電極として救済されることになる。
【００３０】以上のように、本実施の形態２によれば、
ソース配線と短絡不良を起こさせることなく、隣の画素
電極と短絡不良が生じていた画素電極の一部を切り離す
ことによって、残りの画素電極には正規の信号が入力さ
れることとなり、点欠陥を生じていない正常な画素電極
として救済することが可能となる。
ソース配線と短絡不良を起こさせることなく、隣の画素
電極と短絡不良が生じていた画素電極の一部を切り離す
ことによって、残りの画素電極には正規の信号が入力さ
れることとなり、点欠陥を生じていない正常な画素電極
として救済することが可能となる。
【００３１】また、図４に示すように、画素電極９にア
ルミニウムを用いて形成されている反射型の液晶表示装
置のＴＦＴアレイ基板においても、実施の形態１及び２
と同様の構成、すなわち、画素電極の３つのコーナー部
分に、ゲート配線及びソース配線と重なりを有さない切
り欠き部１０を形成することで、同様の効果が期待でき
る。
ルミニウムを用いて形成されている反射型の液晶表示装
置のＴＦＴアレイ基板においても、実施の形態１及び２
と同様の構成、すなわち、画素電極の３つのコーナー部
分に、ゲート配線及びソース配線と重なりを有さない切
り欠き部１０を形成することで、同様の効果が期待でき
る。
【００３２】なお、本発明の実施の形態１及び２におい
ては、逆スタガー型のＴＦＴアレイ基板について説明し
たが、順スタガー型のＴＦＴアレイ基板においても、本
発明と同様の効果が期待できる。
ては、逆スタガー型のＴＦＴアレイ基板について説明し
たが、順スタガー型のＴＦＴアレイ基板においても、本
発明と同様の効果が期待できる。
【００３３】
【発明の効果】以上のように本発明にかかる液晶表示装
置の製造方法によれば、配線と短絡不良を起こさせるこ
となく、配線、または隣の画素電極と短絡不良が生じて
いた画素電極の一部を画素電極から切り離すことによっ
て、残りの部分の画素電極には正規の信号が入力される
こととなり、点欠陥が生じていない正常な画素電極とし
て救済することが可能となる。
置の製造方法によれば、配線と短絡不良を起こさせるこ
となく、配線、または隣の画素電極と短絡不良が生じて
いた画素電極の一部を画素電極から切り離すことによっ
て、残りの部分の画素電極には正規の信号が入力される
こととなり、点欠陥が生じていない正常な画素電極とし
て救済することが可能となる。
【図１】 本発明の実施の形態１にかかるＴＦＴアレイ
基板の平面図
基板の平面図
【図２】 本発明の実施の形態２にかかるＴＦＴアレイ
基板の平面図
基板の平面図
【図３】 本発明及び従来のＴＦＴアレイ基板の断面図
【図４】 本発明の一実施例にかかるＴＦＴアレイ基板
の断面図
の断面図
【図５】 従来のＴＦＴアレイ基板の平面図
１ ガラス基板 ２ ゲート配線 ３ ゲート絶縁膜 ４ 半導体膜 ５ａ ソース配線 ５ｂ ドレイン電極 ６ 平坦化膜 ７ 平坦化膜上の開口部 ８ 透明電極 ９ 反射電極
Claims (2)
- 【請求項１】 基板の一主面上にゲート配線群及びソー
ス配線群が直交して配線され、両配線の交点上に薄膜ト
ランジスタが配置され、画素電極が前記薄膜トランジス
タと接続され、前記画素電極の少なくとも一片が前記ゲ
ート配線又は前記ソース配線と接するか、又は重なり部
を有する液晶表示装置であって、 前記画素電極と前記ゲート配線又は前記ソース配線と接
するか、又は重なり部を有する辺上に少なくとも２箇所
に、前記ゲート配線又は前記ソース配線と前記画素電極
が重なりを有さない部分が形成されることを特徴とした
液晶表示装置。 - 【請求項２】 基板の一主面上にゲート配線群及びソー
ス配線群が直交して配線され、両配線の交点上に薄膜ト
ランジスタが配置され、画素電極が前記薄膜トランジス
タと接続され、前記画素電極の少なくとも一片が前記ゲ
ート配線又はソース配線と接するか、又は重なり部を有
する液晶表示装置において、 前記画素電極と前記ゲート配線又は前記ソース配線と接
するか、又は重なり部を有する辺上に少なくとも２箇所
に、前記ゲート配線又は前記ソース配線と前記画素電極
が重なりを有さない部分が形成され、一つの前記ゲート
配線又は前記ソース配線と一つの前記画素電極が重なり
を有さない部分から、一つの前記ゲート配線又は前記ソ
ース配線と他の前記画素電極が重なりを有さない部分に
向かって、レーザー照射で前記画素電極を切断し、前記
画素電極の一部を切り離すことを特徴とする液晶表示装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35147098A JP2000180889A (ja) | 1998-12-10 | 1998-12-10 | 液晶表示装置及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35147098A JP2000180889A (ja) | 1998-12-10 | 1998-12-10 | 液晶表示装置及び液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000180889A true JP2000180889A (ja) | 2000-06-30 |
Family
ID=18417515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35147098A Pending JP2000180889A (ja) | 1998-12-10 | 1998-12-10 | 液晶表示装置及び液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000180889A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643577B2 (en) | 2007-03-12 | 2014-02-04 | E Ink Holdings Inc. | Repairing method and structure of display electrode |
| CN104391404A (zh) * | 2014-12-10 | 2015-03-04 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
-
1998
- 1998-12-10 JP JP35147098A patent/JP2000180889A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643577B2 (en) | 2007-03-12 | 2014-02-04 | E Ink Holdings Inc. | Repairing method and structure of display electrode |
| CN104391404A (zh) * | 2014-12-10 | 2015-03-04 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
| WO2016090681A1 (zh) * | 2014-12-10 | 2016-06-16 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| US7196766B2 (en) | Defect correction of pixel electrode by connection to gate line | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1073839A (ja) | 液晶表示装置 | |
| US8013947B2 (en) | Display device and manufacturing method of the same | |
| US20020054037A1 (en) | Matrix array substrate | |
| JP2005252228A (ja) | 表示装置及びその製造方法 | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| US20040246395A1 (en) | Laser repair structure of liquid crystal display device and method thereof | |
| JP2001511261A (ja) | カラーフィルタ構造及び製造方法 | |
| JPH0279026A (ja) | 液晶表示素子 | |
| JPH09113936A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JPH10161156A (ja) | 表示用半導体装置 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP2000180889A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPH03290623A (ja) | 液晶表示装置の製造方法 | |
| JPH0484125A (ja) | 液晶表示装置 | |
| JP2003107526A (ja) | 液晶表示パネル | |
| JP3778407B2 (ja) | アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 | |
| JP4265144B2 (ja) | 電気光学装置用基板およびその製造方法、電気光学装置、電子機器 | |
| JP2851305B2 (ja) | 液晶表示装置 | |
| JP3532172B2 (ja) | 液晶表示装置 |