KR20200105458A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20200105458A
KR20200105458A KR1020200106284A KR20200106284A KR20200105458A KR 20200105458 A KR20200105458 A KR 20200105458A KR 1020200106284 A KR1020200106284 A KR 1020200106284A KR 20200106284 A KR20200106284 A KR 20200106284A KR 20200105458 A KR20200105458 A KR 20200105458A
Authority
KR
South Korea
Prior art keywords
exposure
mask
light
region
pattern
Prior art date
Application number
KR1020200106284A
Other languages
English (en)
Other versions
KR102312760B1 (ko
Inventor
심승보
유동현
주진호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130151122A external-priority patent/KR102233457B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200106284A priority Critical patent/KR102312760B1/ko
Publication of KR20200105458A publication Critical patent/KR20200105458A/ko
Application granted granted Critical
Publication of KR102312760B1 publication Critical patent/KR102312760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

제 1영역 및 제 2영역을 포함하는 기판; 상기 기판 상에 형성된 게이트 배선 및 데이터 배선; 상기 기판 상에 형성되며, 상기 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터; 상기 박막 트랜지스터와 연결된 화소전극;을 포함하며, 기 제1영역에 구비된 제1접촉 구멍보다 상기 제2영역에 구비된 제2접촉 구멍의 면적이 더 큰 표시장치를 제공한다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE USING THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 접촉 구멍 패턴의 면적을 다르게 형성한 노광 마스크를 이용하여 기판의 중첩 노광 영역에 배치되는 접촉 구멍의 면적이 더 크게 형성된 표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
최근 표시장치가 대면적화, 고집적화 되어 감에 따라, 일반적으로 마스크 크기보다 표시 장치 기판의 액티브 영역(active area)이 큰 경우가 많다. 따라서, 최근 표시장치 제조방법은 상기 액티브 영역에 패턴을 형성하기 위해서, 액티브 영역을 분할하여 스텝 앤 리피트(step and repeat) 공정을 수행하는 분할 노광이 적용된다. 상기 분할 노광은 하나의 액티브 영역을 둘 이상의 샷으로 노광하는 방식이다. 이러한 분할 노광 방식의 경우, 실제의 샷은 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 샷 사이가 정확히 정렬되지 않아 스티치(Stitch) 불량이 발생하며, 이는 화상이 표시될 때, 서로 다른 샷 간의 밝기 차이 또는 샷 사이의 경계에서 얼룩으로 나타난다.
본 발명의 일례는 표시장치 및 그 제조방법을 제공하고자 한다. 이를 위하여 본 발명의 일례는 제 1투광부에 형성된 제1마스크 패턴 및 제2투광부에 형성된 제2마스크 패턴의 면적보다 상기 제3투광부에 형성된 제3마스크 패턴의 면적이 더 큰 노광 마스크를 이용하여 형성한 표시장치 및 그 제조방법을 제공한다.
본 발명의 일예는 제 1영역 및 제 2영역을 포함하는 기판; 상기 기판 상에 형성된 게이트 배선 및 데이터 배선; 상기 기판 상에 형성되며, 상기 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터; 상기 박막 트랜지스터와 연결된 화소전극;을 포함하며, 상기 제1영역에 구비된 제1접촉 구멍보다 상기 제2영역에 구비된 제2접촉 구멍의 면적이 더 큰 표시장치를 제공한다.
본 발명의 일예에 따르면, 상기 제2접촉구멍의 면적은 상기 제1접촉구멍의 면적의 1.3배 내지 1.5배일 수 있다.
본 발명의 일예에 따르면, 상기 제1접촉 구멍 및 상기 제2접촉 구멍은 동일층에 구비될 수 있다.
본 발명의 일예에 따르면, 상기 제1접촉 구멍 및 상기 제2접촉 구멍은 반도체층, 드레인 전극, 게이트 배선, 데이터 배선 및 패드 전극 중 어느 하나를 노출시킬 수 있다.
본 발명의 일예에 따르면, 상기 제2영역은 상기 게이트 배선 및 상기 데이터 배선 중 어느 하나를 포함할 수 있다.
본 발명의 일예에 따르면, 상기 제2영역은 구동회로가 배치될 수 있다.
본 발명의 일예는 복수의 제 1 마스크 패턴을 구비하는 제1투광부; 상기 제1투광부의 좌측 및 우측에 배치되어 복수의 제 2 마스크 패턴을 구비하는 제2투광부; 및 상기 제1투광부 및 상기 제2투광부 사이에 배치되어 복수의 제 3 마스크 패턴을 구비하는 제3투광부;를 포함하며, 상기 제 3 마스크 패턴은 상기 제 1 마스크 패턴 및 상기 제 2 마스크 패턴보다 더 큰 면적을 갖는 노광 마스크를 제공한다.
본 발명의 일예에 따르면, 상기 제1마스크 패턴, 상기 제2마스크 패턴 및 상기 제3마스크 패턴은 노광영역 및 차광 영역 중 어느 하나일 수 있다.
본 발명의 일예에 따르면, 상기 제1마스크 패턴, 상기 제2마스크 패턴 및 상기 제3마스크 패턴은 접촉 구멍 형성용 패턴일 수 있다.
본 발명의 일예에 따르면, 상기 접촉 구멍 형성 패턴은 원형 또는 다각형 형상일 수 있다.
본 발명의 일예에 따르면, 상기 접촉 구멍 형성 패턴은, 제1노광부; 상기 제 1 노광부를 둘러싸는 제1차광부; 상기 제1차광부를 둘러싸는 제2노광부; 및 상기 제2노광부를 둘러싸는 제2차광부;를 포함하며, 상기 제2노광부는 슬릿 형상일 수 있다.
본 발명의 일예에 따르면, 상기 접촉 구멍 형성 패턴은, 제1차광부; 상기 제 1 차광부를 둘러싸는 제1노광부; 상기 제1노광부를 둘러싸는 제2차광부; 및 상기 제2차광부를 둘러싸는 제2노광부;를 포함하며, 상기 제 2 차광부는 슬릿 형상일 수 있다.
본 발명의 일예에서는 적어도 3개 이상의 제1영역 및 상기 제1영역의 사이에 형성된 제2영역을 포함하는 기판 상에 피식각층을 형성하는 단계; 상기 피식각층 상에 포토레지스트를 도포하는 단계; 노광 마스크를 이용하여 첫 번째 제1영역에 도포된 포토레지스트와 첫 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제1노광단계; 노광 마스크를 이용하여 두 번째 제1영역에 도포된 포토레지스트와 두 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제2노광단계; 노광 마스크를 이용하여 세 번째 제1영역에 도포된 포토레지스트와 세 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제3노광단계; 상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 이용하여 상기 기판 상에 형성된 피식각층을 식각하는 단계; 및 상기 포토레지스트 패턴을 스트립(strip)하는 단계;를 포함하는 표시장치의 제조방법을 제공한다.
본 발명의 일예에 따르면, 상기 제2영역에 조사되는 노광량은 상기 제1영역에 조사되는 노광량의 1% 내지 50%일 수 있다.
본 발명의 일예에 따르면, 상기 노광 마스크는, 복수의 제 1 마스크 패턴을 구비하는 제1투광부; 상기 제1투광부의 좌측 및 우측에 배치되어 복수의 제 2 마스크 패턴을 구비하는 제2투광부; 및 상기 제1투광부 및 상기 제2투광부 사이에 배치되어 복수의 제 3 마스크 패턴을 구비하는 제3투광부;를 포함하며, 상기 제 3 마스크 패턴은 상기 제 1 마스크 패턴 및 상기 제 2 마스크 패턴보다 더 큰 면적을 가질 수 있다.
본 발명의 일례에 따른 표시장치는 기판의 중첩 노광 영역에 배치되는 접촉 구멍을 효과적으로 형성하여 표시장치의 화면 품질을 개선한다.
도 1은 스탭퍼(stepper) 방식에 의한 분할 노광 방법을 개략적으로 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 노광 마스크를 나타낸 평면도이다.
도 3은 모기판에 형성된 제1기판을 나타낸 평면도이다.
도 4는 종래의 마스크를 이용하여 노광한 뒤 형성된 접촉 구명을 나타낸 단면도이다.
도 5는 도2의 P1을 확대한 평면도이다.
도 6은 도2의 P2를 확대한 평면도이다.
도 7은 본 발명의 일실시예에 따른 표시장치의 제1영역 및 제2영역을 나타낸 단면도이다.
도 8은 도7에 도시된 제1접촉 구멍 및 제2접촉 구멍을 나타낸 평면도이다.
도 9a 내지 도 9c는 본 발명의 일실시예에 따른 노광 마스크를 이용하여 표시장치의 접촉 구멍을 형성하는 방법을 나타낸 단면도이다.
도 10a 내지 도 10d는 노광 마스크에 형성된 제1마스크 패턴 및 제3마스크 패턴의 다양한 실시예를 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 4를 참조하여, 스탭퍼 방식에 따른 분할 노광 방법에 대하여 상세히 설명한다.
도 1은 스탭퍼(stepper) 방식에 의한 분할 노광 방법을 개략적으로 도시한 도면이다. 도 2는 본 발명의 일실시예에 따른 노광 마스크를 나타낸 평면도이다. 도 3은 모기판에 형성된 제1기판을 나타낸 평면도이다. 도 4는 종래의 마스크를 이용하여 노광한 뒤 형성된 접촉 구명을 나타낸 단면도이다.
도 1에 도시된 모기판(20)은 패터닝을 위한 박막(금속층, 절연막, 반도체층 등)과, 포토레지스트(미도시)가 적층된 모기판(20)을 의미한다. 포토레지스트는 노광 공정으로 마스크(10)의 패턴을 전사한 후, 현상함으로써 패터닝된다. 이때, 포토레지스트는 모기판(20)이 마스크(10) 보다 큰 경우 그 마스크(10)를 이동하면서 노광 공정을 반복하는 스티치 노광 방법으로 노광된다. 여기서, 마스크를 이용한 한 번의 노광 공정 단위를 샷(Shot) 이라 하고, 하나의 샷에 대응되는 기판의 노광 영역을 샷 영역이라 한다.
예를 들면, 도 1에 도시된 모기판(20)은 대형 기판의 일예로서, 2개의 기판이 형성될 수 있다. 모기판(20)은 제1기판(30)과 제2기판(40)을 포함한다. 제1기판(30)은 제1영역(31,32,33,34) 및 제2영역(35,36,37)을 포함한다. 제2기판(40)은 제1영역(41,42,43,44) 및 제2영역(45,46,47)을 포함한다. 상기 제1영역(31,32,33,34, 41,42,43,44)이 하나의 샷 영역이 된다. 따라서, 전체적으로 도 1의 모기판(20)은 제1 내지 제8 샷 영역(31 내지 44)으로 분할되어 노광됨을 알 수 있다. 다시 말하여, 도 1에 도시된 마스크(10)를 이동하면서 제1 내지 제8 샷 영역(31 내지 44)의 포토레지스트(미도시)를 순차적으로 노광한다.
제1기판(30) 및 제2 기판(40)의 제1영역들은 노광 마스크(10)를 이용하여 단일 노광되는 영역이고, 제1기판(30) 및 제2기판(40)의 제2영역들은 중첩 노광되는 영역들이다.
제2영역(35,36,37,45,46,47)은 게이트 배선(미도시)이나 데이터 배선(미도시)을 포함하는 영역이거나 구동회로(미도시)가 배치된 영역일 수 있다. 예를 들면, 제2영역(35,36,37,45,46,47)은 화소전극과 나란히 배치되며, 각 화소 사이에 형성된 데이터 배선을 포함하는 영역일 수 있다. 상기 구동회로는 스캔 드라이버(미도시), 데이터 드라이버(미도시) 및 구동 IC(미도시) 중 어느 하나이거나 스캔 드라이버, 데이터 드라이버 및 구동 IC를 연결하거나 신호를 인가하는 배선일 수 있다.
하기에서는 제2영역(35,36,37,45,46,47)이 중첩 노광된다는 전제하에 설명한다.
하기에서는 설명의 편의를 위해서 제1영역의 31을 제1부영역, 32를 제2부영역, 33을 제3부영역, 34를 제4부영역, 35를 제5부영역, 36을 제6부영역, 37을 제7부영역으로 명명한다. 상기 제1부영역 및 제4부영역은 상기 제2부영역 및 상기 제3부영역보다 1.5배 정도 큰 면적을 각각 갖는다. 즉, 예를 들면 제1부영역은 제2부영역보다 1.5배 정도 큰 면적을 가진다.
상기 분할 노광 방법을 중첩 노광과 관련하여 상세히 설명하면 다음과 같다.
도 2에 도시된 마스크(10)는 단일 노광부(100) 및 중첩 노광부(200)를 포함한다. 단일 노광부(100)는 제1투광부(120) 및 제2투광부(110,130)를 포함한다. 중첩 노광부(200)는 제3투광부(210,220)를 포함한다.
본 발명의 표시장치의 분할 노광 방법을 설명하기에 앞서, 하나의 기판과 노광마스크(10)의 크기를 비교하면 다음과 같다.
노광마스크(10)의 제1투광부(120)는 제1 기판(30)의 제2부영역(32) 및 제3부영역(33)와 실질적으로 동일한 크기를 갖는다. 제2투광부(110,130)는 경계영역(31a,32a,32b,33a,33b,34b)과 실질적으로 동일한 크기를 갖는다. 또한, 제3투광부(210,220)는 제5부영역(35), 제6부영역(36) 및 제7부영역(37)과 실질적으로 동일한 크기를 갖는다. 노광 마스크(10)는 제1 기판의 제1부영역(31), 제5부영역(35) 및 경계 영역(32b)를 합친 면적과 실질적으로 동일한 면적을 갖는다. 달리 표현하면, 제 1 기판(30)의 제1부영역(31) 및 제5부영역(35)를 합친 면적은 노광 마스크(10)의 전체 면적에서 우측의 제2투광부(130)를 제외한 면적과 동일하다.
노광기가 조사할 수 있는 최대 노광량을 100%의 노광량이라고 가정한 경우,노광기(미도시)는 단일 노광부(100)에 100%의 노광량에 해당하는 광을 조사하고, 중첩 노광부(200)에 1~50%의 노광량에 해당하는 광을 조사한다. 이는 단일 노광부(100)에 대응하는 모기판(20)의 제1영역(31,32,33,34,41,42,43,44)은 1회 노광되며, 중첩 노광부(200)에 대응하는 모기판(20)의 제2영역(35,36,37,45,46,47)은 2회 노광 되기 때문이다. 즉, 제2영역(35,36,37,45,46,47)에 1회 노광하는 광의 노광량을 1~50%로 맞추는 이유는 제2영역(35,36,37,45,46,47)에 조사되는 총 2회 노광량이 100%의 노광량으로 조사되기 위함이다.
도 3에 도시된 모기판(20)의 제1기판(30)에 배치된 제1부영역(31), 제5부영역(35) 및 제2부영역(32)을 일예로 들어, 마스크(10)와 모기판(20)간의 대응영역에 따른 분할 노광 방법을 설명하면 다음과 같다.
첫 번째 샷의 경우, 노광 마스크(10)가 제1부영역(31), 제5부영역(35) 및 경계영역(32b)의 상부에 대응되도록 위치한다. 첫 번째 샷에서 경계영역(32b)을 노광하지 않도록 노광 마스크(10)의 우측의 제2투광부(130)는 마스크 블라인드(미도시)로 가려진다. 노광기는 노광 마스크(10)의 좌측의 제2투광부(110), 좌측의 제3투광부(210) 및 제1투광부(120)에 100%의 노광량으로 광을 조사하고, 상기 100%의 노광량을 갖는 광은 노광 마스크(10)를 거쳐 제1부영역(31)에 조사된다. 또한, 노광기는 노광 마스크(10)의 우측의 제3투광부(220)에 1~50%의 노광량으로 광을 조사하고, 상기 1~50%의 노광량을 갖는 광은 노광 마스크(10)를 거쳐 제5부영역(35)에 조사된다.
두 번째 샷의 경우, 노광 마스크(10)가 경계영역(31a), 제5부영역(35) 및 제2부영역(32), 제6부영역(36) 및 경계영역(33b)의 상부에 대응되도록 위치한다. 두 번째 샷에서 경계영역(31a,33b)을 노광하지 않도록 노광 마스크(10)의 제2투광부(110,130)는 마스크 블라인드(미도시)로 가려진다. 노광기는 노광 마스크(10)의 제1투광부(120)에 100%의 노광량으로 광을 조사하고, 상기 100%의 노광량을 갖는 광은 노광 마스크(10)를 거쳐 제1 기판(30)의 제2부영역(32)에 조사된다. 또한, 노광기는 노광 마스크(10)의 좌, 우측의 제3투광부(210,220)에 1~50%의 노광량으로 광을 조사하고, 상기 1~50%의 노광량을 갖는 광은 노광 마스크(10)를 거쳐 제1 기판(30)의 제5부영역(35) 및 제6부영역(36)에 조사된다. 따라서, 두 번째 샷을 통해, 제5부영역(35)은 총 2회 노광된다.
앞서 설명한 첫 번째 샷과 두 번째 샷의 방법과 동일하게 세 번째 샷 및 네 번째 샷도 진행된다.
도 1 내지 도3에 설명된 분할 노광 방법의 경우, 중첩노광영역에 해당하는 제2영역(35,36,37,45,46,47)에 조사되는 광의 노광량이 100%를 넘지 않도록 조절된다. 따라서 제2영역(35,36,37,45,46,47)에 과도한 노광량을 갖는 광이 조사되지 않음에 따라, 각 샷의 경계부분에 해당하는 제2영역(35,36,37,45,46,47)과 단일노광영역에 해당하는 제1영역(31,32,33,34,41,42,43,44) 사이에 패턴의 크기가 상이해지는 문제점은 발생하지 않는다. 그러나, 제2영역(35,36,37,45,46,47)이 2회 노광될 경우, 항상 100%의 노광량으로 일정하게 광이 조사되지 않는 경우가 생기고, 제2영역(35,36,37,45,46,47)의 2회 노광량이 100%의 노광량에 미치지 못함에 따라 도 4에 도시된 바와 같은 오픈되지 않은 접촉 구멍(2) 불량이 생기는 문제점이 있었다. 즉, 제2영역(35,36,37,45,46,47)에 충분한 노광량이 전달되지 않음에 따라, 특히 보호막에 접촉 구멍(1)을 형성하는 공정에서 일부 오픈되지 않은 접촉 구멍(2)이 드레인 전극(67)을 노출시키지 못하는 문제점이 있었다.
따라서, 본 발명의 일실시예에 따른 노광 마스크는 상기와 같은 문제점을 해결하기 위해 도입된 것으로서, 전체적인 구성을 도 5 및 도6과 함께 설명하면 다음과 같다.
도 5는 도2의 P1을 확대한 평면도이다. 도 6은 도2의 P2를 확대한 평면도이다.
도 2, 도5 및 도6을 참조하면, 본 발명의 일실시예에 따른 노광 마스크는 제1투광부(120), 제2투광부(110.130) 및 제3투광부(210,220)를 포함한다.
제2투광부(110,130)는 제1투광부(120)의 좌측 및 우측에 형성된다. 제3투광부(210,220)는 제1투광부(120)와 제2투광부(110,130) 사이에 형성된다. 예를 들면, 제1투광부(120)의 좌측에 제3투광부(210) 및 제2투광부(110)이 인접하여 형성되고, 제1투광부의 우측에 제3투광부(220) 및 제2투광부(130)가 인접하여 형성된다. 제1투광부(120) 및 제3투광부(210,220)는 표시부에 형성되는 패턴이 배치되고, 제2투광부(110,130)는 비표시부의 구동회로 등의 패턴이 배치된다.
앞서 언급한 접촉 구멍 불량을 해결하기 위해, 노광 마스크(10)는 제 1투광부(120)에 형성된 제1마스크 패턴(410) 및 제2투광부(110,130)에 형성된 제2마스크 패턴(430)의 면적보다 제3투광부(210,220)에 형성된 제3마스크 패턴(420)의 면적이 더 크다.
제1마스크 패턴(410), 제2마스크 패턴(430) 및 제3마스크 패턴(420)은 노광영역 및 차광 영역 중 어느 하나일 수 있다. 이는 포토레지스트가 포지티브(Positive) 또는 네거티브(negative) 타입에 따라 달라진다.
제1마스크 패턴(410), 제2마스크 패턴(430) 및 제3마스크 패턴(420)은 접촉 구멍 형성 패턴일 수 있고, 예를 들어, 상기 접촉 구멍은 드레인 전극을 노출시키는 접촉 구멍일 수 있다. 이외에도 상기 접촉 구멍은 반도체층, 게이트 배선, 데이터 배선 및 패드 전극 중 어느 하나를 노출시키는 접촉 구멍일 수 있다. 상기 접촉 구멍 형성 패턴의 형상은 도10a 내지 도10d의 설명 부분에서 후술한다.
도 5를 참조하면, 제1마스크패턴(410)은 접촉 구멍의 형상에 대응하는 노광영역(411)과 노광영역(411)을 둘러싸는 차광영역(412)으로 이루어진다. 제3마스크패턴(420)은 접촉 구멍의 형상에 대응하는 노광영역(421)과 노광영역(421)을 둘러싸는 차광영역(422)으로 이루어진다. 포지티브 타입의 포토레지스트는 노광 시 빛을 받은 부분이 현상 시 잘 녹는 특성을 갖는다. 따라서, 접촉 구멍이 형성될 부분에 대응되는 노광 마스크(10) 영역에 빛을 투과하는 노광영역이 형성되어야 한다. 물론, 네거티브 타입의 포토레지스트를 사용하는 경우, 노광영역(411,421) 및 차광영역(412,422)이 서로 바뀌면 된다.
제3투광부(220)에 형성된 제3마스크패턴(420)의 노광영역(421) 면적은 제1투광부(120)에 형성된 제1마스크패턴(410)의 노광영역(411) 면적보다 1.3~1.5배 크다.
도 6을 참조하면, 제2마스크패턴(430)은 접촉 구멍의 형상에 대응하는 노광영역(431)과 노광영역(431)을 둘러싸는 차광영역(432)으로 이루어진다. 제3투광부(220)에 형성된 제3마스크패턴(420)의 노광영역(421) 면적은 제2투광부(130)에 형성된 제2마스크패턴(430)의 노광영역(431) 면적보다 1.3~1.5배 크다.
모기판(20)의 제2영역(35,36,37,45,46,47)에 대응하는 제3투광부(210,220)에 형성된 제3마스크 패턴(420)의 노광영역(421)이 커짐에 따라, 제2영역(35,36,37,45,46,47)의 접촉 구멍 형성 영역에 보다 많은 노광량을 갖는 광이 조사된다. 즉, 제3 마스크 패턴(420)의 노광영역(421)의 면적을 넓힘에 따라, 제2영역(35,36,37,45,46,47)의 접촉 구멍이 불량이 일어나지 않게 된다.
상기와 같은 마스크 패턴(400)이 적용되어 형성된 접촉 구멍을 포함하는 표시장치의 구조를 도2, 도 7 및 도 8을 참조하여 설명한다.
도 7은 본 발명의 일실시예에 따른 표시장치의 제1영역 및 제2영역을 나타낸 단면도이다. 도8은 도7에 도시된 제1접촉 구멍 및 제2접촉 구멍을 나타낸 평면도이다.
보호막(68)에 접촉 구멍(71,72)을 형성하는 공정을 설명하기에 앞서, 표시장치의 박막 트랜지스터 표시판의 구조를 설명하면 다음과 같다.
도2, 도7 및 도 8를 참조하면, 유리 또는 플라스틱 등으로 이루어진 모기판(20) 상에 게이트 배선(미도시) 및 게이트 전극(61)이 배치된다. 게이트 배선으로부터 돌출한 복수의 게이트 전극(gate electrode)(61)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트 배선(미도시) 및 게이트 전극(61) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(62)이 형성되어 있다.
게이트 절연막(62) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체(63)가 형성되어 있다. 반도체(63)는 주로 세로 방향으로 뻗으며, 게이트 전극(61)을 향하여 뻗어 나온 복수의 돌출부(projection)(미도시)를 포함한다.
상기 복수의 반도체(63)는 산화물 반도체이다. 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 인듐(In) 및 주석(Sn)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
예컨대, 상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(In-Zn-O), 아연-주석 산화물(Zn-Sn-O) 등과 같은 산화물 반도체 재료를 이용하여 만들어질 수 있다.
구체적으로, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 IGZO계의 산화물을 포함할 수 있다. 이외에도 상기 산화물 반도체는 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물을 포함할 수 있다.
반도체(63) 위에는 복수의 저항성 접촉 부재(ohmic contact)(64, 65)가 형성되어 있고, 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉 부재(64, 65)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(64, 65) 및 게이트 절연막(62) 위에는 복수의 데이터 배선(data line)(미도시)과 복수의 드레인 전극(drain electrode)(67)이 형성되어 있다.
각 데이터 배선(미도시)은 게이트 전극(61)을 향하여 뻗은 복수의 소스 전극(source electrode)(66)과 다른 층 또는 외부 구동회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
드레인 전극(67)은 데이터 배선(미도시)과 분리되어 있고 게이트 전극(61)을 중심으로 소스 전극(66)과 마주 본다.
구체적으로, 소스 전극(66), 드레인 전극(67) 및 데이터 배선(미도시)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금에 의하여 형성될 수 있으며, 상기 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 상기 다중막 구조의 예로, 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막으로 된 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막으로 된 삼중막을 들 수 있다.
하나의 게이트 전극(61), 하나의 소스 전극(66) 및 하나의 드레인 전극(67)은 반도체(63)의 돌출부(미도시)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(66)과 드레인 전극(67) 사이의 돌출부에 형성된다.
게이트 배선(미도시), 데이터 배선(미도시), 소스 전극(66), 드레인 전극(67) 및 노출된 반도체(63) 부분 위에는 보호막(68)이 형성된다. 보호막(passivation layer)(68)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(68)에는 드레인 전극(67)을 각각 드러내는 복수의 접촉 구멍(contact hole)(71,72)이 형성되어 있다.
제1접촉구멍(71)은 기판(30,40)의 제1영역(31,32,33,34,41,42,43,44)에 형성된다. 제2접촉구멍(72)은 기판(30,40)의 제2영역(35,36,37,45,46,47)에 형성된다. 제1접촉구멍(71)은 단일노광되어 형성된 접촉 구멍이고, 제2접촉구멍(72)은 중첩노광되어 형성된 접촉구멍이다.
도 8에 도시된 바와 같이, 제2접촉구멍(72)의 면적은 제1접촉구멍(71)의 면적의 1.3 배 내지 1.5배이다. 예를 들면, 제2접촉구멍(72)의 상개구부가 제1접촉구멍(71)의 상개구부보다 1.3 배 내지 1.5배 더 클 수 있다.
제1접촉구멍(71) 및 제2접촉구멍(72)은 동일층에 형성될 수 있고, 동일 공정에서 형성된다. 제1접촉구멍(71) 및 제2접촉구멍(72)은 상기 드레인 전극(67)을 노출시키는 구조에 한정되지 아니하고, 반도체(63), 드레인 전극(67), 게이트배선, 데이터배선 및 패드 전극 중 어느 하나를 노출시킬 수 있다. 즉, 본 발명의 분할노광방법에 의해 형성되는 접촉 구멍들(71,72)은 기판(30,40)에 형성되는 다양한 기능의 접촉 구멍들 중 하나일 수 있다.
보호막(68) 위에는 복수의 화소 전극(pixel electrode)(미도시)이 형성되어 있다. 화소 전극은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(미도시)은 접촉 구멍(71,72)을 통하여 드레인 전극(67)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(67)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
한편, 본 발명이 유기 발광 표시 장치로 구성될 경우, 본 발명의 일 실시예는 화소 전극(미도시) 상에 형성된 유기 발광층(미도시) 및 상기 유기 발광층 상에 형성된 대향 전극(미도시)을 포함한다.
화소 전극(미도시)은 화소 정의막(미도시)의 개구부에 대응하도록 배치되는데, 화소 전극이 반드시 화소 정의막의 개구부에만 배치되는 것은 아니며, 화소 전극의 일부가 화소 정의막과 중첩되도록 화소 정의막 아래에 배치될 수 있다. 화소정의막은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
화소 전극 위에는 유기 발광층(미도시)이 형성되고, 유기 발광층 상에는 캐소드 전극이 되는 대향 전극(미도시)이 형성된다. 이와 같이, 화소 전극, 유기 발광층 및 대향 전극을 포함하는 유기 발광 표시 장치가 형성된다.
상기와 같은 마스크 패턴(400)이 적용되어 접촉 구멍을 형성하는 방법을 도 9a 내지 도 9c를 참조하여 설명한다.
도 9a 내지 도 9c는 본 발명의 일실시예에 따른 노광 마스크를 이용하여 표시장치의 접촉 구멍을 형성하는 방법을 나타낸 단면도이다.
*앞서 설명한 표시장치의 구조 중, 보호막(68)에 접촉 구멍(71,72)을 형성하는 공정을 본 발명의 분할노광방법 중 첫 번째 샷과 두 번째 샷을 예로 들어 설명하면 다음과 같다. 특히, 모기판(20)의 제5부영역(35) 및 그에 인접한 영역(31a,32b)에 형성되는 접촉 구멍을 예로 들어 설명한다. 따라서, 노광 마스크(10)도 상기 모기판(20)의 제5부영역(35) 및 그에 인접한 영역에 대응한 부분에 집중하여 설명한다.
도9a를 참조하면, 첫 번째 샷의 경우, 노광 마스크(10)가 제1부영역(31), 제5부영역(35) 및 경계영역(32b)의 상부에 대응하게 위치한다. 첫 번째 샷에서 경계영역(32b)을 노광하지 않도록 노광 마스크(10)의 우측의 제2투광부(130)는 마스크 블라인드(50)로 가려진다. 노광기는 노광 마스크(10)의 제1투광부(120)에 100%의 노광량으로 광(L1)을 조사하고, 상기 100%의 노광량을 갖는 광(L1)은 노광 마스크(10)를 거쳐 제1부영역(31)의 경계 영역(31a)인 접촉 구멍(71) 형성 영역에 조사된다. 또한, 노광기는 노광 마스크(10)의 제3투광부(220)에 1~50%의 노광량을 갖는 광(L2)을 조사하고, 상기 1~50%의 노광량을 갖는 광(L2)은 노광 마스크(10)를 거쳐 제1중첩노광영역(35)의 경계영역(32b)인 접촉 구명(72) 형성 영역에 조사된다. 제1부영역(31)의 접촉 구멍 형성 영역(71a)는 현상 공정시 충분히 제거될 정도로 노광된다. 단, 제5부영역(35)의 접촉 구멍 형성 영역(72a)는 현상 공정 시 충분히 제거될 정도로 노광되지는 않는다. 한편, 제3마스크 패턴(420)이 제1마스크패턴(410)보다 면적이 크므로, 제5부영역(35)의 접촉 구멍 형성 영역(72a)이 제1부영역(31)의 접촉 구멍 형성 영역(71a)보다 크게 형성된다.
도 9b를 참조하면, 두 번째 샷의 경우, 노광 마스크(10)가 경계영역(31a), 제5부영역(35) 및 경계영역(32b)의 상부에 대응하게 위치한다. 두 번째 샷에서 경계영역(31a)을 노광하지 않도록 노광 마스크(10)의 좌측의 제2투광부(110)는 마스크 블라인드(미도시)로 가려진다. 노광기는 노광 마스크(10)의 제1투광부(120)에 100%의 노광량을 갖는 광(L1)을 조사하고, 상기 100%의 노광량을 갖는 광(L1)은 노광 마스크(10)를 거쳐 경계영역(32b)에 조사된다. 또한, 노광기는 노광 마스크(10)의 제3투광부(210)에 1~50%의 노광량으로 광(L2)을 조사하고, 상기 1~50%의 노광량을 갖는 광(L2)은 노광 마스크(10)를 거쳐 제5부영역(35)에 조사된다. 따라서, 두 번째 샷을 통해, 제5부영역(35)은 총 2회 노광되고, 현상 공정 시 충분히 제거될 정도로 노광 된다.
도 9c를 참조하면, 도 4와 달리 제5부영역(35)의 접촉 구멍(72)은 드레인 전극(67)을 노출시킨다. 제3마스크 패턴(420)이 제1마스크패턴(410)보다 면적이 크므로, 제5부영역(35)의 접촉 구멍(72)이 제1부영역(31)의 접촉 구멍(71)보다 크게 형성된다.
상기와 같은 도 9a 내지 도 9c의 접촉 구멍 제조 공정에 따라, 중첩 노광 영역인 제2영역에서 발생하는 접촉 구멍 불량을 개선할 수 있다.
상기와 같은 본 발명의 노광 마스크(10)에 따른 노광 방법을 포함하는 식각 공정을 종합하면 다음과 같다. 우선, 일반적으로 제1 기판(30)의 제1영역이 3개 이상이지만, 설명의 편의를 위하여 제 1 영역이 3개로 예를 들어 기술하기로 한다.
3개의 제1영역 및 상기 제1영역의 사이에 형성된 제2영역으로 구분되어 정의된 기판 상에 피식각층을 형성한다. 상기 피식각층 상에 포토레지스트를 도포한다. 노광 마스크를 이용하여 첫 번째 제1영역에 도포된 포토레지스트와 첫 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시킨다. 노광 마스크를 이용하여 두 번째 제1영역에 도포된 포토레지스트와 두 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시킨다. 노광 마스크를 이용하여 세 번째 제1영역에 도포된 포토레지스트와 세 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시킨다. 상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 이용하여 상기 기판 상에 형성된 피식각층을 식각한다. 상기 포토레지스트 패턴을 스트립(strip)한다.
한편, 상기 피식각층은 패터닝을 위한 박막(금속층, 절연막, 반도체층 등)을 의미한다.
상기와 같은 노광 공정을 거치는 경우, 제1영역은 1회 노광되고, 제2영역은 2회 노광된다. 상기 제2영역에 조사되는 노광량은 상기 제1영역에 조사되는 노광량의 1% 내지 50%임은 앞서 설명한 바와 같다.
도 10a 내지 도10d를 참조하여 본 발명의 일실시예에 따른 마스크 패턴(400)의 형상을 설명하면 다음과 같다.
도 10a 내지 도 10d는 노광 마스크에 형성된 제1마스크 패턴 및 제3마스크 패턴의 다양한 실시예를 도시한 평면도이다.
도 10a를 참조하면, 제1마스크 패턴(410) 및 제3마스크패턴(430)은 원형 또는 다각형 형상일 수 있다. 제1마스크 패턴(410)은 노광영역(411) 및 차광영역(412)을 포함한다. 노광영역(411)의 단변은 11μm이고, 장변은 14μm일 수 있다. 제3마스크 패턴(420)은 노광영역(421) 및 차광영역(422)을 포함한다. 노광영역(421)의 단변은 13μm이고, 장변은 16μm일 수 있다. 따라서, 제3마스크 패턴(420)의 면적은 제1마스크패턴의 면적보다 1.4배 클 수 있다.
도 10b를 참조하면, 제1마스크 패턴(410) 및 제3마스크패턴(430)은 슬릿을 포함할 수 있다. 제1마스크 패턴(410) 및 제3마스크패턴(430)은 제1투광부분, 상기 제 1 투광부분을 둘러싸는 제1차단부분, 상기 제1차단부분을 둘러싸는 제2투광부분 및 상기 제2투광부분을 둘러싸는 제2차단부분을 포함하며, 상기 제2투광부분은 슬릿 형상일 수 있다. 상기 투광부분은 도 10b에서 투명한 부분이며, 상기 차단부분은 도 10b에서 빗금친 부분이다. 슬릿 형상인 제2투광부분은 2μm일 수 있고, 도 10b에 도시된 마스크 패턴의 전체 면적은 도 10a에 도시된 마스크 패턴들의 면적과 동일하다. 한편, 네거티브 타입의 포토레지스트가 노광 대상일 경우는 상기 투광부분과 차단부분이 서로 바뀔 수 있다.
도 10c를 참조하면, 제1마스크 패턴(410) 및 제3마스크패턴(430)은 서로 동일한 형성을 가진 하프톤(halftone) 마스크 패턴일 수 있다. 즉, 제1마스크 패턴(410)의 투과율보다 제3마스크 패턴의 투과율을 더 크게 제작할 수 있다. 상기 투과율은 접촉 구멍 형성이 효과적으로 이루어지도록 조절될 수 있다.
도 10d를 참조하면, 도10b에 도시된 마스크 패턴들의 외곽에 투명 부분의 슬릿을 더 추가한 형태이다. 슬릿이 추가될수록 보호막에 형성되는 접촉구멍의 면적이 커진다. 이로 인해 디스플레이의 화질 개선 효과가 생긴다.
종합하면, 도10a에 도시된 마스크패턴들은 미세패턴을 형성하기에 적합하고, 도 10b 및 도10d에 도시된 슬릿이 추가된 마스크 패턴들은 접촉 구멍 면적을 더 크게 형성하므로 화질 개선에 적합하다. 따라서, 기판에 형성되는 패턴의 목적에 맞게 도 10a 내지 도10d에 도시된 마스크패턴들을 적절히 선택하면 된다.
이상에서 설명된 노광 마스크 및 이를 이용한 표시장치의 제조방법의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.
1:기존 접촉 구멍 2:오픈되지 않은 접촉 구멍
10:노광 마스크 20:모기판
30:제1기판 31,32,33,34:제1영역
35,36,37:제2영역 40:제2기판
41,42,43,44:제1영역 45,46,47:제2영역
50: 마스크 블라인드
31a,32a,32b,33a,33b,34b:경계영역
61:게이트전극 62:게이트절연막
63:반도체 64,65:저항성 접촉 부재
66:소스 전극 67:드레인 전극
68:보호막 70:접촉 구멍
71:제1접촉 구멍 72:제2접촉 구멍
100:단일노광부 120:제1투광부
110,130:제2투광부 200:중첩노광부
210,220:제3투광부 300:경계부
310,320,330,340:경계선
400:마스크 패턴 410:제1마스크 패턴
411:노광영역 412:차광영역
420:제3마스크 패턴 421:노광영역
422:차광영역 430:제2마스크 패턴
431:노광영역 432:차광영역
440:제4마스크 패턴 441:노광영역
442:차광영역 450:제5마스크 패턴
451:노광영역 452:차광영역

Claims (9)

  1. 복수의 제 1 마스크 패턴을 구비하는 제1투광부;
    상기 제1투광부의 좌측 및 우측에 배치되어 복수의 제 2 마스크 패턴을 구비하는 제2투광부; 및
    상기 제1투광부 및 상기 제2투광부 사이에 배치되어 복수의 제 3 마스크 패턴을 구비하는 제3투광부;를 포함하며,
    상기 제 3 마스크 패턴은 상기 제 1 마스크 패턴 및 상기 제 2 마스크 패턴보다 더 큰 면적을 갖는 노광 마스크.
  2. 제 1항에 있어서,
    상기 제1마스크 패턴, 상기 제2마스크 패턴 및 상기 제3마스크 패턴은 노광영역 및 차광 영역 중 어느 하나인 노광 마스크.
  3. 제 1항에 있어서,
    상기 제1마스크 패턴, 상기 제2마스크 패턴 및 상기 제3마스크 패턴은 접촉 구멍 형성용 패턴인 노광 마스크.
  4. 제 3항에 있어서,
    상기 접촉 구멍 형성 패턴은 원형 또는 다각형 형상인 노광 마스크.
  5. 제 3항에 있어서,
    상기 접촉 구멍 형성 패턴은,
    제1노광부;
    상기 제 1 노광부를 둘러싸는 제1차광부;
    상기 제1차광부를 둘러싸는 제2노광부; 및
    상기 제2노광부를 둘러싸는 제2차광부;를 포함하며,
    상기 제2노광부는 슬릿 형상인 노광마스크.
  6. 제 3항에 있어서,
    상기 접촉 구멍 형성 패턴은,
    제1차광부;
    상기 제 1 차광부를 둘러싸는 제1노광부;
    상기 제1노광부를 둘러싸는 제2차광부; 및
    상기 제2차광부를 둘러싸는 제2노광부;를 포함하며,
    상기 제 2 차광부는 슬릿 형상인 노광마스크.
  7. 적어도 3개 이상의 제1영역 및 상기 제1영역의 사이에 형성된 제2영역을포함하는 기판 상에 피식각층을 형성하는 단계;
    상기 피식각층 상에 포토레지스트를 도포하는 단계;
    노광 마스크를 이용하여 첫 번째 제1영역에 도포된 포토레지스트와 첫 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제1노광단계;
    노광 마스크를 이용하여 두 번째 제1영역에 도포된 포토레지스트와 두 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제2노광단계;
    노광 마스크를 이용하여 세 번째 제1영역에 도포된 포토레지스트와 세 번째 제1영역에 인접한 제2영역에 도포된 포토레지스트를 서로 다른 노광량으로 노광시키는 제3노광단계;
    상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 기판 상에 형성된 피식각층을 식각하는 단계; 및
    상기 포토레지스트 패턴을 스트립(strip)하는 단계;를 포함하는 표시장치의 제조방법.
  8. 제 7항에 있어서,
    상기 제2영역에 조사되는 노광량은 상기 제1영역에 조사되는 노광량의 1% 내지 50%인 표시장치의 제조방법.
  9. 제 7항에 있어서,
    상기 노광 마스크는,
    복수의 제 1 마스크 패턴을 구비하는 제1투광부;
    상기 제1투광부의 좌측 및 우측에 배치되어 복수의 제 2 마스크 패턴을 구비하는 제2투광부; 및
    상기 제1투광부 및 상기 제2투광부 사이에 배치되어 복수의 제 3 마스크 패턴을 구비하는 제3투광부;를 포함하며,
    상기 제 3 마스크 패턴은 상기 제 1 마스크 패턴 및 상기 제 2 마스크 패턴보다 더 큰 면적을 갖는 표시장치의 제조방법.
KR1020200106284A 2013-12-06 2020-08-24 표시장치 및 그 제조방법 KR102312760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200106284A KR102312760B1 (ko) 2013-12-06 2020-08-24 표시장치 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130151122A KR102233457B1 (ko) 2013-12-06 2013-12-06 표시장치 및 그 제조방법
KR1020200106284A KR102312760B1 (ko) 2013-12-06 2020-08-24 표시장치 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130151122A Division KR102233457B1 (ko) 2013-12-06 2013-12-06 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200105458A true KR20200105458A (ko) 2020-09-07
KR102312760B1 KR102312760B1 (ko) 2021-10-15

Family

ID=72472454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200106284A KR102312760B1 (ko) 2013-12-06 2020-08-24 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102312760B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031313A (ko) * 2002-10-04 2004-04-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20050070365A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 분할 노광 방법
JP2006053588A (ja) * 2005-10-17 2006-02-23 Matsushita Electric Ind Co Ltd フォトマスク
JP2008191277A (ja) * 2007-02-02 2008-08-21 Fujitsu Ltd フォトマスク及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031313A (ko) * 2002-10-04 2004-04-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20050070365A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 분할 노광 방법
JP2006053588A (ja) * 2005-10-17 2006-02-23 Matsushita Electric Ind Co Ltd フォトマスク
JP2008191277A (ja) * 2007-02-02 2008-08-21 Fujitsu Ltd フォトマスク及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR102312760B1 (ko) 2021-10-15

Similar Documents

Publication Publication Date Title
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102236129B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN106802519B (zh) 液晶显示装置及其制造方法
US8183097B2 (en) Thin-film transistor substrate and method of manufacturing the same
US10018906B2 (en) Display device and method of manufacturing the same
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR20110058076A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8580623B2 (en) Thin film transistor substrate and display device including the same, and method for manufacturing thin film transistor substrate
KR20160128510A (ko) 표시 기판 및 표시 기판의 리페어 방법
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR102248240B1 (ko) 표시장치 및 그 제조방법
KR102312760B1 (ko) 표시장치 및 그 제조방법
KR20130030649A (ko) 액정표시장치 및 그 제조방법
KR101686094B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR102133345B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101136410B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101471149B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20160001875A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102007832B1 (ko) 어레이 기판 및 이의 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant