JP2008191277A - フォトマスク及び半導体装置の製造方法 - Google Patents

Abstract

【課題】静電気等によるパターンの破損を回避できるとともに、ＳＥＭによる検査やＦＩＢによる修正プロセスで静電気による問題が発生することがないフォトマスク及びそのフォトマスクを使用した半導体装置の製造方法を提供する。
【解決手段】半導体基板切断時のスクライブラインの内側に対応するチップ領域には回路パターン２２と耐湿リングパターン２３とが配置されており、スクライブラインの外側に対応する遮光領域には補完パターン２４が配置されている。耐湿リングパターン２３はその一部が欠落しており、補完パターン２４は耐湿リング２３の欠落部２５に対応する形状を有している。このフォトマスク２０を使用してステップアンドリピート露光を行うと、フォトレジスト膜に転写された耐湿リングパターン２３の欠落部２５に補完パターン２４が転写され、リング状に閉じた耐湿リングを形成することができる。
【選択図】図３

Description

本発明は、半導体装置の製造に使用されるフォトマスク及びそのフォトマスクを使用した半導体装置の製造方法に関し、特に遮光部分が金属膜等の遮光体により形成されたフォトマスク及びそのフォトマスクを使用した半導体装置の製造方法に関する。

近年、半導体装置（ＬＳＩ）のより一層の高集積化が要求されており、それに伴って今まで比較的緩いルールで設計されてきた耐湿リング等の付帯パターン（電子回路に直接関係しないパターン）も微細化されるようになった。

図１は、従来のフォトマスク１０の一例を示す平面図である。図中に網掛けを施した部分はＣｒ（クロム）等の金属により形成された遮光膜を有する遮光部を示し、白抜きの部分は光が透過する透過部を示している。また、図中破線１１はスクライブラインに対応する仮想線である。半導体装置製造時の最終工程において、半導体基板はスクライブラインに沿って切断され、個々のチップに分割される。従って、破線１１の内側の領域が１つのチップに対応する。ここでは、スクライブラインに対応する破線１１の内側をチップ領域、外側を遮光領域という。

フォトマスク１０のチップ領域内には、電子回路を形成するための回路パターン１２と、耐湿リングを形成するための耐湿リングパターン１３とが設けられている。なお、図１では、回路パターン１２を模式的に「Ｆ」で示しているが、実際のフォトマスクでは回路パターンとして配線形成用パターン又はコンタクトホール形成用パターンが設けられている。

このフォトマスク１０を露光機にセットし、回路パターン１２及び耐湿リング１３を半導体基板上に転写して、配線、コンタクトホール及び耐湿リング等が形成される。耐湿リングは、完成した半導体装置内に水分が侵入して故障の原因となることを防止するために設けられる。通常、耐湿リングは、図１からわかるように、二重又は三重に形成される。また、耐湿リングパターン１３は、通常、回路パターンとほぼ同じ幅で形成される。これは、耐湿リングの幅を回路パターンの幅よりも極端に太くすると、耐湿リング形成部におけるエッチング速度が回路形成部におけるエッチング速度よりも遅くなる現象（ローディング効果）が発生し、耐湿リングを正常に形成することができなくなるためである。設計ルールが９０ｎｍの半導体装置の製造に使用されるフォトマスクの場合、耐湿リングパターン１３は約０．４μｍの幅で形成される。

ところで、フォトマスクは、その製造過程や使用時に静電気によって帯電することがある。その場合、従来のフォトマスクでは、図１に示すように耐湿リングパターン１３によりその内側と外側とが電気的に分離されているので、耐湿リングパターン１３の内側と外側とで電位差が発生し、放電によって耐湿リングパターン１３が破損することがある。

特許文献１には、図２に示すように、チップ領域の外側（遮光領域）に放電を防止するのに十分な幅の開口パターン１４を設けることが記載されている。また、特許文献２には、孤立したパターン間を露光機（ステッパ）の解像限界よりも狭い幅の極細パターンで電気的に接続した構造のレチクル（フォトマスク）が記載されている。更に、特許文献３には、チップ領域の外側に幅広の開口パターンを設け、その開口パターン内に多数の微細な導電パターン（保護パターン）を相互に近接させて配置したレチクルが記載されている。
特開平５−１００４１０号公報 特開２０００−１３１８２３号公報 特表２００２−５３２７５８号公報

しかしながら、図２のように遮光領域に幅広の放電防止用パターンを形成した場合は、放電による耐湿リングパターンの破損を防止することはできるものの、チップ領域に蓄積された電荷は残ってしまう。そのため、ＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）による検査やＦＩＢ（Focused Ion Beam：集束イオンビーム）を用いた修正プロセスで電子線の軌道が変化して、検査の精度が低下したり、修正プロセスの精度が低下するおそれがある。また、フォトマスクの遮光領域に光を透過する部分が大きな面積で存在することになるため、露光時にその部分を透過した光が迷光となり、デバイスの形成に悪影響を与えるおそれもある。

特許文献２に記載されたフォトマスクでは、極細パターンの形成が困難であるとともに、極細パターンが放電や機械的衝撃などにより容易に破壊されてしまうため信頼性が十分でないという難点がある。また、特許文献３に記載されたフォトマスクでは、図２に示すフォトマスクと同様に開口パターンの内側と外側とが電気的に分離しているため、ＳＥＭによる検査やＦＩＢによる修正プロセスで問題が発生するおそれがある。

本発明の目的は、静電気等によるパターンの破損を回避できるとともに、ＳＥＭによる検査やＦＩＢによる修正プロセスで静電気による問題が発生することがないフォトマスク及びそのフォトマスクを使用した半導体装置の製造方法を提供することである。

本発明の一観点によれば、透明基板上に遮光膜を有するフォトマスクにおいて、半導体基板切断時のスクライブラインの内側に対応するチップ領域と、前記スクライブラインの外側に対応する遮光領域と、リングの一部が欠落した形状であり、前記チップ領域内に配置されて光を透過する第１のパターンと、前記第１のパターンの欠落部に対応する形状であり、前記遮光領域に配置されて光を透過する第２のパターンとを有するフォトマスクが提供される。

また、本発明の他の観点によれば、フォトマスクに形成された回路パターンを半導体基板上のフォトレジスト膜の第１の領域に転写する第１の工程と、前記フォトマスクに形成された回路パターンを前記半導体基板上の前記フォトレジスト膜の第１の領域に隣接する第２の領域に転写する第２の工程とを有する半導体装置の製造方法において、前記フォトマスクは、スクライブラインの内側に対応し前記回路パターンが配置されたチップ領域と、前記スクライブラインの外側に対応する遮光領域と、リング状の一部が欠落した形状であり、前記チップ領域内に前記回路パターンを囲むように配置されて光を透過する第１のパターンと、前記第１のパターンの欠落部に対応するパターンであり、前記遮光領域に配置されて光を透過する第２のパターンとを有する半導体装置の製造方法が提供される。

本発明に係るフォトマスクは、チップ領域内に配置された第１のパターンと、チップ領域の外側（遮光領域）に配置された第２のパターンとを有している。そして、第１のパターンはリングの一部が欠落した形状であり、第２のパターンは第１のパターンの欠落部に対応する形状である。すなわち、本発明に係るフォトマスクでは、欠落部を介して第１のパターンの内側の遮光膜と外側の遮光膜とが電気的に接続されている。このため、何らかの原因によりフォトマスクが帯電しても第１のパターンの内側と外側とで放電が発生することがなく、パターンの破損が回避される。

本発明に係るフォトマスクを使用して半導体装置を製造する場合、半導体基板上のフォトレジスト膜にステップアンドリピート露光でパターンを転写する。すなわち、第１の露光工程においてフォトレジスト膜に転写された第１のパターンの欠落部の位置に、第２の露光工程において第２のパターンを転写する。これにより、リング状に閉じたパターンを形成することが可能となり、耐湿リングを形成することができる。

以下、本発明の実施形態について、添付の図面を参照して説明する。

（第１の実施形態）
図３は、本発明の第１の実施形態に係るフォトマスクを示す平面図である。このフォトマスク２０は、ガラス板の表面にＣｒ（クロム）等の遮光膜を付着し、フォトリソグラフィ法及びエッチング法により遮光膜をパターニングして形成される。図中に網掛けを施した部分は遮光膜を有する遮光部を示し、白抜きの部分は光が透過する透過部を示している。また、図中破線２１は半導体基板を切断する際のスクライブラインに対応する仮想線である。ここでは、スクライブラインに対応する破線２１の内側をチップ領域、外側を遮光領域という。

フォトマスク２０のチップ領域内には、電子回路を形成するための回路パターン２２と、耐湿リングを形成するための耐湿リングパターン２３とが設けられている。なお、図３では、回路パターン２２を模式的に「Ｆ」で示しているが、実際のフォトマスクでは回路パターンとして配線形成用パターン又はコンタクトホール形成用パターンが設けられている。

耐湿リングパターン２３はチップ領域の内側に、チップ領域の縁部に沿って形成されている。本実施形態では、耐湿リングパターン２３は三重に形成されている。但し、耐湿リングパターン２３が三重であることは本発明の必須要件ではない。図３に示すように、各耐湿リングパターン２３は右側の一部分（図中破線２５で示す部分：以下、「欠落部２５」という）が欠落している。このため、耐湿リングパターン２３の内側の遮光膜と外側の遮光膜とが欠落部２５を介して電気的に接続されている。

スクライブラインに対応する破線２１の外側（回路パターン２２が形成された領域を挟んで欠落部２５と反対の側）には、耐湿リングパターン２３の欠落部２５に対応する３本の補完パターン２４が設けられている。この補完パターン２４と欠落部２５との間隔は、半導体基板上にパターンをステップアンドリピートで露光するときのピッチに対応している。

上述したように、本実施形態のフォトマスク２０は、耐湿リングパターン２３に欠落部２５を設けているので、耐湿リングパターン２３の内側の遮光膜と外側の遮光膜とが電気的に接続されている。このため、何らかの原因によりフォトマスク２０が静電気に帯電しても放電が発生せず、耐湿リングパターン２３の破損が防止される。また、例えばフォトマスク２０の遮光領域の一部を接地するだけでフォトマスク２０に蓄積された電荷を容易に除去することができるので、フォトマスク２０に蓄積された電荷によりＳＥＭによる検査やＦＩＢによる修正プロセスに問題が発生することを容易に回避できる。

図４は、本実施形態のフォトマスク２０を用いて半導体基板上に形成されたフォトレジスト膜にパターンを転写する工程を示す模式図である。ここでは、図４に示すように、第１の領域Ｉ、第２の領域II、第３の領域IIIの順で回路パターン２２及び耐湿リングパターン２３の露光が行われるものとする。

本実施形態のフォトマスク２０は露光機（ステッパ）にセットされ、半導体基板上に形成されたフォトレジスト膜にステップアンドリピートでパターンを転写する。このとき、図４に示すように、第２の領域IIに回路パターン２２及び耐湿リングパターン２３を転写する工程において、第１の領域Ｉに転写された耐湿リングパターン２３の欠落部２５に補完パターン２４が転写される。すなわち、本実施形態のフォトマスク２０を使用した場合、ステップアンドリピートで露光を繰り返すことにより、フォトレジスト膜に耐湿リングパターンが環状に閉じた状態で転写される。

図５（ａ）は耐湿リングパターン２３の欠落部２５を拡大して示す平面図、図５（ｂ）は補完パターン２４を拡大して示す平面図、図５（ｃ）は半導体基板上のフォトレジスト膜に転写された耐湿リングパターン２３ａと補完パターン２４ａとを示す模式図である。図５（ｃ）では、フォトレジスト膜に転写された補完パターン２４ａを一点鎖線で示している。

図５（ａ）に示すように、耐湿リングパターン２３には欠落部２５が設けられており、パターンの一部が欠落している。この欠落部２５の長さＬ１は０．１ｍｍ以上とすればよく、例えば数ｍｍ程度とすることが好ましい。

補完パターン２４は、図５（ｃ）に示すように、その端部が耐湿リングパターン２３の端部と若干重なるように形成されている。半導体基板上のフォトレジスト膜に転写された耐湿リングパターン２３ａと補完パターン２４ａとの重なり部分（図５（ｃ）に網掛けを施した部分）の長さＬ２は例えば０．１μｍ程度とする。この場合、図５（ａ）〜（ｃ）に示すように、耐湿リングパターン２３及び補完パターン２４の少なくとも一方（図５（ａ）〜（ｃ）では補完パターン２４のみ）の重なり部分の幅を、他の部分の幅よりも若干細くすることが好ましい。これにより、２回の露光によって重なり部分の幅が他の部分よりも太くなることを防止できる。

本実施形態においては、ステップアンドリピートで露光することにより耐湿リングパターン２３ａの欠落部に補完パターン２４ａが転写され、閉じた環状の耐湿リングが形成される。このため、半導体装置の回路形成部への水分の侵入を確実に防止することができる。

以下、上述のフォトマスクを使用した半導体装置の製造方法について、図６〜図１２に示す断面図を参照して説明する。これらの図６〜図１２において、図中左側は耐湿リング形成領域における断面を示し、右側は電子回路形成領域（ｎ型トランジスタ形成領域及びｐ型トランジスタ形成領域）における断面を示している。

まず、公知の方法により、図６に示すように半導体基板（シリコン基板）５０の電子回路形成領域内に、ｎ型トランジスタ及びｐ型トランジスタを形成する。そして、半導体基板５０の上にＳｉＯ₂等の絶縁材料を堆積させて、ｎ型トランジスタ及びｐ型トランジスタを覆う第１の層間絶縁膜６７を形成する。その後、この第１の層間絶縁膜６７の表面をＣＭＰ（chemical mechanical polishing）法により研磨して平坦化する。

なお、図６において、５１は各素子領域を分離する素子分離膜、５４ａはｐウェル、５４ｂはｎウェル、５７ａはｎ型トランジスタのゲート電極、５７ｂはｐ型トランジスタのゲート電極、６２は側壁絶縁膜、６４はｎ型高濃度不純物領域（ｎ型トランジスタのソース／ドレイン）、６６はｐ型高濃度不純物領域（ｐ型トランジスタのソース／ドレイン）を示している。

次に、図７に示すように、第１の層間絶縁膜６７の上にフォトレジスト膜６８を形成する。そして、図３に示すように所定の回路パターン（コンタクトホール形成用パターン）、耐湿リングパターン及び補完パターンが設けられたフォトマスクを使用して、図４に示すようにステップアンドリピート露光を実施する。その後、現像処理を実施することにより、電子回路形成領域のフォトレジスト膜６８に開口部６８ａを形成するとともに、耐湿リング形成領域のフォトレジスト膜６８に開口部６８ｂを形成する。

次に、このフォトレジスト膜６８をエッチングマスクとして第１の層間絶縁膜６７をエッチングし、図８に示すように電子回路形成領域の層間絶縁膜６７の上面からｎ型高濃度不純物領域６４及びｐ型高濃度不純物領域６６に到達するコンタクトホール６７ａと、耐湿リング形成領域の層間絶縁膜６７の上面から半導体基板５０に到達する開口部６７ｂとを形成する。その後、フォトレジスト膜６８を除去する。

次に、半導体基板５０の上側全面に、バリア層としてＴｉＮ膜（図示せず）を形成する。その後、ＴｉＮ膜の上にＷ（タングステン）を堆積させてＷ膜（図示せず）を形成するとともに、コンタクトホール６７ａ及び開口部６７ｂ内にＷを充填する。次いで、ＣＭＰ法により層間絶縁膜６７が露出するまでＷ膜を研磨する。これにより、図９に示すように、Ｗプラグ７１ａと第１の耐湿リング７１ｂとが形成される。

次に、図１０に示すように、半導体基板５０の上側全面に例えばＴｉＮ／Ａｌ／ＴｉＮの積層構造の導電体膜７２を形成する。その後、導電体膜７２の上側全面にフォトレジスト膜７３を形成する。そして、図３に示すように所定の回路パターン（配線形成用パターン）、耐湿リングパターン及び補完パターンが設けられたフォトマスクを使用して、図４に示すようにステップアンドリピート露光を実施する。その後、現像処理を実施して、図１０に示すように、所定の領域のみにフォトレジスト膜７３を残す。

次に、このフォトレジスト膜７３をマスクとして導電体膜７２をエッチングし、図１１に示すように電子回路形成領域に所定のパターンの配線７２ａを形成するとともに、耐湿リング形成領域に第２の耐湿リング７２ｂを形成する。

次いで、前述の第１の層間絶縁膜６７、耐湿リング７１ｂ及び耐湿リング７２ｂの形成と同様の方法により、図１２に示すように、第２の層間絶縁膜７３、Ｗプラグ７４ａ、第３の耐湿リング７４ｂ、配線７５ａ、第４の耐湿リング７５ｂ、第３の層間絶縁膜７６、Ｗプラグ７７ａ、第５の耐湿リング７７ｂ、配線７８ａ及び第６の耐湿リング７８ｂを形成する。そして、第３の層間絶縁膜７６、配線７８ａ及び第６の耐湿リング７８ｂの上にシリコン酸化膜７９及びシリコン窒化膜８０を順次形成し、更にその上にポリイミド等からなる保護膜８１を形成する。その後、半導体基板５０をスクライブラインに沿って切断し、個々のチップに分割する。このようにして、半導体装置（ＬＳＩ）が完成する。

本実施形態により製造された半導体装置では、電子回路形成領域の周囲を耐湿リング（耐湿リング７１ｂ，７２ｂ，７４ｂ，７５ｂ，７７ｂ，７８ｂ）が囲んでいるため、電子回路形成領域への水分の侵入を防止することができる。これにより、半導体装置の信頼性が向上するという効果を奏する。

また、本実施形態においては、図３に示すように欠落部２５を有する耐湿リングパターン２３と、欠落部２５に対応する補完パターン２４とを有するフォトマスク２０を使用するので、静電気によるフォトマスク２０のパターンの破損を回避することができる。更に、上述したフォトマスクを使用してステップアンドリピートで露光を行うので、半導体基板５０上に環状に閉じた耐湿リングを形成することができる。

なお、上述した実施形態では全ての層間絶縁膜及び全ての配線層に耐湿リングを形成しているが、水分が侵入するおそれがない部分の耐湿リングを省略してもよい。

本願発明者等は、本実施形態に係るフォトマスクを実際に製造し、上述した方法により半導体装置を製造した。露光機には、ＡｒＦエキシマレーザを光源とする縮小投影露光機（ステッパ）を使用した。また、露光条件は、開口率（ＮＡ）が０．７０、σ値が０．７０とし、露光量が４７０Ｊ／ｃｍ²とした。上記の条件でステップアンドリピートで露光を実施した後、現像処理及びエッチング処理を実施して耐湿リングを形成した。そして、この耐湿リングを有する半導体基板をウェハパターン検査装置（ＫＬＡ社製ＫＬＡ２３５０）を用いて検査した。その結果、耐湿リングが正常に形成されたことが確認された。

（第２の実施形態）
図１３は本発明の第２の実施形態に係るフォトマスクを示す平面図である。第１の実施形態では１つのフォトマスクに１チップ分のパターンが形成されている場合について説明したが、第２の実施形態では１つのフォトマスク９０に４チップ分のパターンが形成されている。なお、図中の破線９１はスクライブラインに対応する仮想線である。

本実施形態のフォトマスク９０においては、図１３に示すように、縦方向に２チップ分、横方向に２チップ分のパターンが形成されている。ここでは、４つのチップに対応するそれぞれの領域を、第１のチップ領域９２ａ、第２のチップ領域９２ｂ、第３のチップ領域９２ｃ、第４のチップ領域９２ｄとしている。各チップ領域９２ａ〜９２ｄには、それぞれ回路形成用パターン（図中Ｆで模式的に示す）と、耐湿リングを形成するための耐湿リングパターン９３とが設けられている。但し、耐湿リングパターン９３には第１の実施形態と同様に欠落部９５が設けられており、この欠落部９５を介して耐湿リングパターン９３の内側の遮光膜（金属膜）と外側の遮光膜とが電気的に接続している。

第１のチップ領域９２ａの左側の遮光領域には第２のチップ領域９２ｂの耐湿リングパターン９３の欠落部９５に対応する補完パターン９４ｂが設けられており、第２のチップ領域９２ｂの右側の遮光領域には第１のチップ領域９２ａの耐湿リングパターン９３の欠落部９５に対応する補完パターン９４ａが設けられている。また、第３のチップ領域９２ｃの左側の遮光領域には第４のチップ領域９２ｄの耐湿リングパターン９３の欠落部９５に対応する補完パターン９４ｄが設けられており、第４のチップ領域９２ｄの右側の遮光領域には第３のチップ領域９２ｃの耐湿リングパターン９３の欠落部９５に対応する補完パターン９４ｃが設けられている。

本実施形態のフォトマスク９０においても、ステップアンドリピートで露光することにより、半導体基板上に形成されたフォトレジスト膜に環状に閉じた形状の耐湿リングパターンを転写することができる。

図１４，図１５は、第２の実施形態の変形例を示す平面図である。図１４に示すフォトマスクでは、１つのフォトマスクに６チップ分のパターンが形成されており、図１５に示すフォトマスクでは１つのフォトマスクに８チップ分のパターンが形成されている。これらのフォトマスクにおいても、各チップ領域の耐湿リングパターン９３には欠落部９５が設けられており、遮光領域には各チップ領域の耐湿リングパターン９３の欠落部９５に対応する補完パターン９４が設けられている。

これらのフォトマスクにおいても、横方向及び縦方向にステップアンドリピートで露光することにより、半導体基板上に形成されたフォトレジスト膜に環状に閉じた形状の耐湿リングパターンを転写することができる。

なお、上述した第１及び第２の実施形態では本発明を遮光領域と透過領域とにより構成されるフォトマスク（バイナリーマスク）に適用した場合について説明したが、本発明は、光を半透過する領域を有するハーフトーン型位相シフトマスクや、透過光の位相を制御する位相シフターを有するレベンソン型位相シフトマスクにも適用できる。

以下、本発明の諸態様を、付記としてまとめて記載する。

（付記１）透明基板上に遮光膜を有するフォトマスクにおいて、
半導体基板切断時のスクライブラインの内側に対応するチップ領域と、
前記スクライブラインの外側に対応する遮光領域と、
リングの一部が欠落した形状であり、前記チップ領域内に配置されて光を透過する第１のパターンと、
前記第１のパターンの欠落部に対応する形状であり、前記遮光領域に配置されて光を透過する第２のパターンと
を有することを特徴とするフォトマスク。

（付記２）前記第１のパターンの前記欠落部と前記第２のパターンとの間隔がステップアンドリピート露光時のピッチに応じて決定され、前記ステップアンドリピート露光時に前記半導体基板上に転写された前記第１のパターンの前記欠陥部に対応する位置に前記第２のパターンが転写されることを特徴とする付記１に記載のフォトマスク。

（付記３）前記第２のパターンの長さが前記第１のパターンの前記欠落部の長さよりも長いことを特徴とする付記２に記載のフォトマスク。

（付記４）前記第１のパターン及び前記第２のパターンの少なくとも一方の端部の幅が、他の部分の幅よりも狭いことを特徴とする付記３に記載のフォトマスク。

（付記５）前記第１のパターン及び前記第２のパターンが、いずれも耐湿リングを形成するためのパターンであることを特徴とする付記２に記載のフォトマスク。

（付記６）前記第１のパターンの内側に電子回路を形成するための回路パターンが設けられていることを特徴とする付記５に記載のフォトマスク。

（付記７）前記回路パターンが、コンタクトホールを形成するためのパターンであることを特徴とする付記６に記載のフォトマスク。

（付記８）前記回路パターンが、配線を形成するためのパターンであることを特徴とする付記６に記載のフォトマスク。

（付記９）前記透明基板の表面が複数のチップ領域に区画され、各チップ領域にそれぞれ前記第１のパターンが設けられていることを特徴とする付記２に記載のフォトマスク。

（付記１０）フォトマスクに形成された回路パターンを半導体基板上のフォトレジスト膜の第１の領域に転写する第１の工程と、前記フォトマスクに形成された回路パターンを前記半導体基板上の前記フォトレジスト膜の第１の領域に隣接する第２の領域に転写する第２の工程とを有する半導体装置の製造方法において、
前記フォトマスクは、スクライブラインの内側に対応し前記回路パターンが配置されたチップ領域と、前記スクライブラインの外側に対応する遮光領域と、リング状の一部が欠落した形状であり、前記チップ領域内に前記回路パターンを囲むように配置されて光を透過する第１のパターンと、前記第１のパターンの欠落部に対応するパターンであり、前記遮光領域に配置されて光を透過する第２のパターンとを有する
ことを特徴とする半導体装置の製造方法。

（付記１１）前記第２の工程において、前記第１の工程で前記フォトレジスト膜に転写された前記第１のパターンの前記欠陥部に対応する位置に前記第２のパターンを転写することを特徴とする付記１０に記載の半導体装置の製造方法。

（付記１２）前記第２のパターンの長さが、前記第１のパターンの前記欠落部の長さよりも長いことを特徴とする付記１１に記載の半導体装置の製造方法。

（付記１３）前記第１のパターン及び前記第２のパターンの少なくとも一方の端部の幅が、他の部分の幅よりも狭いことを特徴とする付記１２に記載の半導体装置の製造方法。

（付記１４）前記第１のパターン及び前記第２のパターンが、いずれも耐湿リングを形成するためのパターンであることを特徴とする付記１１に記載の半導体装置の製造方法。

（付記１５）前記フォトレジスト膜が、バイナリーマスクであることを特徴とする付記１１に記載のフォトマスク。

（付記１６）前記フォトマスクが、ハーフトーン型位相シフトマスクであることを特徴とする付記１１に記載のフォトマスク。

（付記１７）前記フォトマスクが、レベンソン型位相シフトマスクであることを特徴とする付記１１に記載のフォトマスク。

図１は、従来のフォトマスクの一例を示す平面図である。 図２は、従来のフォトマスクの他の例を示す平面図である。 図３は、本発明の第１の実施形態に係るフォトマスクを示す平面図である。 図４は、第１の実施形態のフォトマスクを用いて半導体基板上に形成されたフォトレジスト膜にパターンを転写する工程を示す模式図である。 図５（ａ）は耐湿リングパターンの欠落部を拡大して示す平面図、図５（ｂ）は補完パターンを拡大して示す平面図、図５（ｃ）は半導体基板上のフォトレジスト膜に転写された耐湿リングパターンと補完パターンとを示す模式図である。 図６は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その１）である。 図７は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その２）である。 図８は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その３）である。 図９は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その４）である。 図１０は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その５）である。 図１１は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その６）である。 図１２は、第１の実施形態のフォトマスクを使用した半導体装置の製造方法を示す断面図（その７）である。 図１３は、本発明の第２の実施形態に係るフォトマスクを示す平面図である。 図１４は、本発明の第２の実施形態の変形例のフォトマスク（その１）を示す平面図である。 図１５は、本発明の第２の実施形態の変形例のフォトマスク（その２）を示す平面図である。

符号の説明

１０，２０，９０…フォトマスク、
１１，２１，９１…スクライブラインに対応する仮想線、
１２，２２…回路パターン、
１３，２３，９３…耐湿リングパターン、
１４…開口パターン、
２４，９４，９４ａ．９４ｂ，９４ｃ，９４ｄ…補完パターン、
２５，９５…欠落部、
５０…半導体基板、
５１…素子分離膜、
５４ａ，５４ｂ…ウェル、
５７ａ，５７ｂ…ゲート電極、
６２…側壁絶縁膜、
６４…ｎ型高濃度不純物領域、
６６…ｐ型高濃度不純物領域、
６７，７３，７６…層間絶縁膜、
６８，７３…フォトレジスト膜、
７１ａ，７４ａ，７７ａ…Ｗ（タングステン）プラグ、
７１ｂ，７２ｂ，７４ｂ，７５ｂ，７７ｂ，７８ｂ…耐湿リング、
７２…導電体膜、
７２ａ，７５ａ，７８ａ…配線、
７９…シリコン酸化膜、
８０…シリコン窒化膜、
８１…保護膜、
９２ａ，９２ｂ，９２ｃ，９２ｄ…チップ領域。

Claims (10)

1. 透明基板上に遮光膜を有するフォトマスクにおいて、
   半導体基板切断時のスクライブラインの内側に対応するチップ領域と、
   前記スクライブラインの外側に対応する遮光領域と、
   リングの一部が欠落した形状であり、前記チップ領域内に配置されて光を透過する第１のパターンと、
   前記第１のパターンの欠落部に対応する形状であり、前記遮光領域に配置されて光を透過する第２のパターンと
   を有することを特徴とするフォトマスク。
2. 前記第１のパターンの前記欠落部と前記第２のパターンとの間隔がステップアンドリピート露光時のピッチに応じて決定され、前記ステップアンドリピート露光時に前記半導体基板上に転写された前記第１のパターンの前記欠陥部に対応する位置に前記第２のパターンが転写されることを特徴とする請求項１に記載のフォトマスク。
3. 前記第２のパターンの長さが前記第１のパターンの前記欠落部の長さよりも長いことを特徴とする請求項２に記載のフォトマスク。
4. 前記第１のパターン及び前記第２のパターンが、いずれも耐湿リングを形成するためのパターンであることを特徴とする請求項２に記載のフォトマスク。
5. 前記透明基板の表面が複数のチップ領域に区画され、各チップ領域にそれぞれ前記第１のパターンが設けられていることを特徴とする請求項２に記載のフォトマスク。
6. フォトマスクに形成された回路パターンを半導体基板上のフォトレジスト膜の第１の領域に転写する第１の工程と、前記フォトマスクに形成された回路パターンを前記半導体基板上の前記フォトレジスト膜の第１の領域に隣接する第２の領域に転写する第２の工程とを有する半導体装置の製造方法において、
   前記フォトマスクは、スクライブラインの内側に対応し前記回路パターンが配置されたチップ領域と、前記スクライブラインの外側に対応する遮光領域と、リング状の一部が欠落した形状であり、前記チップ領域内に前記回路パターンを囲むように配置されて光を透過する第１のパターンと、前記第１のパターンの欠落部に対応するパターンであり、前記遮光領域に配置されて光を透過する第２のパターンとを有する
   ことを特徴とする半導体装置の製造方法。
7. 前記第２の工程において、前記第１の工程で前記フォトレジスト膜に転写された前記第１のパターンの前記欠陥部に対応する位置に前記第２のパターンを転写することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第１のパターン及び前記第２のパターンが、いずれも耐湿リングを形成するためのパターンであることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記第２のパターンの長さが、前記第１のパターンの前記欠落部の長さよりも長いことを特徴とする請求項７に記載の半導体装置の製造方法。
10. 前記第１のパターン及び前記第２のパターンの少なくとも一方の端部の幅が、他の部分の幅よりも狭いことを特徴とする請求項９に記載の半導体装置の製造方法。

Images