KR101471149B1 - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101471149B1 KR101471149B1 KR1020130136933A KR20130136933A KR101471149B1 KR 101471149 B1 KR101471149 B1 KR 101471149B1 KR 1020130136933 A KR1020130136933 A KR 1020130136933A KR 20130136933 A KR20130136933 A KR 20130136933A KR 101471149 B1 KR101471149 B1 KR 101471149B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- electrode
- wiring pattern
- wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 239000010409 thin film Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 96
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 239000010949 copper Substances 0.000 description 16
- 238000009832 plasma treatment Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000956 alloy Substances 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910018503 SF6 Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 8
- 229960000909 sulfur hexafluoride Drugs 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000001055 blue pigment Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000001056 green pigment Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000001054 red pigment Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
기판 상에 형성되며, 산화물 반도체 물질을 포함하는 반도체 패턴, 상기 반도체 패턴 상에 형성되며, 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 제1 배선 패턴, 상기 제1 배선 패턴이 형성된 기판 상에 상기 제1 배선 패턴을 커버하도록 형성된 절연막 패턴, 상기 절연막 패턴 상에 형성되며, 상기 소오스 전극 및 드레인 전극의 윗부분에 형성되는 게이트 전극을 포함하는 제2 배선 패턴 및 상기 절연막 패턴 상에 형성되며, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 도전 패턴을 포함하는 박막 트랜지스터 기판.
Description
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 영상을 표시하는 표시 장치에 사용되는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 영상을 표시하는 표시 장치의 하나인 액정표시장치는 박막 트랜지스터 기판, 박막 트랜지스터 기판과 대향하도록 결합된 컬러필터 기판 및 두 기판 사이에 배치된 액정층을 포함한다.
박막 트랜지스터 기판은 다수의 화소들을 독립적으로 구동시키기 위하여 절연 기판 상에 형성된 신호 배선, 박막 트랜지스터 및 화소 전극 등을 포함하며, 컬러필터 기판은 적색(R), 녹색(G), 청색(B)의 컬러필터들을 포함하는 컬러필터층, 및 화소 전극에 대향하는 공통 전극 등을 포함한다.
박막 트랜지스터 기판을 제조하는 공정은 마스크를 이용한 사진 식각 공정을 통해 이루어지기 때문에, 원가 절감 및 생산성 향상을 위해서는 마스크 공정의 수를 줄이는 것이 중요하다.
최근 들어, 액티브 패턴과 데이터 배선의 패터닝을 한번의 마스크 공정을 통해 진행하는 4 마스크 공정이 개발된 바 있다. 현재의 4 마스크 공정은 슬릿(slit) 또는 하프톤(half-tone) 마스크를 사용하여 특정 영역의 투과율을 선택적으로 조절함으로써, 포토레지스트 패턴의 단차를 형성하고 식각(etch) 및 애싱(ashing) 공정의 조합을 통해 액티브 패턴과 데이터 배선을 한번에 패터닝하게 된다.
그러나, 이러한 레스 마스크(less mask) 기술은 오히려 공정의 복잡성과 수율 저하 및 투과율 감소 등의 문제로 구현이 매우 어렵다는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 저저항 배선의 장점을 살리면서도 레스 마스크 구현이 가능한 박막 트랜지스터 기판을 제공한다.
또한, 본 발명은 상기한 박막 트랜지스터 기판의 제조에 특히 적합한 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성되며, 산화물 반도체 물질을 포함하는 반도체 패턴, 상기 반도체 패턴 상에 형성되며, 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 제1 배선 패턴, 상기 제1 배선 패턴이 형성된 기판 상에 상기 제1 배선 패턴을 커버하도록 형성된 절연막 패턴, 상기 절연막 패턴 상에 형성되며, 상기 소오스 전극 및 드레인 전극의 윗부분에 형성되는 게이트 전극을 포함하는 제2 배선 패턴 및 상기 절연막 패턴 상에 형성되며, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 도전 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제2 배선 패턴이 형성된 기판 상에 형성된 컬러필터층 및 블랙 매트릭스를 더 포함할 수 있으며, 상기 도전 패턴은 상기 컬러필터층 및 블랙 매트릭스 상에 형성될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 제1 마스크를 이용하여, 기판 상에 형성되고 산화물 반도체 물질로 이루어진 반도체 패턴, 및 상기 반도체 패턴 상에 형성되고 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 제1 배선 패턴을 형성하는 단계, 제2 마스크를 이용하여, 상기 제1 배선 패턴을 커버하도록 형성되는 절연막 패턴, 및 상기 절연막 패턴 상에 형성되고 상기 소오스 전극 및 드레인 전극의 윗부분에 형성되는 게이트 전극을 포함하는 제2 배선 패턴을 형성하는 단계 및 제3 마스크를 이용하여, 상기 절연막 패턴 상에 형성되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 도전 패턴을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 절연막 패턴 및 상기 제2 배선 패턴을 형성한 후, 컬러필터층 및 블랙 매트릭스를 형성하는 단계를 더 포함할 수 있다.
이와 같은 박막 트랜지시터 기판 및 이의 제조 방법에 따르면, 2매 또는 3매의 마스크를 사용하여 박막 트랜지스터 기판을 제조함으로써, 제조 원가를 크게 절감시킬 수 있다.
또한, 반도체 패턴으로 산화물 반도체 물질을 사용함으로써, 외부 광에 의한 누설 전류의 발생을 효율적으로 방지할 수 있다.
또한, 제1 및 제2 배선 패턴으로 구리 등의 저저항 금속을 사용함으로써, 배선 저항을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 플라즈마 처리에 따른 구리가 도핑된 G-IZO 박막의 저항 변화를 나타낸 그래프이다.
도 4 내지 도 14는 도 1 및 도 2에 도시된 박막 트랜지스터 기판을 본 발명의 일 실시예에 따라 제조하는 방법의 중간 단계를 나타낸 단면도들이다.
도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 17은 도 16의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 플라즈마 처리에 따른 구리가 도핑된 G-IZO 박막의 저항 변화를 나타낸 그래프이다.
도 4 내지 도 14는 도 1 및 도 2에 도시된 박막 트랜지스터 기판을 본 발명의 일 실시예에 따라 제조하는 방법의 중간 단계를 나타낸 단면도들이다.
도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 17은 도 16의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 기판(110), 반도체 패턴(120), 도전 패턴(130), 제1 배선 패턴(140), 절연막 패턴(150) 및 제2 배선 패턴(160)을 포함한다.
기판(110)은 투명한 절연 물질로 형성된다. 예를 들어, 기판(110)은 투명한 유리 또는 플라스틱으로 형성된다.
반도체 패턴(120) 및 도전 패턴(130)은 기판(110) 상에 형성되고, 제1 배선 패턴(140)은 반도체 패턴(120) 상에 형성된다. 제1 배선 패턴(140)은 데이터 라인(141), 소오스 전극(142) 및 드레인 전극(143)을 포함한다.
반도체 패턴(120)은 박막 트랜지스터(TFT)의 채널을 형성하기 위하여 적어도 박막 트랜지스터(TFT) 영역에 형성된다. 또한, 반도체 패턴(120)은 제1 배선 패턴(140)과 동일한 마스크를 통해 패터닝되므로, 데이터 라인(141), 소오스 전극(142) 및 드레인 전극(143)의 하부에도 형성될 수 있다.
반도체 패턴(120)은 산화물 반도체 물질로 형성된다. 예를 들어, 반도체 패턴(120)을 형성하기 위한 산화물 반도체 물질은 산화 아연(ZnO) 계열의 물질을 포함할 수 있다. 또한, 산화물 반도체 물질은 산화 아연(ZnO)에 인듐(In) 및 갈륨(Ga) 등을 더 포함할 수 있다. 예를 들면, 산화물 반도체 물질은 인듐징크옥사이드(IZO) 또는 갈륨-인듐징크옥사이드(G-IZO)를 포함할 수 있다. G-IZO에서, 갈륨(Ga), 인듐(In), 징크(Zn)는 1:1:1의 비율로 포함되거나, 2:2:1의 비율로 포함될 수 있다.
반도체 패턴(120)이 투명한 기판(110) 위에 바로 형성된 경우, 하부로부터 입사되는 광에 의해 누설 전류가 발생되어 박막 트랜지스터(TFT)의 특성을 떨어뜨릴 수 있으나, 본 발명과 같이 반도체 패턴(120)으로 산화물 반도체 물질을 사용하게 되면 광에 의한 누설 전류의 발생을 효율적으로 방지할 수 있다.
도전 패턴(130)은 투명한 도전성 물질로 형성된다. 도전 패턴(130)은 마스크 수를 감소시키기 위하여, 반도체 패턴(120)을 형성하기 위한 동일층으로부터 형성될 수 있다. 이에 따라, 도전 패턴(130)은 반도체 패턴(120)과 같이 투명한 산화물 반도체 물질로 형성될 수 있다. 예를 들어, 도전 패턴(130)은 인듐징크옥사이드(IZO) 또는 갈륨-인듐징크옥사이드(G-IZO)를 포함할 수 있다. 결국, 도전 패턴(130)은 산화물 반도체 물질의 플라즈마 처리를 통해 형성된 도전성 산화물을 포함하게 된다.
산화물 반도체 물질을 도전성 물질로 만드는 방법은 플라즈마 처리를 통해 가능해 진다. 산화물 반도체 물질의 도체화를 위한 플라즈마 처리에는 예를 들어, 아르곤(Ar), 육불화황(SF6), 육불화황(SF6)+산소(O2) 등의 가스가 사용될 수 있다. 도 3은 플라즈마 처리에 따른 구리가 도핑된 G-IZO 박막의 저항 변화를 나타낸 그래프이다. 도 3에서, G-IZO의 플라즈마 처리는 아르곤(Ar) 가스를 사용하였다.
도 3을 참조하면, 아르곤(Ar) 가스를 사용하여 G-IZO를 플라즈마 처리하는 경우, 플라즈마 처리 시간이 경과할수록 저항이 현저히 감소되는 것을 확인할 수 있다. 따라서, 산화물 반도체 물질의 플라즈마 처리를 통하여 선택적으로 산화물 반도체 물질의 도체화가 가능하게 된다.
도전 패턴(130)은 화소 전극(132) 및 데이터 패드(134)를 포함할 수 있다.
화소 전극(132)은 각 화소마다 독립적으로 형성되며, 박막 트랜지스터(TFT)의 드레인 전극(143)과 전기적으로 연결된다. 화소 전극(132)과 드레인 전극(143)의 전기적 연결을 위하여, 화소 전극(132)의 일부는 드레인 전극(143)과 중첩되도록 형성된다. 화소 전극(132)에는 데이터 라인(141)을 통해 전송되는 데이터 신호가 박막 트랜지스터(TFT)의 턴-온(turn-on)에 의해 드레인 전극(143)을 거쳐 인가된다.
데이터 패드(134)는 데이터 라인(141)의 끝단에 형성된다. 데이터 패드(134)는 데이터 구동부(미도시)와 접속되며, 데이터 구동부로부터의 데이터 신호를 데이터 라인(141)에 공급한다. 데이터 패드(134)에 인가된 데이터 신호는 데이터 라인(141)을 통해 박막 트랜지스터(TFT)의 소오스 전극(142)에 공급된다.
제1 배선 패턴(140)은 반도체 패턴(120) 상에 형성된다. 제1 배선 패턴(140)은 저저항 배선을 위하여 구리(Cu)로 형성된다. 이 외에도, 제1 배선 패턴(140)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제1 배선 패턴(140)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제1 배선 패턴(140)은 데이터 라인(141), 소오스 전극(142) 및 드레인 전극(143)을 포함한다. 데이터 라인(141)은 반도체 패턴(120) 상에 형성된다. 데이터 라인(141)은 예를 들어, 세로 방향으로 연장되며, 데이터 패드(134)로부터의 데이터 신호를 소오스 전극(142)에 전송한다. 소오스 전극(142)은 데이터 라인(141)과 연결되어 있으며, 박막 트랜지스터(TFT)의 소오스 단자 기능을 수행한다. 드레인 전극(143)은 반도체 패턴(120) 상에서 소오스 전극(142)과 이격되도록 형성되어 박막 트랜지스터(TFT)의 드레인 단자 기능을 수행한다. 한편, 드레인 전극(143) 중 화소 전극(132)과 중첩되는 부분의 선폭을 다른 부분에 비하여 넓게 형성함으로써, 접촉 저항을 최대한 감소시킬 수 있다.
제1 배선 패턴(140)은 유지 커패시터(Cst)를 형성하기 위한 제1 유지 전극(144)을 더 포함할 수 있다. 제1 유지 전극(144)은 각 화소마다 독립적으로 형성되며, 화소 전극(132)과 전기적으로 연결된다. 화소 전극(132)과 제1 유지 전극(144)의 전기적 연결을 위하여, 화소 전극(132)의 일부는 제1 유지 전극(144)과 중첩되도록 형성된다.
절연막 패턴(150)은 제1 배선 패턴(140)이 형성된 기판(110) 상에 제1 배선 패턴(140)을 커버하도록 형성된다. 절연막 패턴(150)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 절연막 패턴(150)은 기판(110) 상의 일부 영역에만 형성된다. 즉, 화소 전극(132) 및 데이터 패드(134) 등을 포함하는 도전 패턴(130)은 산화물 반도체 물질의 플라즈마 처리를 통해 형성되므로, 절연막 패턴(150)의 하부에 형성된 산화물 반도체 물질을 플라즈마 처리하기 위해서는 화소 전극(132) 및 데이터 패드(134) 영역의 절연막 패턴(150)은 제거되어야 한다. 따라서, 절연막 패턴(150)은 화소 전극(132) 및 데이터 패드(134)를 포함하는 도전 패턴(130)의 영역을 제외한 나머지 영역에만 형성된다.
제2 배선 패턴(160)은 절연막 패턴(150) 상에 형성된다. 제2 배선 패턴(160)은 제1 배선 패턴(140)과 같은 종류 또는 다른 종류의 금속으로 형성될 수 있다. 예를 들어, 제2 배선 패턴(160)은 저저항 배선을 위하여 구리(Cu)로 형성된다. 이 외에도, 제2 배선 패턴(160)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제2 배선 패턴(160)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제2 배선 패턴(160)은 게이트 라인(161) 및 게이트 전극(162)을 포함한다. 게이트 라인(161)은 데이터 라인(141)과 교차하는 방향으로 형성된다. 예를 들어, 게이트 라인(161)은 가로 방향으로 연장된다. 게이트 전극(162)은 게이트 라인(161)과 전기적으로 연결되며, 소오스 전극(142) 및 드레인 전극(143)의 윗부분에 형성된다. 게이트 전극(162)은 박막 트랜지스터(TFT)의 게이트 단자 기능을 수행한다.
이와 같이, 게이트 라인(161)과 연결된 게이트 전극(162), 데이터 라인(141)과 연결된 소오스 전극(142), 소오스 전극(142)과 마주하도록 이격된 드레인 전극(143) 및 반도체 패턴(120)이 모여 박막 트랜지스터(TFT)를 구성한다. 박막 트랜지스터(TFT)는 게이트 라인(161)을 통해 인가되는 게이트 전압에 반응하여 데이터 라인(141)을 통해 인가되는 데이터 신호를 화소 전극(132)에 인가한다.
제2 배선 패턴(160)은 유지 커패시터(Cst)를 형성하기 위한 제2 유지 전극(163)을 포함하는 유지 배선(164)을 더 포함할 수 있다. 유지 배선(164)은 예를 들어, 게이트 라인(161)과 평행한 방향으로 연장된다. 제2 유지 전극(163)은 절연막 패턴(150)을 사이에 두고 제1 유지 전극(144)과 대향하여 유지 커패시터(Cst)를 형성한다. 따라서, 박막 트랜지스터(TFT)를 통해 화소 전극(132)에 인가된 데이터 신호는 유지 커패시터(Cst)에 의해 한 프레임 동안 유지된다.
제2 배선 패턴(160)은 게이트 패드(165)를 더 포함할 수 있다. 게이트 패드(165)는 게이트 라인(161)의 끝단에 형성된다. 게이트 패드(165)는 게이트 구동부(미도시)와 접속되며, 게이트 구동부로부터의 게이트 신호를 게이트 라인(161)에 공급한다. 게이트 패드(161)에 인가된 게이트 신호는 게이트 라인(161)을 통해 박막 트랜지스터(TFT)의 게이트 전극(162)에 공급된다.
이하, 도 1 및 도 2에 도시된 박막 트랜지스터 기판의 제조 방법에 대하여 도 4 및 도 14를 참조하여 설명하기로 한다.
도 4 내지 도 14는 도 1 및 도 2에 도시된 박막 트랜지스터 기판을 본 발명의 일 실시예에 따라 제조하는 방법의 중간 단계를 나타낸 단면도들이다.
도 4를 참조하면, 기판(110) 상에 산화물 반도체층(210) 및 제1 도전층(220)을 순차적으로 형성한다.
산화물 반도체층(210)은 산화물 반도체 물질로 형성된다. 예를 들어, 산화물 반도체 물질은 산화 아연(ZnO) 계열의 물질을 포함할 수 있다. 또한, 산화물 반도체 물질은 산화 아연(ZnO)에 인듐(In) 및 갈륨(Ga) 등을 더 포함할 수 있다. 예를 들면, 산화물 반도체 물질은 인듐징크옥사이드(IZO) 또는 갈륨-인듐징크옥사이드(G-IZO)를 포함할 수 있다. G-IZO에서, 갈륨(Ga), 인듐(In), 징크(Zn)는 1:1:1의 비율로 포함되거나, 2:2:1의 비율로 포함될 수 있다.
제1 도전층(220)은 저저항 배선을 위하여 구리(Cu)로 형성될 수 있다. 이 외에도, 제1 도전층(220)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제1 도전층(220)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
도 1 및 도 5를 참조하면, 제1 마스크(230)를 이용하여, 제1 도전층(220) 상에 제1 포토레지스트 패턴(PR1)을 형성한다.
구체적으로, 제1 도전층(220) 상에 포토레지스트 물질을 일정한 두께로 도포하여 포토레지스트막을 형성한 후, 제1 마스크(230)를 이용한 포토리소그라피 공정을 통해 포토레지스트막을 패터닝하여 제1 포토레지스트 패턴(PR1)을 형성한다. 이때, 제1 마스크(230)는 광투과가 차단되는 차단부(232), 광이 완전히 투과되는 투과부(234) 및 투과부(234)보다 적은 광이 투과되는 반투과부(236)를 포함한다. 이에 따라, 제1 포토레지스트 패턴(PR1)은 제1 배선 패턴(140)에 대응되는 영역에서 제1 두께를 갖고, 도전 패턴(130)에 대응되는 영역에서 상기 제1 두께보다 얇은 제2 두께를 갖도록 형성된다.
도 5 및 도 6을 참조하면, 제1 포토레지스트 패턴(PR1)을 식각 방지막으로 이용하여, 제1 도전층(220) 및 산화물 반도체층(210)을 동시에 제1 식각하여 제1 도전층(220)으로부터의 제1 도전 패턴층(240) 및 산화물 반도체층(210)으로부터의 반도체 패턴층(250)을 형성한다.
도 1 및 도 7을 참조하면, 제1 포토레지스트 패턴(PR1)을 일정한 두께만큼 감소시키는 에치백(etch back) 공정을 통해 제2 포토레지스트 패턴(PR2)을 형성한다. 이때, 제2 포토레지스트 패턴(PR2)은 실질적으로 도전 패턴(130)에 대응되는 영역에만 남게 된다.
도 1 및 도 8을 참조하면, 제2 포토레지스트 패턴(PR2)을 식각 방지막으로 이용하여, 제1 도전 패턴층(240)을 제2 식각하여 데이터 라인(141), 소오스 전극(142), 드레인 전극(143), 제1 유지 전극(144) 등을 포함하는 제1 배선 패턴(140)을 형성한다. 이후, 제2 포토레지스트 패턴(PR2)을 제거시킨다.
이에 따라, 하나의 마스크를 이용하여 반도체 패턴층(250) 및 제1 배선 패턴(140)을 형성하는 공정이 완료된다.
도 9를 참조하면, 제1 배선 패턴(140)이 형성된 기판(110) 상에 절연층(260) 및 제2 도전층(270)을 순차적으로 형성한다.
절연층(260)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.
제2 도전층(270)은 제1 배선 패턴(140)과 같은 종류 또는 다른 종류의 금속으로 형성될 수 있다. 예를 들어, 제2 도전층(270)은 저저항 배선을 위하여 구리(Cu)로 형성된다. 이 외에도, 제2 도전층(160)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제2 도전층(270)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
도 1 및 도 10을 참조하면, 제2 마스크(280)를 이용하여, 제2 도전층(270) 상에 제3 포토레지스트 패턴(PR3)을 형성한다.
구체적으로, 제2 도전층(270) 상에 포토레지스트 물질을 일정한 두께로 도포하여 포토레지스트막을 형성한 후, 제2 마스크(280)를 이용한 포토리소그라피 공정을 통해 포토레지스트막을 패터닝하여 제3 포토레지스트 패턴(PR3)을 형성한다. 이때, 제2 마스크(280)는 광투과가 차단되는 차단부(282), 광이 완전히 투과되는 투과부(284) 및 투과부(284)보다 적은 광이 투과되는 반투과부(286)를 포함한다. 이에 따라, 제3 포토레지스트 패턴(PR3)은 제2 배선 패턴(160)에 대응되는 영역에서 제1 두께를 갖고, 절연막 패턴(150)에 대응되는 영역에서 상기 제1 두께보다 얇은 제2 두께를 갖도록 형성된다.
도 1 및 도 11을 참조하면, 제3 포토레지스트 패턴(PR3)을 식각 방지막으로 이용하여, 제2 도전층(270)을 제1 식각하여 제2 도전 패턴층(290)을 형성한다. 상기 제1 식각은 예를 들어, 습식식각 공정을 통해 이루어진다.
이후, 절연층(260)을 식각하여 절연막 패턴(150)을 형성한다. 절연층(260)의 식각을 예를 들어, 건식식각 공정을 통해 이루어진다.
한편, 절연막 패턴(150)의 형성시, 제1 배선 패턴(140)의 가장자리 일부가 노출되도록 절연층(260)을 식각하는 것이 바람직하다. 만약, 절연층(260)을 식각할 때 제1 배선 패턴(140)의 외곽을 덮도록 절연층(260)을 식각하게 되면, 반도체 패턴층(250)의 플라즈마 처리를 통해 형성되는 도전 패턴(130) 부분과 제1 배선 패턴(140) 사이에 플라즈마 처리가 되지 않는 영역이 생기게 되며, 이에 따라, 도전 패턴(130)과 제1 배선 패턴(140)간에 고저항이 발생되게 된다. 따라서, 도전 패턴(130)과 인접한 제1 배선 패턴(140)의 가장자리 영역의 절연층(260)을 제거하고, 절연층(260)의 제거에 의해 노출된 제1 배선 패턴(140)을 마스크로 이용하여 반도체 패턴층(250)을 플라즈마 처리함으로써, 도전 패턴(130)과 제1 배선 패턴(140) 사이의 고저항 부분을 제거할 수 있다.
도 1 및 도 12를 참조하면, 제3 포토레지스트 패턴(PR3)을 일정한 두께만큼 감소시키는 에치백(etch back) 공정을 통해 제4 포토레지스트 패턴(PR4)을 형성한다. 이때, 제4 포토레지스트 패턴(PR4)은 실질적으로 제2 배선 패턴(160)에 대응되는 영역에만 남게 된다.
도 1 및 도 13을 참조하면, 제4 포토레지스트 패턴(PR4)을 식각 방지막으로 이용하여, 제2 도전 패턴층(290)을 제2 식각하여 게이트 라인(161), 게이트 전극(162), 제2 유지 전극(163), 게이트 패드(165) 등을 포함하는 제2 배선 패턴(160)을 형성한다.
한편, 제1 배선 패턴(140)을 형성하기 위한 제1 도전층(220)과 제2 배선 패턴(160)을 형성하기 위한 제2 도전층(270)을 서로 다른 식각 특성을 갖는 금속으로 형성할 경우, 제2 도전 패턴층(290)을 식각할 때 발생되는 제1 배선 패턴(140)의 언더 컷(under cut)을 방지할 수 있다.
도 1 및 도 14를 참조하면, 반도체 패턴층(250)의 일부 영역을 플라지마 처리하여 도전 패턴(130) 및 반도체 패턴(120)을 형성한다. 여기서, 도전 패턴(130)은 반도체 패턴층(250)이 플라즈마 처리에 의해 실질적으로 도전성 물질로 변화된 영역을 의미하며, 반도체 패턴(120)은 반도체 패턴층(250)이 플라즈마 처리되지 않고 산화물 반도체 물질로 그대로 남아 있는 영역을 의미한다. 이러한 반도체 패턴층(250)의 플라즈마 처리를 통해 형성된 도전 패턴(130)은 화소 전극(132)과 데이터 패드(134)를 포함하게 된다.
반도체 패턴층(250)의 플라즈마 처리는 제1 및 제2 배선 패턴(140, 160)을 마스크로 이용하여 진행된다. 산화물 반도체 물질을 포함하는 반도체 패턴층(250)의 도체화를 위한 플라즈마 처리에는 예를 들어, 아르곤(Ar), 육불화황(SF6), 육불화황(SF6)+산소(O2) 등의 가스가 사용될 수 있다.
드레인 전극(143) 및 제1 유지 전극(144)의 가장자리 부분은 절연막 패턴(150)에 의해 덮여 있지 않기 때문에, 반도체 패턴층(250) 중에서 제1 및 제2 배선 패턴(140, 160)으로부터 완전히 노출된 영역과 함께, 드레인 전극(143) 및 제1 유지 전극(144)의 가장자리의 하부 영역까지 플라즈마 처리가 진행된다. 따라서, 도전 패턴(130)과 드레인 전극(143) 및 제1 유지 전극(144)간의 저저항의 전기적 연결이 가능해 진다.
이후, 제4 포토레지스트 패턴(PR4)을 제거시킨다. 한편, 제4 포토레지스트 패턴(PR4)의 제거는 반도체 패턴층(250)의 플라즈마 처리 전에 진행될 수 있다.
이와 같이, 2매의 마스크만을 이용하여 박막 트랜지스터 기판(100)을 제조함으로써, 제조 원가를 절감할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다. 도 15에서, 컬러필터층 및 블랙 매트릭스를 제외한 나머지 구성은 도 1 및 도 2에 도시된 것과 동일하므로, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
도 1 및 도 15를 참조하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판(300)은 컬러필터층(310) 및 블랙 매트릭스(320)를 더 포함한다.
컬러필터층(310)은 제2 배선 패턴(160)까지 모두 형성된 기판(110) 상에 형성된다. 컬러필터층(310)은 컬러를 구현하기 위하여 각각의 화소에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터들을 포함할 수 있다. 예를 들어, 적색, 녹색 및 청색 컬러필터들은 감광성 유기 조성물에 적색, 녹색 및 청색의 안료가 각각 포함된 구조를 갖는다.
블랙 매트릭스(320)는 컬러필터층(310)이 형성된 기판(110) 상에 형성된다. 블랙 매트릭스(320)는 예를 들어, 화소들의 경계부, 박막 트랜지스터(TFT)의 채널부, 유지 커패시터(Cst) 영역, 실질적으로 영상을 표시하지 않는 테두리 영역 등에 형성될 수 있다. 블랙 매트릭스(320)는 박막 트랜지스터(TFT)의 채널에 인가되는 주변광을 차단하고, 컬러필터들 사이의 경계부 및 박막 트랜지스터 기판(300)의 테두리 영역에서 백라이트 광이 새는 것을 방지한다. 이를 위해, 블랙 매트릭스(320)는 빛의 투과를 차단하는 물질로 형성된다. 예를 들어, 블랙 매트릭스(320)는 빛을 흡수하는 검정색의 유기물로 형성될 수 있다.
한편, 컬러필터층(310)과 블랙 매트릭스(320)를 형성하는 순서는 컬러필터층(310)의 형성 후 블랙 매트릭스(320)를 형성하는 방법과, 블랙 매트릭스(320)를 먼저 형성한 후 컬러필터층(310)을 형성하는 방벙 모두과 가능하다.
도 16은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이며, 도 17은 도 16의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 16 및 도 17을 참조하면, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(400)은 기판(410), 반도체 패턴(420), 제1 배선 패턴(440), 절연막 패턴(450), 제2 배선 패턴(460) 및 도전 패턴(470)을 포함한다.
반도체 패턴(420)은 기판(410) 상에 형성되고, 제1 배선 패턴(440)은 반도체 패턴(420) 상에 형성된다. 제1 배선 패턴(440)은 데이터 라인(441), 소오스 전극(442) 및 드레인 전극(443)을 포함할 수 있다.
반도체 패턴(420)은 박막 트랜지스터(TFT)의 채널을 형성하기 위하여 적어도 박막 트랜지스터(TFT) 영역에 형성된다. 또한, 반도체 패턴(420)은 제1 배선 패턴(440)과 동일한 마스크를 통해 패터닝되므로, 제1 배선 패턴(440)의 하부에도 형성될 수 있다.
반도체 패턴(420)은 산화물 반도체 물질로 형성된다. 예를 들어, 반도체 패턴(420)을 형성하기 위한 산화물 반도체 물질은 산화 아연(ZnO) 계열의 물질을 포함할 수 있다. 또한, 산화물 반도체 물질은 산화 아연(ZnO)에 인듐(In) 및 갈륨(Ga) 등을 더 포함할 수 있다. 예를 들면, 산화물 반도체 물질은 인듐징크옥사이드(IZO) 또는 갈륨-인듐징크옥사이드(G-IZO)를 포함할 수 있다. G-IZO에서, 갈륨(Ga), 인듐(In), 징크(Zn)는 1:1:1의 비율로 포함되거나, 2:2:1의 비율로 포함될 수 있다.
제1 배선 패턴(440)은 반도체 패턴(420) 상에 형성된다. 제1 배선 패턴(440)은 저저항 배선을 위하여 구리(Cu)로 형성된다. 이 외에도, 제1 배선 패턴(440)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제1 배선 패턴(440)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제1 배선 패턴(440)은 데이터 라인(441), 소오스 전극(442) 및 드레인 전극(443)을 포함할 수 있다. 또한, 제1 배선 패턴(440)은 유지 커패시터(Cst)를 형성하기 위한 제1 유지 전극(444) 및 데이터 라인(441)의 끝단에 연결된 데이터 패드(445)을 더 포함할 수 있다.
절연막 패턴(450)은 제1 배선 패턴(440)이 형성된 기판(410) 상에 제1 배선 패턴(440)을 커버하도록 형성된다. 절연막 패턴(450)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 절연막 패턴(450)은 드레인 전극(443)의 적어도 일부를 노출시키는 제1 콘택홀(452), 제1 유지 전극(444)의 적어도 일부를 노출시키는 제2 콘택홀(454) 및 데이터 패드(445)의 적어도 일부를 노출시키는 제3 콘택홀(456)을 포함할 수 있다.
제2 배선 패턴(460)은 절연막 패턴(450) 상에 형성된다. 제2 배선 패턴(460)은 제1 배선 패턴(440)과 같은 종류 또는 다른 종류의 금속으로 형성될 수 있다. 예를 들어, 제2 배선 패턴(460)은 저저항 배선을 위하여 구리(Cu)로 형성된다. 이 외에도, 제2 배선 패턴(460)은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 제2 배선 패턴(460)은 상기 단일 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
제2 배선 패턴(460)은 게이트 라인(461) 및 게이트 전극(462)을 포함한다. 또한, 제2 배선 패턴(460)은 유지 커패시터(Cst)를 형성하기 위한 제2 유지 전극(463)을 포함하는 유지 배선(464)을 더 포함할 수 있다. 또한, 제2 배선 패턴(460)은 게이트 라인(461)의 끝단에 연결된 게이트 패드(465)를 더 포함할 수 있다.
도전 패턴(470)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 도전 패턴(470)은 인듐징크옥사이드(Indium Zinc Oxide : IZO) 또는 인듐틴옥사이드(Indium Tin Oxide : ITO)로 형성된다.
도전 패턴(470)은 각 화소마다 독립적으로 형성되는 화소 전극(472)을 포함한다. 화소 전극(472)은 제1 콘택홀(452)을 통해 박막 트랜지스터(TFT)의 드레인 전극(443)과 전기적으로 연결되고, 제2 콘택홀(454)을 통해 제1 유지 전극(444)과 전기적으로 연결된다.
도전 패턴(470)은 데이터 패드(445) 상에 형성되는 제1 패드 전극(474) 및 게이트 패드(465) 상에 형성되는 제2 패드 전극(476)을 더 포함할 수 있다. 제1 및 제2 패드 전극(474, 476)은 데이터 패드(445) 및 게이트 패드(465)의 보호막 역할을 수행한다.
이하, 도 16 및 도 17에 도시된 박막 트랜지스터 기판의 제조 방법에 대하여 설명하기로 한다.
우선, 기판(410) 상에 산화물 반도체 물질로 이루어진 산화물 반도체층 및 구리(Cu) 등의 금속으로 이루어진 제1 도전층을 순차적으로 형성한 후, 첫 번째 마스크를 이용한 포토리소그라피 공정을 통해 반도체 패턴(420)과, 데이터 라인(441), 소오스 전극(442), 드레인 전극(443), 제1 유지 전극(444) 및 데이터 패드(445) 등을 포함하는 제1 배선 패턴(440)을 형성한다.
이후, 반도체 패턴(420) 및 제1 배선 패턴(440)이 형성된 기판(410) 상에 질화 실리콘(SiNx) 등으로 이루어진 절연층 및 구리(Cu) 등의 금속으로 이루어진 제2 도전층을 순차적으로 형성한 후, 두 번째 마스크를 이용한 포토리소그라피 공정을 통해 제1, 제2 및 제3 콘택홀(452, 454, 456)을 포함하는 절연막 패턴(450)과, 게이트 라인(461), 게이트 전극(462), 제2 유지 전극(463)을 포함하는 유지 배선(464) 및 게이트 패드(465) 등을 포함하는 제2 배선 패턴(460)을 형성한다.
이후, 절연막 패턴(450) 및 제2 배선 패턴(460)이 형성된 기판(410) 상에 인듐징크옥사이드(IZO) 등의 투명 도전성 물질로 이루어진 제3 도전층을 형성한 후, 세 번째 마스크를 이용한 포토리소그라피 공정을 통해 화소 전극(472), 제1 및 제2 패드 전극(474, 476) 등을 포함하는 도전 패턴(470)을 형성한다.
이와 같이, 3매의 마스크만을 이용하여 박막 트랜지스터 기판(400)을 제조함으로써, 4매 이상의 마스크를 이용하는 경우에 비하여 제조 원가를 절감할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다. 도 18에서, 컬러필터층 및 블랙 매트릭스를 제외한 나머지 구성은 도 16 및 도 17에 도시된 것과 동일하므로, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(500)은 컬러필터층(510) 및 블랙 매트릭스(520)를 더 포함한다.
컬러필터층(510)은 제2 배선 패턴(160)까지 형성된 기판(110) 상에 형성된다. 컬러필터층(510)은 컬러를 구현하기 위하여 각각의 화소에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터들을 포함할 수 있다. 예를 들어, 적색, 녹색 및 청색 컬러필터들은 감광성 유기 조성물에 적색, 녹색 및 청색의 안료가 각각 포함된 구조를 갖는다.
컬러필터층(510)은 박막 트랜지스터 기판(500)의 표면을 평탄화시키기 위하여 비교적 두꺼운 두께로 형성되는 것이 바람직하다. 예를 들어, 컬러필터층(510)은 약 2.5㎛ ~ 3.5㎛의 두께로 형성된다.
블랙 매트릭스(520)는 컬러필터층(510)이 형성된 기판(410) 상에 형성된다. 블랙 매트릭스(520)는 예를 들어, 화소들의 경계부, 박막 트랜지스터(TFT)의 채널부, 유지 커패시터(Cst) 영역, 실질적으로 영상을 표시하지 않는 테두리 영역 등에 형성될 수 있다.
본 실시예에서, 화소 전극(472)은 컬러필터층(510) 상에 형성된다. 이에 따라, 데이터 라인(441), 소오스 전극(442) 및 드레인 전극(443) 등을 포함하는 제2 배선 패턴(440)과 화소 전극(472)의 사이에는 두꺼운 두께의 컬러필터층(510)이 존재하게 되므로, 화소 전극(472)과 제2 배선 패턴(440)간에 발생되는 기생 커패시터의 기생 용량을 크게 감소시킬 수 있다.
한편, 컬러필터층(510)과 블랙 매트릭스(520)를 형성하는 순서는 컬러필터층(510)의 형성 후 블랙 매트릭스(520)를 형성하는 방법과, 블랙 매트릭스(520)를 먼저 형성한 후 컬러필터층(510)을 형성하는 방벙 모두과 가능하다.
본 발명의 실시예들에 따른 표시 장치는 텔레비전, 데스크톱 모니터와 같은 고정형 표시 장치를 비롯하여 모바일폰, 노트북 컴퓨터, 태블릿 컴퓨터 등과 같은 휴대용 표시 장치에도 사용될 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 박막 트랜지스터 기판 120: 반도체 패턴
130: 도전 패턴 132: 화소 전극
134: 데이터 패드 140: 제1 배선 패턴
141: 데이터 라인 142: 소오스 전극
143: 드레인 전극 144: 제1 유지 전극
150: 절연막 패턴 160: 제2 배선 패턴
161: 게이트 라인 162: 게이트 전극
163: 제2 유지 전극 164: 게이트 패드
130: 도전 패턴 132: 화소 전극
134: 데이터 패드 140: 제1 배선 패턴
141: 데이터 라인 142: 소오스 전극
143: 드레인 전극 144: 제1 유지 전극
150: 절연막 패턴 160: 제2 배선 패턴
161: 게이트 라인 162: 게이트 전극
163: 제2 유지 전극 164: 게이트 패드
Claims (19)
- 삭제
- 삭제
- 제1 마스크를 이용하여, 기판 상에 형성되고 산화물 반도체 물질로 이루어진 반도체 패턴, 및 상기 반도체 패턴 상에 형성되고 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 제1 배선 패턴을 형성하는 단계;
제2 마스크를 이용하여, 상기 제1 배선 패턴을 커버하도록 형성되는 절연막 패턴, 및 상기 절연막 패턴 상에 형성되고 상기 소오스 전극 및 드레인 전극의 윗부분에 형성되는 게이트 전극을 포함하는 제2 배선 패턴을 형성하는 단계; 및
제3 마스크를 이용하여, 상기 절연막 패턴 상에 형성되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하는 도전 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법. - 제3항에 있어서,
상기 절연막 패턴 및 상기 제2 배선 패턴을 형성한 후, 컬러필터층 및 블랙 매트릭스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제3항에 있어서, 상기 반도체 패턴 및 상기 제1 배선 패턴을 형성하는 단계는
기판 상에 산화물 반도체층 및 제1 도전층을 순차적으로 형성하는 단계 및
상기 제1 마스크를 이용한 포토리소그라피 공정을 통해 상기 반도체 패턴 및 상기 제1 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제3항에 있어서, 상기 절연막 패턴 및 상기 제2 배선 패턴을 형성하는 단계는
상기 반도체 패턴 및 상기 제1 배선 패턴이 형성된 기판 상에 절연층 및 제2 도전층을 순차적으로 형성하는 단계 및
상기 제2 마스크를 이용한 포토리소그라피 공정을 통해 상기 절연막 패턴 및 상기 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제3항에 있어서, 상기 도전 패턴을 형성하는 단계는
상기 절연막 패턴 및 상기 제2 배선 패턴이 형성된 기판 상에 투명 도전성 물질을 포함하는 제3 도전층을 형성하는 단계 및
상기 제3 마스크를 이용한 포토리소그라피 공정을 통해 상기 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제3항에 있어서,
상기 제1 배선 패턴은 상기 소오스 전극과 연결된 데이터 라인, 상기 데이터 라인의 끝단에 연결된 데이터 패드 및 유지 커패시터를 형성하기 위한 제1 유지 전극을 더 포함하고,
상기 제2 배선 패턴은 상기 게이트 전극과 연결된 게이트 라인, 상기 게이트 라인의 끝단에 연결된 게이트 패드 및 상기 제1 유지 전극과 중첩되는 제2 유지 전극을 포함하는 유지 배선을 더 포함하며,
상기 도전 패턴은 상기 데이터 패드 상에 형성되는 제1 패드 전극 및 상기 게이트 패드 상에 형성되는 제2 패드 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제18항에 있어서, 상기 절연막 패턴은 상기 드레인 전극의 일부를 노출시키는 제1 콘택홀, 상기 제1 유지 전극의 일부를 노출시키는 제2 콘택홀 및 상기 데이터 패드의 일부를 노출시키는 제3 콘택홀을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130136933A KR101471149B1 (ko) | 2013-11-12 | 2013-11-12 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130136933A KR101471149B1 (ko) | 2013-11-12 | 2013-11-12 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070110056A Division KR101392276B1 (ko) | 2007-10-31 | 2007-10-31 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130130671A KR20130130671A (ko) | 2013-12-02 |
KR101471149B1 true KR101471149B1 (ko) | 2014-12-11 |
Family
ID=49980275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130136933A KR101471149B1 (ko) | 2013-11-12 | 2013-11-12 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101471149B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
KR20040050235A (ko) * | 2002-12-09 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR20040085792A (ko) * | 2003-04-01 | 2004-10-08 | 삼성전자주식회사 | 액정표시장치 및 이의 제조방법 |
JP2007073311A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 発光素子 |
-
2013
- 2013-11-12 KR KR1020130136933A patent/KR101471149B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
KR20040050235A (ko) * | 2002-12-09 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR20040085792A (ko) * | 2003-04-01 | 2004-10-08 | 삼성전자주식회사 | 액정표시장치 및 이의 제조방법 |
JP2007073311A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 発光素子 |
Also Published As
Publication number | Publication date |
---|---|
KR20130130671A (ko) | 2013-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101392276B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR101425064B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US9711542B2 (en) | Method for fabricating display panel | |
KR102258374B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US20170153511A1 (en) | Array substrate, manufacturing method thereof and display device | |
KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
US9691790B2 (en) | Display substrate and method of manufacturing the same | |
US11233106B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
JP6359650B2 (ja) | アレイ基板、表示装置及びアレイ基板の製作方法 | |
WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
US8823003B2 (en) | Gate insulator loss free etch-stop oxide thin film transistor | |
US20160197191A1 (en) | Array Substrate, Method for Fabricating the Same and Display Device | |
CN106997892B (zh) | 显示装置以及该显示装置的制造方法 | |
JP2007013083A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
KR101980751B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US9741861B2 (en) | Display device and method for manufacturing the same | |
WO2011161875A1 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR101471149B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR102218945B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
KR102153002B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
KR101856209B1 (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |