JP2002244156A - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents
液晶表示装置及び液晶表示装置の製造方法Info
- Publication number
- JP2002244156A JP2002244156A JP2001043371A JP2001043371A JP2002244156A JP 2002244156 A JP2002244156 A JP 2002244156A JP 2001043371 A JP2001043371 A JP 2001043371A JP 2001043371 A JP2001043371 A JP 2001043371A JP 2002244156 A JP2002244156 A JP 2002244156A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- wiring
- display electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
修正できる液晶表示装置及びその製造方法を提供するこ
とである。 【解決手段】本発明にかかる液晶表示装置は、TFT基
板と、対向基板4とを備えたものである。そして、対向
基板4は、TFT素子の駆動に従って正常駆動するため
の電圧が印加されるか又は接地されたBM配線1と、こ
のBM配線1と接続された画素表示電極3と、欠陥が生
じた場合に画素表示電極3と接続されることにより当該
欠陥画素を修正するための電圧が印加されたBM配線2
とを備えている。欠陥画素を修正する場合には、レーザ
照射により、画素表示電極3とBM配線1を切断し、さ
らに画素表示電極3とBM配線2を接続する。
Description
液晶表示装置の製造方法に関し、特に液晶表示装置にお
いて欠陥画素を修正する技術に関する。
の液晶表示装置は、液晶を挟み込む一対の絶縁基板であ
るガラス基板を有する。このガラス基板のうち、一方の
ガラス基板上には、マトリクス状に画素表示電極及びこ
の画素表示電極と接続されたTFT(Thin Film Transis
tor)等のスイッチング素子が配設される。このスイッチ
ング素子のスイッチング動作により各画素表示電極の選
択、非選択が行われ、表示動作を行う。ここで、このス
イッチング素子が形成されたガラス基板をTFT基板
と、当該TFT基板と対向するガラス基板を単に対向基
板と呼ぶ。後者は、カラーフィルタが配設されている場
合にはカラーフィルタ基板とも呼ばれる。
坂上に半導体層、絶縁層、液晶駆動用の各種電極を積層
した多重構造となっているため、スイッチング素子を製
造する為には、各層のガラス基板上へのパターニングを
繰り返し行なう必要がある。それ故、スイッチング素子
を製造する際に、断線あるいは短絡等により正常な動作
を行わない欠陥スイッチング素子が生じることがある。
欠陥スイッチング素子に接続された画素表示電極からな
る画素は、電圧が印加されない欠陥素子となる。
画面を白色に設定する表示動作モードであるノーマリー
ホワイトモードを採用する液晶表示装置では、常に光が
透過された状態となる輝点欠陥として確認されるため、
特にその修正が望まれる。
る輝点欠陥の修正方法が提案されている。その一例を図
9を用いて説明する。図9において、9はTFT基板に
設けられた画素表示電極、10はゲート配線、11はソ
ース配線、12はドレイン電極である。このような構造
を有する液晶表示装置において、輝点欠陥が生じた場合
には、まず、輝点箇所のドレイン電極12とゲート配線
10の重なり部にレーザを照射する。当該レーザ照射
は、TFT基板の裏面側、即ち液晶と接する面と反対側
の面側から実行される。レーザ照射により、絶縁膜で分
離されていたドレイン電極12とゲート配線10が短絡
する。すると、ドレイン電極12に対して、ゲート配線
10に印加されている電圧が常に供給される状態にな
る。そのため、画素表示電極9は、常に電源がオンの状
態になり、当該画素は、常に光を遮断する状態の黒点と
して表示される。このようにして輝点欠陥が修正され
る。
輝点欠陥の修正方法では、TFT素子が形成されている
TFT基板側、即ち液晶パネルの裏面側からレーザ照射
を行わなければならない。そのため、ディスプレイとし
て組み立てられた液晶表示装置において輝点欠陥が発見
された場合、輝点欠陥の修正を行うには、ディスプレイ
を分解しなければならないという問題があった。
れたものであり、ディスプレイを分解することなく、輝
点欠陥を修正できる液晶表示装置及びその製造方法を提
供することを目的とする。
装置は、スイッチング素子(例えば、本実施の形態にお
けるTFT素子)及び第1の画素表示電極(例えば、本
実施の形態における画素表示電極9)が形成された第1
の基板(例えば、本実施の形態におけるTFT基板4)
と、液晶を介して当該第1の基板と対向し、かつ液晶表
示装置の表示面側に設けられた第2の基板(例えば、本
実施の形態における対向基板)とを備えた液晶表示装置
であって、前記第2の基板は、前記スイッチング素子の
駆動に従って正常に表示動作を行うための電圧が印加さ
れるか又は接地された第1の配線(例えば、本実施の形
態におけるBM配線1)と、当該第1の配線と接続され
た第2の画素表示電極(例えば、本実施の形態における
画素表示電極3)と、欠陥が生じた場合に当該第2の画
素表示電極と接続されることにより当該欠陥画素を修正
するための電圧が印加された第2の配線(例えば、本実
施の形態におけるBM配線2)とを備えたものである。
このような構成により、表示面側から欠陥画素を修正す
ることができるため、ディスプレイを分解することな
く、欠陥を修正できる。
位で設けるようにすることが望ましい。これにより特
に、欠陥がない他の画素に対して影響を及ぼすことな
く、欠陥を修正することができる。
2の配線は、ブラックマトリクス配線であることが好ま
しい。これにより、配線数を減らすことができるため、
製造工程が少なくなり、コスト削減につながる。
方法は、スイッチング素子及び第1の画素表示電極が形
成された第1の基板と、液晶表示装置の表示面側に設け
られ、液晶を介して当該第1の基板と対向し、第2の画
素表示電極が形成された第2の基板とを備えた液晶表示
装置の製造方法であって、欠陥画素が生じた場合に、前
記第2の画素表示電極に対する前記スイッチング素子の
駆動に従って正常に表示動作を行うための電圧の印加又
は接地を停止するステップと、当該第2の画素表示電極
に対して当該欠陥画素を修正するための電圧を印加する
ステップとを備えたものである。これにより、表示面側
から欠陥画素を修正することができるため、ディスプレ
イを分解することなく、欠陥を修正できる。
テップは、前記スイッチング素子の駆動に従って正常に
表示動作を行うための電圧が印加されるか又は接地され
た第1の配線と前記第2の画素表示電極の電気的接続を
切断するようにすることが望まれる。
を印加するステップは、当該欠陥画素を修正するための
電圧が印加された第2の配線と前記第2の画素表示電極
を電気的に接続するようにすることが好ましい。
は、液晶表示装置の表示面側からレーザを照射すること
により行うようにすることが望まれる。
て以下に説明する。
晶表示装置及びその製造方法について、図1、図2及び
図3を用いて説明する。図1は、本実施の形態1にかか
る液晶表示装置のTFT基板の対向基板の構造を示す図
である。図において、1は、ブラックマトリクス配線
(以後、BM配線とする)であり、カラーフィルタの画
素間に配置される遮光膜として機能するとともに、導電
性を有し、この実施の形態においては、アースに接続さ
れている。但し、このBM配線1は、アースでなくとも
TFT素子の駆動に従って正常に表示動作を行うための
電圧Vcomが印加されている場合もある。
ルタの画素間に配置される遮光膜として機能するととも
に、導電性を有する。但し、このBM配線2は、BM配
線1と異なり、常に所定の直流電圧が印加されている。
この直流電圧の値は、対向基板上の画素表示電極に印加
したときに、欠陥画素が修正されるような値に調整され
ている。3は、画素表示電極であり、ITO(Indium Ti
n Oxide)等の透明導電膜から構成されている。この画素
表示電極3は、BM配線1と接続されている。
図2において、4はガラス基板よりなる対向基板であ
る。図中には明示されていないが、当該対向基板4と画
素表示電極3の間には、保護膜や色材膜等が設けられて
いる。図2に示されるように、対向基板4の液晶が充填
される側には、順にBM配線1、BM配線2、画素表示
電極3が設けられている。
側においてこの画素構造を採用することにより、表示面
側の対向基板に画素動作を左右する配線が形成されるた
め、表示面からのレーザ照射による輝点欠陥の修正が可
能になる。
欠陥の修正処理について説明する。図3は、輝点欠陥を
修正した後の対向基板の構造の断面図である。輝点欠陥
が発生した場合、まずBM配線1と画素表示電極3の接
続部をレーザ照射により切断する。図3において、5は
レーザ照射により切断した箇所を指す。具体的なレーザ
照射技術に関しては、例えば、特開2000−3472
17号公報、特開2000−275669号公報に開示
されている。
なり部にレーザ照射し画素表示電極3とBM配線2を接
続させる。図3において、6はレーザ照射により接続し
た箇所を指す。
素構造となる。この画素構造において、画素表示電極3
には、BM配線2に印加されている直流電圧が常に供給
される。そのため、当該対向基板の画素表示電極3とT
FT基板の画素表示電極との間には、原則として当該B
M配線2に印加されている直流電圧が供給されることに
なるから、この直流電圧値を液晶分子が略垂直に配向す
るような値とすることにより、その欠陥画素の液晶分子
を黒点欠陥化することができる。即ち、輝点欠陥を有す
る画素を修正することができる。
素表示電極3の接続部をレーザ照射により切断後、画素
表示電極3とBM配線2の重なり部にレーザ照射し画素
表示電極3とBM配線2を接続させる例を説明したが、
これに限らず、画素表示電極3とBM配線2の重なり部
にレーザ照射し画素表示電極3とBM配線2を接続させ
た後に、BM配線1と画素表示電極3の接続部をレーザ
照射により切断するようにしてもよい。
晶表示装置及びその製造方法について、図4、図5及び
図6を用いて説明する。図4、図5、図6において、図
1、図2、図3と同じ符号を付した構成は、図1、図
2、図3の構成と同一又は相当部を示す。
装置のTFT素子が形成されたガラス基板の対向基板の
構造を示す図である。図4において、7は樹脂BMであ
り、カラーフィルタの画素間に配置される遮光膜として
機能するとともに、例えば、樹脂等の絶縁体で形成され
ている。31は、樹脂BM7の上部、即ち画素表示電極
3側に配置された導電性を有する配線である。この配線
31は、画素表示電極3と電気的に接続されている。ま
た、この実施の形態において、配線31はアースに接続
されているが、TFT素子の駆動に従って正常に表示動
作を行うための電圧Vcomが印加されている場合もあ
る。32は、配線31と画素表示電極3を電気的に接続
する接続部である。BM配線2は、常に所定の直流電圧
が印加されている。この直流電圧の値は、対向基板上の
画素表示電極に印加したときに、欠陥画素が修正される
ような値に調整されている。
図中には明示されていないが、当該対向基板4と画素表
示電極3の間には、保護膜や色材膜等が設けられてい
る。図5に示されるように、対向基板4の液晶が充填さ
れる側には、順にBM配線2、樹脂BM7が設けられ、
そして最外層には、画素表示電極3、接続部32及び配
線31が設けられている。
態1と同様に表示面の対向基板に画素動作を左右する配
線が形成されるため、表示面からのしーザー照射による
輝点欠陥修正が可能になる。
欠陥の修正処理について説明する。輝点欠陥が発生した
場合、まず、画素表示電極3に接続された配線31を接
続部32に対してレーザ照射することにより切断する。
その後、画素表示電極3とBM配線2の重なり部にレー
ザ照射し接続させる。図6に示す接続部6において両者
は接続される。
素構造となる。この画素構造において、画素表示電極3
には、BM配線2に印加されている直流電圧が常に供給
される。そのため、当該対向基板の画素表示電極3とT
FT基板の画素表示電極との間には、原則として当該B
M配線2に印加されている直流電圧が供給されることに
なるから、この直流電圧値を液晶分子を略垂直に配向さ
せるような値とすることにより、その欠陥画素の液晶分
子を黒点欠陥化することができる。即ち、輝点欠陥を有
する画素を修正することができる。
と配線31をレーザ照射にて切断した後、画素表示電極
3とBM配線2の重なり部にレーザ照射し接続させる例
を説明したが、これに限らず、画素表示電極3とBM配
線2の重なり部にレーザ照射し接続させた後、画素表示
電極3と配線31をレーザ照射にて切断するようにして
もよい。
晶表示装置及びその製造方法について、図7及び図8を
用いて説明する。図7及び図8において、図1乃至図6
と同じ符号を付した構成は、図1乃至図6の構成と同一
又は相当部を示す。
装置のTFT素子が形成されたガラス基板の対向基板の
構造を示す図である。図7において、7は樹脂BMであ
り、カラーフィルタの画素間に配置される遮光膜として
機能するとともに、例えば、樹脂等の絶縁体で形成され
ている。樹脂BM7は、この例では、画素表示電極3を
取り囲む形で設けられている。31は、樹脂BM7の上
部、即ち画素表示電極3側に配置された導電性を有する
配線である。この配線31は、ソース線と平行となるよ
う配置されている。画素表示電極3と電気的に接続され
ている。また、この実施の形態において、配線31はア
ースに接続されているが、TFT素子の駆動に従って正
常に表示動作を行うための電圧Vcomが印加されている
場合もある。32は、配線31と画素表示電極3を電気
的に接続する接続部である。BM配線2は、常に所定の
直流電圧が印加されている。8は、樹脂BM7の上部、
即ち、画素表示電極3側に配置された導電性を有する配
線である。この配線8は、ゲート線と平行となるよう配
置されている。この配線8に対しては、直流電圧が印加
されている。この直流電圧の値は、対向基板上の画素表
示電極に印加したときに、欠陥画素が修正されるような
値に調整されている。
画素動作を左右する配線が形成されるため、表示面から
のレーザ照射による輝点欠陥修正が可能になる。
欠陥の修正処理について説明する。輝点欠陥が発生した
場合、まず、画素表示電極3に接続された配線31を接
続部32に対してレーザ照射することにより切断する。
その後、画素表示電極3と配線8の重なり部にレーザ照
射し接続させる。図8に示す接続部6において両者は接
続される。
素構造となる。この画素構造において、画素表示電極3
には、配線8に印加されている直流電圧が常に供給され
る。そのため、当該対向基板の画素表示電極3とTFT
基板の画素表示電極3との間には、原則として当該BM
配線2に印加されている直流電圧が供給されることにな
るから、この直流電圧値を液晶分子が略垂直に配向する
ような値とすることにより、その欠陥画素の液晶分子を
黒点欠陥化することができる。即ち、輝点欠陥を有する
画素を修正することができる。
と配線31をレーザ照射にて切断した後、画素表示電極
3と配線8の重なり部にレーザ照射し接続させる例を説
明したが、これに限らず、画素表示電極3と配線8の重
なり部にレーザ照射し接続させた後、画素表示電極3と
配線31をレーザ照射にて切断するようにしてもよい。
欠陥を修正できる液晶表示装置及びその製造方法を提供
することができる。
素構造を表面から見た図である。
素構造の断面図である。
素構造を示し、輝点欠陥修正後の図である。
素構造を表面から見た図である。
素構造の断面図である。
素構造を示し、輝点欠陥修正後の図である。
素構造を表面から見た図である。
素構造を示し、輝点欠陥修正後の図である。
ための図である。
M配線 3 画素表示電極 4 対向ガラス基板 5 レーザ照
射により切断された箇所 6 レーザ照射により接続された箇所 7 樹脂BM
Claims (7)
- 【請求項1】スイッチング素子及び第1の画素表示電極
が形成された第1の基板と、液晶を介して当該第1の基
板と対向し、かつ液晶表示装置の表示面側に設けられた
第2の基板とを備えた液晶表示装置であって、前記第2
の基板は、前記スイッチング素子の駆動に従って正常に
表示動作を行うための電圧が印加されるか又は接地され
た第1の配線と、当該第1の配線と接続された第2の画
素表示電極と、欠陥が生じた場合に当該第2の画素表示
電極と接続されることにより当該欠陥画素を修正するた
めの電圧が印加された第2の配線とを備えた液晶表示装
置。 - 【請求項2】前記第2の画素表示電極は、画素単位で設
けたことを特徴とする請求項1記載の液晶表示装置。 - 【請求項3】前記第1の配線及び/又は前記第2の配線
は、ブラックマトリクス配線であることを特徴とする請
求項1又は2記載の液晶表示装置。 - 【請求項4】スイッチング素子及び第1の画素表示電極
が形成された第1の基板と、液晶表示装置の表示面側に
設けられ、液晶を介して当該第1の基板と対向し、第2
の画素表示電極が形成された第2の基板とを備えた液晶
表示装置の製造方法であって、欠陥画素が生じた場合
に、前記第2の画素表示電極に対する前記スイッチング
素子の駆動に従って正常に表示動作を行うための電圧の
印加又は接地を停止するステップと、当該第2の画素表
示電極に対して当該欠陥画素を修正するための電圧を印
加するステップとを備えた液晶表示装置の製造方法。 - 【請求項5】前記所定電圧の印加又は接地を停止するス
テップは、前記スイッチング素子の駆動に従って正常に
表示動作を行うための電圧が印加されるか又は接地され
た第1の配線と前記第2の画素表示電極の電気的接続を
切断することを特徴とする請求項4記載の液晶表示装置
の製造方法。 - 【請求項6】前記欠陥画素を修正するための電圧を印加
するステップは、当該欠陥画素を修正するための電圧が
印加された第2の配線と前記第2の画素表示電極を電気
的に接続することを特徴とする請求項4又は5記載の液
晶表示装置の製造方法。 - 【請求項7】前記電気的な切断及び/又は接続は、液晶
表示装置の表示面側からレーザを照射することにより行
うことを特徴する請求項5又は6記載の液晶表示装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043371A JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043371A JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002244156A true JP2002244156A (ja) | 2002-08-28 |
JP4592977B2 JP4592977B2 (ja) | 2010-12-08 |
Family
ID=18905544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001043371A Expired - Fee Related JP4592977B2 (ja) | 2001-02-20 | 2001-02-20 | 液晶表示装置及び液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592977B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109845A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 表示装置 |
KR100951840B1 (ko) | 2002-12-26 | 2010-04-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5699383A (en) * | 1980-01-11 | 1981-08-10 | Citizen Watch Co Ltd | Display panel |
JPS5955787U (ja) * | 1982-10-06 | 1984-04-12 | 星電器製造株式会社 | 液晶表示器 |
JPH0915619A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | アクテイブマトリックス型液晶表示装置 |
-
2001
- 2001-02-20 JP JP2001043371A patent/JP4592977B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100951840B1 (ko) | 2002-12-26 | 2010-04-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2009109845A (ja) * | 2007-10-31 | 2009-05-21 | Mitsubishi Electric Corp | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4592977B2 (ja) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841438B2 (ja) | 液晶表示装置および液晶表示装置の欠陥修正方法 | |
US6577367B2 (en) | Array substrate for a liquid crystal display device and method for fabricating the same | |
JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
US5434686A (en) | Active matrix display device | |
KR20120033584A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 | |
US6717648B2 (en) | Defect correcting method for liquid crystal panel | |
CN109613771B (zh) | 液晶面板暗点化修复方法 | |
JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
US6992747B2 (en) | Method and repairing defects in a liquid crystal display | |
US8208087B2 (en) | Thin film transistor array substrate and repair method | |
US5508591A (en) | Active matrix display device | |
KR101165469B1 (ko) | 액정표시장치 | |
JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
KR100806811B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
JP5111072B2 (ja) | 液晶表示装置 | |
JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
KR100488942B1 (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
JP2000075319A (ja) | アクティブマトリクス基板の欠陥修正方法、製造方法及び欠陥修正装置 | |
JP3519275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3059659B2 (ja) | アクティブマトリクス型表示基板及びバスライン断線修正方法 | |
JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2002318393A (ja) | 液晶表示装置および画像表示応用装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4592977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |