JP4364952B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4364952B2 JP4364952B2 JP05033298A JP5033298A JP4364952B2 JP 4364952 B2 JP4364952 B2 JP 4364952B2 JP 05033298 A JP05033298 A JP 05033298A JP 5033298 A JP5033298 A JP 5033298A JP 4364952 B2 JP4364952 B2 JP 4364952B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- pad
- semiconductor layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、基板上に行列方式で配列された薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）と、該薄膜トランジスタに連結された画素電極を有するアクティブパネルを含む液晶表示装置（Active Matrix Liquid Crystal Display；AMLCD）及びその製造方法に関する。特に、本発明は、液晶表示装置の製造において、製造工程を単純化させ、ＬＣＤパネルの問題点を減らす方法に関する。
【０００２】
【従来の技術】
画像情報を画面に示す画面表示装置の中で今まで多く用いられているブラウン管表示装置（又は、Cathode Ray Tube（ＣＲＴ））は、薄型及び軽量のためにどの場所でも容易に使用が出来る薄膜型の平板表示装置で代替されつつある。特に、液晶表示装置は、表示解像度が他の平板装置より優れており、動画像を表現する際に、その品質はブラウン管に比肩する程に反応速度が早いため、最も活発な開発研究が行われている。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用したことである。液晶の構造が細長いためにその分子配列は方向性と分極性を有しており、その液晶分子に人為的に電場を印加して分子配列の方向を調節することが出来る。従って、配向方向を任意に調節すると、液晶の光学的異方性による液晶分子の配列方向に沿って光を透過、又は遮断させることが出来、画面表示装置に応用できる。現在には、薄膜トランジスタとそれに連結されている画素電極とが行列方式で配列された能動マトリクス液晶表示装置は、優れた画質と自然色を提供するので、最も注目されている製品である。一般的な液晶表示装置の構造を詳しく調べて見れば、次の如くである。
【０００４】
液晶表示装置は、いろいろな素子が設けられた二つのパネルが対向し、その間に液晶層が介されている形状である。液晶表示装置の一方のパネルには、色を現す複数個の素子が構成されており、これを一般的にカラーフィルターパネルと称する。カラーフィルターパネルには、透明基板上に行列方式で設けられた画素の位置に沿って赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターが順次に配列されている。前記カラーフィルターの間には、非常に細い網模様のブラックマトリクスが形成されている。それは、各々色の間で混合色が現れることを防止するためである。又、カラーフィルター全面に共通電極が形成されている。共通電極は、液晶に印加する電気場を形成する一方の電極としての役割をする。
【０００５】
液晶表示装置の他方のパネルには、液晶を駆動するために電気場を発生させるスイッチ素子及び、複数個の配線が形成されており、これを一般的にアクティブパネルと称する。アクティブパネルには、透明基板上に行列方式で設けられた画素の位置に合わせて画素電極が形成されている。前記画素電極は、カラーフィルターパネルに形成されている共通電極と対向して液晶に印加される電気場を形成する他方の電極としての役割をする。複数個の前記画素電極の水平配列方向に沿って信号配線が形成されており、垂直配列方向に沿っては、データ配線が形成されている。そして、前記画素電極の一部には、前記画素電極に電気場信号を印加する前記薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は、信号配線（ゲート配線）に連結されており、ソース電極はデータ配線（ソース配線）に連結されている。そして、前記薄膜トランジスタのドレイン電極は、前記画素電極に連結されている。又、前記ゲート配線と前記ソース配線の端には、外部から印加される信号を受け取る終端端子（Terminal）であるパットが形成されている。
【０００６】
ゲートパットに電気的信号を印加すると、ゲート配線に沿ってゲート電極に印加され、前記ゲート電極に印加された信号に沿ってソース電極に印加されたデータ信号がドレイン電極を通して画素電極に表示するか、しないかが決められる。従って、前記ゲート電極の信号を調節することによって、前記データ信号印加を調節することが出来る。従って、前記ドレイン電極に連結されている前記画素電極にデータ信号を人為的に伝達することが出来るようになる。即ち、前記薄膜トランジスタは、画素電極を駆動するスイッチとしての役割をする。
【０００７】
このように作られた二つのパネルが一定間隔（“セルギャップ（Cell Gap）”と称する）を隔てて対向して貼り合わせられ、その間に液晶物質が注入される。又、貼り合わせられた前記パネルの両方面に偏光板を付着させ、液晶表示装置の一部分である液晶パネルが完成される。
【０００８】
液晶表示装置を構成する液晶パネルを製造する工程は、非常に複雑な工程から構成されている。特に、薄膜トランジスタが形成されているアクティブパネルを製造するには、多くの工程が要求される。完成された製品の性能は、このように複雑な製造工程で決定されるが、可能な限り工程が簡単であれば、不良の発生確率が少なくなる。前記アクティブパネルには、液晶表示装置の性能を決定する重要な素子が多く形成されているため、製造工程を単純化することによって良い製品を生産することができる。先ず、アクティブパネルの平面図を示す図１と、図１のII−IIに沿った製造工程を示す図２（ａ）〜図３（ｃ）を参照して、従来のアクティブパネルの製造方法について説明する。
【０００９】
透明ガラス基板11上に第１金属を蒸着し、第１マスク工程でパターンしてゲート電極13、ゲート配線15及びゲートパッド17を形成する（図２（ａ））。
【００１０】
前記第１金属を含む基板の全面に窒化シリコン、又は酸化シリコンのような絶縁物質19ａ、真性半導体物質21a、不純物が添加された半導体物質23a及び第２金属を連続に蒸着する。そして、第２マスク工程で前記第２金属をパターンしてソース電極33、ドレイン電極43、ソースバス配線35及びソースパッド37を形成する（図２（ｂ））。
【００１１】
前記ソース電極33、ドレイン電極43、ソースバス配線35及びソースパッド37をマスクとして、前記不純物半導体物質23ａの露出された部分を除去して不純物半導体層23を形成する。この工程には、マスクの追加なしに、前記ソース電極33と前記ドレイン電極43との間に位置されている前記不純物半導体物質を完全に除去する（図２（ｃ））。
【００１２】
次に、第３マスク工程で前記絶縁物質19ａ及び前記不純物半導体物質21ａを同時に除去して前記ゲート電極13上の活動領域として役割をする半導体層21及び絶縁層19を形成する。即ち、前記ソースバス配線35及び前記ソースパッド37の下の前記絶縁物質19ａ及び前記半導体物質21ａは残され、前記ゲートバス配線15及び前記ゲートパッド17を覆う前記絶縁物質19ａ及び前記半導体物質21ａは完全に除去される（図３（ａ））。
【００１３】
前記ソース電極33、前記ドレイン電極43、前記ゲートパッド37を含む前記基板の全面に窒化シリコン、又は酸化シリコンのような絶縁物質を蒸着して無機保護層39を形成する。前記保護層39を、第４マスク工程でパターンして前記ドレイン電極43、前記ゲートパッド17及び前記ソースパッド37を露出させてドレインコンタクトホール61、ゲートパッドコンタクトホール63及びソースパッドコンタクトホール65を形成する（図３（ｂ））。
【００１４】
前記保護層39上にＩＴＯ(Induim Tin Oxide)を蒸着し、パターニングして画素電極53、ゲートパッド連結端子57及びソースパッド連結端子77を形成する。前記画素電極53は、前記ドレイン電極43に連結されており、前記ゲートパッド連結端子57は、前記ゲートパッドコンタクトホール63を通して前記ゲートパッド17に連結されている。又、前記ソースパッド連結端子77は、前記ソースパッドコンタクトホール65を通して前記ソースパッド37に連結されている（図３（ｃ））。
【００１５】
又、前記ゲートパッド17が他の方法で形成され、又他の構成要素が前記構造に追加形成される場合には、マスク工程の追加が要求されることもある。
【００１６】
従来のアクティブパネルの製造方法において、前記画素電極53と前記ドレイン電極43が連結される位置に段差が形成されているので、前記画素電極53を形成するために酸化インジウム膜を蒸着する時、酸化インジウム膜に断線が発生する。前記段差は前記半導体層21、前記不純物半導体層23及び前記ゲート絶縁層19のエッジを超えて突出する前記ドレイン電極43によって形成されたものである（図４（ａ）及び（ｂ））。前記半導体物質21a、前記不純物半導体物質23a及び前記ゲート絶縁層19を連続的にエッチングする（図３（ａ））間に、アンダーカッティングが発生し、段差が形成される。その結果、ＬＤで表示された位置で前記画素電極の断線が生じる（図４（ｂ））。前記画素電極53の断線は、アクティブパネルの歩留まりを低下させる。
【００１７】
【発明が解決しようとする問題】
従って、前述した問題点を解決するために、本発明は、液晶表示装置の製造工程を単純化させることを目的とする。
【００１８】
又、本発明は、液晶表示装置の製造において、Ｎ2ガスを使用するプラズマ処理、又は無機保護層を追加することによって不良を減少させることを目的とする。
【００１９】
又、画素電極を形成するとき、断線のような不良が発生しないアクティブパネルを提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る液晶表示装置の製造方法は、基板上に第１導電層を形成する段階と、前記第１導電層上に絶縁層、真性半導体層、不純物半導体層及び第２導電層を連続的に形成する段階と、前記絶縁層及び前記真性半導体層をパターニングして前記第１導電層の一部を露出させる段階と、段差を解消するように前記第２導電層上に有機保護層を形成する段階と、前記第１導電層の一部及び前記第２導電層の一部に連結される第３導電層を形成する段階とを含む。
【００２１】
好ましくは、前記有機保護層の形成段階において、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００２２】
好ましくは、前記有機保護層の形成段階において、前記有機保護層に前記第１導電層の一部及び第２導電層の一部を露出させる複数のコンタクトホールを形成する段階を含む。
【００２３】
好ましくは、前記有機保護層に形成された前記コンタクトホールを通して前記第１導電層の一部及び前記第２導電層の一部に前記第３導電層が連結される。
【００２４】
好ましくは、前記不純物半導体層及び前記第２導電層の形成段階の後に、無機保護層を形成する段階を加える。
【００２５】
好ましくは、前記有機保護層の形成段階の前に、前記真性半導体物質上に窒素（Ｎ2）ガスでプラズマ処理を行う段階を加える。
【００２６】
この発明に係る液晶表示装置の製造方法は、基板の上に第１金属でゲート電極、ゲートバス配線及びゲートパッドを形成する段階と、前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドの上に絶縁層、真性半導体層、不純物半導体層及び第２導電層を連続的に形成する段階と、前記第２導電層及び前記不純物半導体層をパターニングしてソース電極、ドレイン電極、ソースバス配線、ソースパッド及び不純物半導体層を形成する段階と、前記絶縁層及び前記真性半導体層をパターニングしてチャネル層として機能する半導体層、ゲート絶縁層及びゲートパッドを形成する段階と、少なくとも前記ソース電極上の段差を解消するように有機保護層を形成する段階とを含む。
【００２７】
好ましくは、前記有機保護層をパターニングして前記ドレイン電極の一部、前記ゲートパッドの一部及び前記ソースパッドの一部を露出させる段階と、前記有機保護層の上に第３導電物質から成る画素電極、ゲートパッド連結端子及びソースパッド連結端子を形成する段階とを加える。
【００２８】
好ましくは、前記有機保護層をパターニングする段階において、前記ゲートパッドを完全に露出させる。
【００２９】
好ましくは、前記真性半導体層及び前記絶縁層の除去によって前記ゲートパッドを完全に露出させる。
【００３０】
好ましくは、チャネル層として機能する半導体層、ゲート絶縁層及びゲートパッドを形成した後に、チャネル層として機能する前記半導体層を保護する無機保護層を形成する段階を加える。
【００３１】
好ましくは、前記ソース電極と前記ドレイン電極との間が露出された前記半導体層の部分を覆うように前記無機保護層を形成する。
【００３２】
好ましくは、前記有機保護層の形成段階の前に、窒素（Ｎ2）ガスを使用してプラズマ処理を行い、チャネル層として機能する前記半導体層を保護する保護層を形成する段階を加える。
【００３３】
この発明に係る液晶表示装置は、基板と、前記基板上に形成された第１導電層と、前記第１導電層上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された不純物半導体層と、前記不純物半導体層上に形成された第２導電層と、前記第２導電層上に段差を解消するように形成された有機保護層と、前記第１導電層及び前記第２導電層に接触する第３導電層とを備える。
【００３４】
好ましくは、前記有機保護層は、前記第２導電層の一部及び前記第１導電層の一部だけ露出させる複数のコンタクトホールを含む。
【００３５】
好ましくは、前記第３導電層は、前記有機保護層のコンタクトホールを通して前記第１導電層及び前記第２導電層に接触する。
【００３６】
好ましくは、前記半導体層と前記有機保護層との間に無機保護層を備える。
【００３７】
好ましくは、前記半導体層と前記有機保護層との間の界面に窒化シリコンの薄膜層を備える。
【００３８】
好ましくは、前記有機保護層は、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００３９】
この発明に係る液晶表示装置は、基板と、前記基板上に形成されたゲート電極、ゲートバス配線及びゲートパッドと、前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドの上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上に形成された不純物半導体層と、前記不純物半導体層上に形成されたソース電極、ドレイン電極、ソースバス配線配線及びソースパッドと、前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドの上に段差を解消するように形成されるとともに、前記ドレイン電極の一部分、前記ゲートパッドの一部分及び前記ソースパッドの一部分を露出させるコンタクトホールを有する有機保護層と、前記有機保護層上に形成され、前記コンタクトホールを通して前記ドレイン電極に連結された画素電極、前記ゲートパッドに連結されたゲートパッド連結端子及び前記ソースパッドに連結されたソースパッド連結端子とを備える。
【００４０】
好ましくは、前記ゲート絶縁層は、前記ゲート電極及び前記ゲートバス配線を覆っており、前記ゲートパッドは、露出されている。
【００４１】
好ましくは、前記半導体層と前記有機保護層との間に無機保護層を備える。
【００４２】
好ましくは、前記無機保護層は、前記半導体層のうちの前記ソース電極と前記ドレイン電極との間で露出された部分を覆う。
【００４３】
好ましくは、前記半導体層と前記有機保護層との界面に窒化シリコンから成る薄膜層を備える。
【００４４】
好ましくは、前記有機保護層は、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００４５】
【発明の実施の形態】
本発明の実施の形態によるアクティブパネルの製造方法は、次の如くである。
【００４６】
基板上に第１金属を蒸着し、パターニングしてゲート電極、ゲートバス配線及びゲートパッドを形成する。前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドを含む前記基板上に第１絶縁物質、半導体物質、不純物が添加された半導体物質及び第２金属を連続に蒸着する。そして、前記第２金属をパターニングしてソース電極、ドレイン電極、ソースバス配線及びソースパッドを形成する。前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドをマスクとして、前記不純物半導体層の露出された部分を除去する。前記半導体物質及び前記第１絶縁物質をパターニングして半導体層及びゲート絶縁層を形成する。前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドを含む前記基板の一部分上に有機物質をコーティングして保護層を形成する。前記保護層をパターニングして前記ドレイン電極、前記ゲートパッド及び前記ソースパッド上に各々のコンタクトホールを形成する。前記保護層を含む前記基板上に透明導電物質を蒸着し、パターニングして画素電極、ゲートパッド連結端子及びソースパッド連結端子を形成する。
【００４７】
本発明によるアクティブパネルの製造方法について、一層詳細に図を参照して以下に説明する。図５は、本発明の実施の形態によるアクティブパネルの構造を示す拡大平面図である。図６（ａ）〜図７（ｃ）は、図５のＶ−Ｖ線に沿ったアクティブパネルの製造工程を示す断面図である。
【００４８】
実施の形態１
基板111上にアルミニウムを含む第１金属を蒸着し、第１マスク工程でパターニングしてゲート電極113、ゲートバス配線115及びゲートパッド117を形成する。前記ゲート電極113は、マトリクス状で配列された画素のコーナーに形成される。前記ゲートバス配線115は、列方向で前記ゲート電極113に連結される。前記ゲートパッド117は、前記ゲート配線115の終端に形成され、外部の駆動回路の端子に連結される（図６（ａ））。
【００４９】
前記ゲート電極113、前記ゲートバス配線115及び前記ゲートパッド117を含む前記基板上に窒化シリコン及び酸化シリコンのような無機絶縁物質119a、純粋アモルファスシリコンのような真性半導体物質121a、不純物が添加されたシリコンのような不純物半導体物質123a及びクロムを含む第２金属を連続に蒸着する。第２マスク工程で、前記第２金属をパターニングしてソース電極133、ドレイン電極143、ソースバス配線135及びソースパッド137を形成する。前記ソース電極133は、前記ゲート電極113の一部に重畳され、その間に前記半導体物質121a、前記不純物半導体物質123a及び前記無機絶縁物質119aが構成される。前記ドレイン電極143は、前記ソース電極133と隔てて対向し、前記ゲート電極113の一部に重畳され、その間に前記半導体物質121a、前記不純物半導体物質123a及び前記無機絶縁物質119aが構成される。前記ソースバス配線135は、行方向で前記ソース電極133に連結される。前記ソースパッド137は、前記ソースバス配線135の終端に形成されている（図６（ｂ））。
【００５０】
前記不純物半導体物質123aの露出された部分をドライエッチングによって除去して不純物半導体層123を形成する（図６（ｃ））。
【００５１】
第３マスク工程で、前記真性半導体物質121a及び前記無機絶縁物質119aをパターニングして前記ゲート電極113上でチャンネル層として役割をする半導体層121を形成する。そして、同時に前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出され、その下に前記不純物半導体物質123a及び前記半導体物質121aのダミー薄膜層は残る（図７（ａ））。
【００５２】
BCB（ベンゾシクロブテンbenzocyclobutene）のような有機物質を前記ソース電極133、前記ソースバス配線135及び前記ソースパッド137を含む前記基板111の上に塗布して有機保護層139を形成する。第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆っている前記有機保護層139の一部の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆っている前記有機保護層139の一部の除去によって前記ゲートパッド117を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139の一部の除去によって前記ソースパッド137を露出させて形成する（図７（ｂ））。
【００５３】
前記保護層139を含む前記基板上にITO（Indium Tin Oxide）を蒸着し、第５マスク工程で、パターンして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結される。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117に連結されている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図７（ｃ））。
【００５４】
本実施の形態の第３マスク工程の前記半導体層121及び前記ゲート絶縁層119aをエッチングして除去する際に、ウエットエッチングを行うと、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137等が位置する前記金属層の下にアンダーカッティング層が発生する。従って、段差が発生した表面に蒸着を行うと、前記アンダーカット部で断線が発生する。
【００５５】
しかし、本発明の実施の形態によりBCBのような有機絶縁物質を蒸着して有機絶縁層139を形成すると、段差が解消されて基板全面に平坦な表面が形成される。前記有機絶縁層139のため、その後に形成される前記画素電極153及び前記パッド連結端子157、177は、断線のような不良は発生しない（図８（ａ）及び図８（ｂ））。
【００５６】
実施の形態２実施の形態１により、前記半導体層121の表面の一部は、BCBから成る前記有機保護層139にコンタクトされている（図７（ｃ））。この場合は、前記有機物質139と前記半導体層121との界面が不安定であるため、前記半導体層を含む前記TFTの作用に影響を及ぼす。
【００５７】
前述した問題を解決するための本実施の形態の方法は、次の如くである。本実施の形態は、実施の形態１の図７（ａ）までは同一であるので省略し、その次の製造方法を図９（ａ）〜図９（ｃ）を参照して説明する。
【００５８】
前記実施の形態１の第２マスク工程で、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137の形成の後（図６（ａ））、窒化シリコン及び酸化シリコン等から成る無機絶縁物質119a及び真性半導体物質121aを第３マスク工程でパターニングして前記ゲート電極113上にチャンネル層として役割する半導体層121を形成する。同時に、前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出させ、その下にはダミー薄膜層の不純物半導体物質123a及び真性半導体物質121aが残る（図９（ａ））。
【００５９】
そして、窒化シリコン及び酸化シリコンのような無機絶縁物質を前記基板上に蒸着して無機保護層239を形成する。さらに、前記無機保護層239を含む前記基板上にBCB、PFCB及びフッ素が添加されたパラキシレン（para-xylene）のような有機物質を蒸着して有機保護層139を形成する。続いて、第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆っている前記有機保護層139及び前記無機保護層239の一部の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆っている前記有機保護層139及び前記無機保護層239の一部の除去によって前記ゲートパッド117の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139及び前記無機保層239の一部の除去によって前記ソースパッド137の一部を露出させて形成する（図９（ｂ））。
【００６０】
次に、前記有機保護層139を含む前記基板上にITO(Indium Tin Oxide)を蒸着し、第５マスク工程でパターンして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143にコンタクトされている。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117にコンタクトされている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137にコンタクトされている（図９（ｃ））。
【００６１】
実施の形態３前記実施の形態２のBCBのような有機物質から成る有機保護層139を形成する前に、窒化シリコン、又は酸化シリコンから成る無機保護層239を前記半導体層121が露出される部分だけを覆うように形成することが可能である。本実施の形態は、実施の形態１の図７（ａ）の以後の製造工程を、図１０（ａ）〜図１０（ｃ）を参照して説明する。
【００６２】
第３マスク工程で、窒化シリコン、又は酸化シリコンを含む前記無機絶縁物質119a及び前記真性半導体物質121aをパターンして前記ゲート電極113上にチャンネル層として役割する半導体層121を形成する。そして、前記全基板上に窒化シリコン、又は酸化シリコンを含む無機物質を蒸着する。第４マスク工程で、前記無機膜をパターンして前記ソース電極133と前記ドレイン電極143との間の前記半導体層121が露出された部分だけを覆う無機保護層239を形成する（図１０（ａ））。
【００６３】
前記ソース、ドレイン電極及び前記無機保護層239を含む前記全基板の上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。第５マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する（図１０（ｂ））。
【００６４】
前記有機保護層139を含む前記基板上にITOを蒸着し、第６マスク工程で画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する（図１０（ｃ））。
【００６５】
実施の形態４本実施の形態には、前記半導体層121とBCBから成る前記有機保護層139とのコンタクトの不良を解決するために他の製造方法を提供する。以下に図１１（ａ）〜図１１（ｃ）を参照して説明する。前記実施の形態１の第３マスク工程のような方法で窒化シリコン、又は酸化シリコンを含む前記無機絶縁物質119a、前記真性半導体物質121aをパターンしてチャンネルとして役割する半導体層121を形成する。この時、前記ゲートパッド117及び前記ソースパッド137が完全に露出される（図７（ａ））。続いて、前記ソース電極133と前記ドレイン電極143との間に露出された前記半導体層121の表面に、Ｎ2ガスを使用してプラズマ処理して窒化シリコン層339を形成する。前記半導体層121上に形成される窒化シリコン層339は、以後に塗布される有機物質との良いコンタクトを提供する（図１１（ａ））。
【００６６】
前記ソース電極133及び前記ドレイン電極143を含む前記基板上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。そして、第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆う前記有機保護層139の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆う前記有機保護層139の除去によって前記ゲートパッド117の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139の除去によって前記ソースパッド137の一部を露出させて形成する（図１１（ｂ））。
【００６７】
前記有機保層139を含む前記基板の上にITOを蒸着し、第５マスク工程でパターニングして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結されている。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117に連結されている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図１１（ｃ））。
【００６８】
実施の形態５
前記実施の形態１に比べて本実施の形態には、ゲートパッドを覆う前記有機保護層をパターニングする時、前記ゲートパッドコンタクトホールを形成しなくてゲートパッドを完全に露出させる。従って、前記ゲートコンタクトホールの側壁部分からの蒸着不良によるゲートパッド連結端子の断線を防ぐことができる。本実施の形態は、図１０（ａ）〜図１２（ｃ）を参照して説明する。
【００６９】
前記実施の形態１の第２マスク工程のような方法で、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137を形成する（図６（ｃ））。次に、第３マスク工程で窒化シリコン及び酸化シリコンから成る前記無機絶縁層119a、前記真性半導体物質121aをパターンして前記ゲート電極113の上にチャンネル層として役割する半導体層121を形成する。同時に、前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出され、その下にあるダーミ薄膜層の不純物物質123a及び前記半導体層121aは残る（図１２（ａ））。
【００７０】
前記ソース及びドレイン電極を含む前記基板上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。そして、第４マスク工程で前記有機保護層をパターニングしてドレインコンタクトホール161及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆う前記有機保護層139の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆う前記有機保護層139の除去によって前記ソースパッド137の一部を露出させて形成する。同時に、前記ゲートパッド117は、前記ゲートパッドを覆っている前記有機保護層139を除去し、露出して形成する（図１２（ｂ））。
【００７１】
前記有機保護層139を含む前記基板の上にITOを蒸着し、第５マスク工程でパターニングして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結されている。前記ゲートパッド連結端子157は、前記実施の形態１等のようにゲートパッドコンタクトホール163の形成無しに前記ゲートパッド117に連結される。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図１２（ｃ））。
【００７２】
又、本実施の形態を、実施の形態２〜４のアクティブパネルの製造方法に適用することも可能である。
【００７３】
ゲートパッドは、有機保護層の除去によって露出されているため、ゲートパッドコンタクトホールを別に形成する必要がない。さらに、これをソースパッドに、又はソースパッド及びゲートパッドにも適用させることが可能である。
【００７４】
【発明の効果】
本発明は、液晶表示装置の製造方法を単純化させることによって液晶表示装置の歩留まりを向上させる。又、本発明は、有機膜を用いて液晶表示装置のパターン膜の断線を防ぐ。また、本発明は、画素電極を形成するとき、断線のような不良の発生を防止する。
【図面の簡単な説明】
【図１】 従来のアクティブパネルの構造を示す拡大平面図である。
【図２】 従来のアクティブパネルの製造工程を示す断面図である。
【図３】 従来のアクティブパネルの製造工程を示す断面図である（続き）。
【図４】 従来のアクティブパネルにおいて、アンダーカットによる断線を示す拡大断面図である。
【図５】 本発明の実施の形態によるアクティブパネルの構造を示す拡大平面図である。
【図６】 本発明の実施の形態によるアクティブパネルの製造工程を示す断面図である。
【図７】 本発明の実施の形態によるアクティブパネルの製造工程を示す断面図である（続き）。
【図８】 本発明によるアクティブパネルにおいて、アンダーカットによる断線を解消した構造を示す断面図である。
【図９】 本発明の他の実施の形態による無機保護層を含むアクティブパネルの製造工程を示す断面図である。
【図１０】 本発明の他の実施の形態による無機保護層を含むアクティブパネルの製造工程を示す断面図である。
【図１１】 本発明の他の実施の形態によるＮ２プラズマ処理を含むアクティブパネルの製造工程を示す断面図である。
【図１２】 本発明の他の実施の形態により完全に露出されたゲートパッドを含むアクティブパネルの製造工程を示す断面図である。
【符号の説明】
11、111 基板
13、113 ゲート電極
15、115 ゲート配線
17、117 ゲートパッド
19、119 ゲート絶縁膜
19a、119a 無機絶縁物質
21、121 半導体層
21a、121a 半導体物質
23、123 不純物半導体層
23a、123a 不純物半導体物質
33、133 ソース電極
43、143 ドレイン電極
35、135 ソース配線
37、137 ソースパッド
39、239 無機保護層
139 有機保護層
339 窒化シリコン膜
53、153 画素電極
57、157 ゲートパッド連結端子
77、177 ソースパッド連結端子
161 ドレインコンタクトホール
163 ゲートパッドコンタクトホール
165 ソースパッドコンタクトホール
【発明が属する技術分野】
本発明は、基板上に行列方式で配列された薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）と、該薄膜トランジスタに連結された画素電極を有するアクティブパネルを含む液晶表示装置（Active Matrix Liquid Crystal Display；AMLCD）及びその製造方法に関する。特に、本発明は、液晶表示装置の製造において、製造工程を単純化させ、ＬＣＤパネルの問題点を減らす方法に関する。
【０００２】
【従来の技術】
画像情報を画面に示す画面表示装置の中で今まで多く用いられているブラウン管表示装置（又は、Cathode Ray Tube（ＣＲＴ））は、薄型及び軽量のためにどの場所でも容易に使用が出来る薄膜型の平板表示装置で代替されつつある。特に、液晶表示装置は、表示解像度が他の平板装置より優れており、動画像を表現する際に、その品質はブラウン管に比肩する程に反応速度が早いため、最も活発な開発研究が行われている。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用したことである。液晶の構造が細長いためにその分子配列は方向性と分極性を有しており、その液晶分子に人為的に電場を印加して分子配列の方向を調節することが出来る。従って、配向方向を任意に調節すると、液晶の光学的異方性による液晶分子の配列方向に沿って光を透過、又は遮断させることが出来、画面表示装置に応用できる。現在には、薄膜トランジスタとそれに連結されている画素電極とが行列方式で配列された能動マトリクス液晶表示装置は、優れた画質と自然色を提供するので、最も注目されている製品である。一般的な液晶表示装置の構造を詳しく調べて見れば、次の如くである。
【０００４】
液晶表示装置は、いろいろな素子が設けられた二つのパネルが対向し、その間に液晶層が介されている形状である。液晶表示装置の一方のパネルには、色を現す複数個の素子が構成されており、これを一般的にカラーフィルターパネルと称する。カラーフィルターパネルには、透明基板上に行列方式で設けられた画素の位置に沿って赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターが順次に配列されている。前記カラーフィルターの間には、非常に細い網模様のブラックマトリクスが形成されている。それは、各々色の間で混合色が現れることを防止するためである。又、カラーフィルター全面に共通電極が形成されている。共通電極は、液晶に印加する電気場を形成する一方の電極としての役割をする。
【０００５】
液晶表示装置の他方のパネルには、液晶を駆動するために電気場を発生させるスイッチ素子及び、複数個の配線が形成されており、これを一般的にアクティブパネルと称する。アクティブパネルには、透明基板上に行列方式で設けられた画素の位置に合わせて画素電極が形成されている。前記画素電極は、カラーフィルターパネルに形成されている共通電極と対向して液晶に印加される電気場を形成する他方の電極としての役割をする。複数個の前記画素電極の水平配列方向に沿って信号配線が形成されており、垂直配列方向に沿っては、データ配線が形成されている。そして、前記画素電極の一部には、前記画素電極に電気場信号を印加する前記薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は、信号配線（ゲート配線）に連結されており、ソース電極はデータ配線（ソース配線）に連結されている。そして、前記薄膜トランジスタのドレイン電極は、前記画素電極に連結されている。又、前記ゲート配線と前記ソース配線の端には、外部から印加される信号を受け取る終端端子（Terminal）であるパットが形成されている。
【０００６】
ゲートパットに電気的信号を印加すると、ゲート配線に沿ってゲート電極に印加され、前記ゲート電極に印加された信号に沿ってソース電極に印加されたデータ信号がドレイン電極を通して画素電極に表示するか、しないかが決められる。従って、前記ゲート電極の信号を調節することによって、前記データ信号印加を調節することが出来る。従って、前記ドレイン電極に連結されている前記画素電極にデータ信号を人為的に伝達することが出来るようになる。即ち、前記薄膜トランジスタは、画素電極を駆動するスイッチとしての役割をする。
【０００７】
このように作られた二つのパネルが一定間隔（“セルギャップ（Cell Gap）”と称する）を隔てて対向して貼り合わせられ、その間に液晶物質が注入される。又、貼り合わせられた前記パネルの両方面に偏光板を付着させ、液晶表示装置の一部分である液晶パネルが完成される。
【０００８】
液晶表示装置を構成する液晶パネルを製造する工程は、非常に複雑な工程から構成されている。特に、薄膜トランジスタが形成されているアクティブパネルを製造するには、多くの工程が要求される。完成された製品の性能は、このように複雑な製造工程で決定されるが、可能な限り工程が簡単であれば、不良の発生確率が少なくなる。前記アクティブパネルには、液晶表示装置の性能を決定する重要な素子が多く形成されているため、製造工程を単純化することによって良い製品を生産することができる。先ず、アクティブパネルの平面図を示す図１と、図１のII−IIに沿った製造工程を示す図２（ａ）〜図３（ｃ）を参照して、従来のアクティブパネルの製造方法について説明する。
【０００９】
透明ガラス基板11上に第１金属を蒸着し、第１マスク工程でパターンしてゲート電極13、ゲート配線15及びゲートパッド17を形成する（図２（ａ））。
【００１０】
前記第１金属を含む基板の全面に窒化シリコン、又は酸化シリコンのような絶縁物質19ａ、真性半導体物質21a、不純物が添加された半導体物質23a及び第２金属を連続に蒸着する。そして、第２マスク工程で前記第２金属をパターンしてソース電極33、ドレイン電極43、ソースバス配線35及びソースパッド37を形成する（図２（ｂ））。
【００１１】
前記ソース電極33、ドレイン電極43、ソースバス配線35及びソースパッド37をマスクとして、前記不純物半導体物質23ａの露出された部分を除去して不純物半導体層23を形成する。この工程には、マスクの追加なしに、前記ソース電極33と前記ドレイン電極43との間に位置されている前記不純物半導体物質を完全に除去する（図２（ｃ））。
【００１２】
次に、第３マスク工程で前記絶縁物質19ａ及び前記不純物半導体物質21ａを同時に除去して前記ゲート電極13上の活動領域として役割をする半導体層21及び絶縁層19を形成する。即ち、前記ソースバス配線35及び前記ソースパッド37の下の前記絶縁物質19ａ及び前記半導体物質21ａは残され、前記ゲートバス配線15及び前記ゲートパッド17を覆う前記絶縁物質19ａ及び前記半導体物質21ａは完全に除去される（図３（ａ））。
【００１３】
前記ソース電極33、前記ドレイン電極43、前記ゲートパッド37を含む前記基板の全面に窒化シリコン、又は酸化シリコンのような絶縁物質を蒸着して無機保護層39を形成する。前記保護層39を、第４マスク工程でパターンして前記ドレイン電極43、前記ゲートパッド17及び前記ソースパッド37を露出させてドレインコンタクトホール61、ゲートパッドコンタクトホール63及びソースパッドコンタクトホール65を形成する（図３（ｂ））。
【００１４】
前記保護層39上にＩＴＯ(Induim Tin Oxide)を蒸着し、パターニングして画素電極53、ゲートパッド連結端子57及びソースパッド連結端子77を形成する。前記画素電極53は、前記ドレイン電極43に連結されており、前記ゲートパッド連結端子57は、前記ゲートパッドコンタクトホール63を通して前記ゲートパッド17に連結されている。又、前記ソースパッド連結端子77は、前記ソースパッドコンタクトホール65を通して前記ソースパッド37に連結されている（図３（ｃ））。
【００１５】
又、前記ゲートパッド17が他の方法で形成され、又他の構成要素が前記構造に追加形成される場合には、マスク工程の追加が要求されることもある。
【００１６】
従来のアクティブパネルの製造方法において、前記画素電極53と前記ドレイン電極43が連結される位置に段差が形成されているので、前記画素電極53を形成するために酸化インジウム膜を蒸着する時、酸化インジウム膜に断線が発生する。前記段差は前記半導体層21、前記不純物半導体層23及び前記ゲート絶縁層19のエッジを超えて突出する前記ドレイン電極43によって形成されたものである（図４（ａ）及び（ｂ））。前記半導体物質21a、前記不純物半導体物質23a及び前記ゲート絶縁層19を連続的にエッチングする（図３（ａ））間に、アンダーカッティングが発生し、段差が形成される。その結果、ＬＤで表示された位置で前記画素電極の断線が生じる（図４（ｂ））。前記画素電極53の断線は、アクティブパネルの歩留まりを低下させる。
【００１７】
【発明が解決しようとする問題】
従って、前述した問題点を解決するために、本発明は、液晶表示装置の製造工程を単純化させることを目的とする。
【００１８】
又、本発明は、液晶表示装置の製造において、Ｎ2ガスを使用するプラズマ処理、又は無機保護層を追加することによって不良を減少させることを目的とする。
【００１９】
又、画素電極を形成するとき、断線のような不良が発生しないアクティブパネルを提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る液晶表示装置の製造方法は、基板上に第１導電層を形成する段階と、前記第１導電層上に絶縁層、真性半導体層、不純物半導体層及び第２導電層を連続的に形成する段階と、前記絶縁層及び前記真性半導体層をパターニングして前記第１導電層の一部を露出させる段階と、段差を解消するように前記第２導電層上に有機保護層を形成する段階と、前記第１導電層の一部及び前記第２導電層の一部に連結される第３導電層を形成する段階とを含む。
【００２１】
好ましくは、前記有機保護層の形成段階において、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００２２】
好ましくは、前記有機保護層の形成段階において、前記有機保護層に前記第１導電層の一部及び第２導電層の一部を露出させる複数のコンタクトホールを形成する段階を含む。
【００２３】
好ましくは、前記有機保護層に形成された前記コンタクトホールを通して前記第１導電層の一部及び前記第２導電層の一部に前記第３導電層が連結される。
【００２４】
好ましくは、前記不純物半導体層及び前記第２導電層の形成段階の後に、無機保護層を形成する段階を加える。
【００２５】
好ましくは、前記有機保護層の形成段階の前に、前記真性半導体物質上に窒素（Ｎ2）ガスでプラズマ処理を行う段階を加える。
【００２６】
この発明に係る液晶表示装置の製造方法は、基板の上に第１金属でゲート電極、ゲートバス配線及びゲートパッドを形成する段階と、前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドの上に絶縁層、真性半導体層、不純物半導体層及び第２導電層を連続的に形成する段階と、前記第２導電層及び前記不純物半導体層をパターニングしてソース電極、ドレイン電極、ソースバス配線、ソースパッド及び不純物半導体層を形成する段階と、前記絶縁層及び前記真性半導体層をパターニングしてチャネル層として機能する半導体層、ゲート絶縁層及びゲートパッドを形成する段階と、少なくとも前記ソース電極上の段差を解消するように有機保護層を形成する段階とを含む。
【００２７】
好ましくは、前記有機保護層をパターニングして前記ドレイン電極の一部、前記ゲートパッドの一部及び前記ソースパッドの一部を露出させる段階と、前記有機保護層の上に第３導電物質から成る画素電極、ゲートパッド連結端子及びソースパッド連結端子を形成する段階とを加える。
【００２８】
好ましくは、前記有機保護層をパターニングする段階において、前記ゲートパッドを完全に露出させる。
【００２９】
好ましくは、前記真性半導体層及び前記絶縁層の除去によって前記ゲートパッドを完全に露出させる。
【００３０】
好ましくは、チャネル層として機能する半導体層、ゲート絶縁層及びゲートパッドを形成した後に、チャネル層として機能する前記半導体層を保護する無機保護層を形成する段階を加える。
【００３１】
好ましくは、前記ソース電極と前記ドレイン電極との間が露出された前記半導体層の部分を覆うように前記無機保護層を形成する。
【００３２】
好ましくは、前記有機保護層の形成段階の前に、窒素（Ｎ2）ガスを使用してプラズマ処理を行い、チャネル層として機能する前記半導体層を保護する保護層を形成する段階を加える。
【００３３】
この発明に係る液晶表示装置は、基板と、前記基板上に形成された第１導電層と、前記第１導電層上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された不純物半導体層と、前記不純物半導体層上に形成された第２導電層と、前記第２導電層上に段差を解消するように形成された有機保護層と、前記第１導電層及び前記第２導電層に接触する第３導電層とを備える。
【００３４】
好ましくは、前記有機保護層は、前記第２導電層の一部及び前記第１導電層の一部だけ露出させる複数のコンタクトホールを含む。
【００３５】
好ましくは、前記第３導電層は、前記有機保護層のコンタクトホールを通して前記第１導電層及び前記第２導電層に接触する。
【００３６】
好ましくは、前記半導体層と前記有機保護層との間に無機保護層を備える。
【００３７】
好ましくは、前記半導体層と前記有機保護層との間の界面に窒化シリコンの薄膜層を備える。
【００３８】
好ましくは、前記有機保護層は、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００３９】
この発明に係る液晶表示装置は、基板と、前記基板上に形成されたゲート電極、ゲートバス配線及びゲートパッドと、前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドの上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上に形成された不純物半導体層と、前記不純物半導体層上に形成されたソース電極、ドレイン電極、ソースバス配線配線及びソースパッドと、前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドの上に段差を解消するように形成されるとともに、前記ドレイン電極の一部分、前記ゲートパッドの一部分及び前記ソースパッドの一部分を露出させるコンタクトホールを有する有機保護層と、前記有機保護層上に形成され、前記コンタクトホールを通して前記ドレイン電極に連結された画素電極、前記ゲートパッドに連結されたゲートパッド連結端子及び前記ソースパッドに連結されたソースパッド連結端子とを備える。
【００４０】
好ましくは、前記ゲート絶縁層は、前記ゲート電極及び前記ゲートバス配線を覆っており、前記ゲートパッドは、露出されている。
【００４１】
好ましくは、前記半導体層と前記有機保護層との間に無機保護層を備える。
【００４２】
好ましくは、前記無機保護層は、前記半導体層のうちの前記ソース電極と前記ドレイン電極との間で露出された部分を覆う。
【００４３】
好ましくは、前記半導体層と前記有機保護層との界面に窒化シリコンから成る薄膜層を備える。
【００４４】
好ましくは、前記有機保護層は、前記有機保護層は、ベンゾシクロブテン(BCB:benzocyclobutene）、PFCB（perfluorocyclobutane）及びフッ素が添加されたパラキシレン（para-xylene）のうちの少なくとも一つを含む。
【００４５】
【発明の実施の形態】
本発明の実施の形態によるアクティブパネルの製造方法は、次の如くである。
【００４６】
基板上に第１金属を蒸着し、パターニングしてゲート電極、ゲートバス配線及びゲートパッドを形成する。前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドを含む前記基板上に第１絶縁物質、半導体物質、不純物が添加された半導体物質及び第２金属を連続に蒸着する。そして、前記第２金属をパターニングしてソース電極、ドレイン電極、ソースバス配線及びソースパッドを形成する。前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドをマスクとして、前記不純物半導体層の露出された部分を除去する。前記半導体物質及び前記第１絶縁物質をパターニングして半導体層及びゲート絶縁層を形成する。前記ソース電極、前記ドレイン電極、前記ソースバス配線及び前記ソースパッドを含む前記基板の一部分上に有機物質をコーティングして保護層を形成する。前記保護層をパターニングして前記ドレイン電極、前記ゲートパッド及び前記ソースパッド上に各々のコンタクトホールを形成する。前記保護層を含む前記基板上に透明導電物質を蒸着し、パターニングして画素電極、ゲートパッド連結端子及びソースパッド連結端子を形成する。
【００４７】
本発明によるアクティブパネルの製造方法について、一層詳細に図を参照して以下に説明する。図５は、本発明の実施の形態によるアクティブパネルの構造を示す拡大平面図である。図６（ａ）〜図７（ｃ）は、図５のＶ−Ｖ線に沿ったアクティブパネルの製造工程を示す断面図である。
【００４８】
実施の形態１
基板111上にアルミニウムを含む第１金属を蒸着し、第１マスク工程でパターニングしてゲート電極113、ゲートバス配線115及びゲートパッド117を形成する。前記ゲート電極113は、マトリクス状で配列された画素のコーナーに形成される。前記ゲートバス配線115は、列方向で前記ゲート電極113に連結される。前記ゲートパッド117は、前記ゲート配線115の終端に形成され、外部の駆動回路の端子に連結される（図６（ａ））。
【００４９】
前記ゲート電極113、前記ゲートバス配線115及び前記ゲートパッド117を含む前記基板上に窒化シリコン及び酸化シリコンのような無機絶縁物質119a、純粋アモルファスシリコンのような真性半導体物質121a、不純物が添加されたシリコンのような不純物半導体物質123a及びクロムを含む第２金属を連続に蒸着する。第２マスク工程で、前記第２金属をパターニングしてソース電極133、ドレイン電極143、ソースバス配線135及びソースパッド137を形成する。前記ソース電極133は、前記ゲート電極113の一部に重畳され、その間に前記半導体物質121a、前記不純物半導体物質123a及び前記無機絶縁物質119aが構成される。前記ドレイン電極143は、前記ソース電極133と隔てて対向し、前記ゲート電極113の一部に重畳され、その間に前記半導体物質121a、前記不純物半導体物質123a及び前記無機絶縁物質119aが構成される。前記ソースバス配線135は、行方向で前記ソース電極133に連結される。前記ソースパッド137は、前記ソースバス配線135の終端に形成されている（図６（ｂ））。
【００５０】
前記不純物半導体物質123aの露出された部分をドライエッチングによって除去して不純物半導体層123を形成する（図６（ｃ））。
【００５１】
第３マスク工程で、前記真性半導体物質121a及び前記無機絶縁物質119aをパターニングして前記ゲート電極113上でチャンネル層として役割をする半導体層121を形成する。そして、同時に前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出され、その下に前記不純物半導体物質123a及び前記半導体物質121aのダミー薄膜層は残る（図７（ａ））。
【００５２】
BCB（ベンゾシクロブテンbenzocyclobutene）のような有機物質を前記ソース電極133、前記ソースバス配線135及び前記ソースパッド137を含む前記基板111の上に塗布して有機保護層139を形成する。第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆っている前記有機保護層139の一部の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆っている前記有機保護層139の一部の除去によって前記ゲートパッド117を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139の一部の除去によって前記ソースパッド137を露出させて形成する（図７（ｂ））。
【００５３】
前記保護層139を含む前記基板上にITO（Indium Tin Oxide）を蒸着し、第５マスク工程で、パターンして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結される。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117に連結されている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図７（ｃ））。
【００５４】
本実施の形態の第３マスク工程の前記半導体層121及び前記ゲート絶縁層119aをエッチングして除去する際に、ウエットエッチングを行うと、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137等が位置する前記金属層の下にアンダーカッティング層が発生する。従って、段差が発生した表面に蒸着を行うと、前記アンダーカット部で断線が発生する。
【００５５】
しかし、本発明の実施の形態によりBCBのような有機絶縁物質を蒸着して有機絶縁層139を形成すると、段差が解消されて基板全面に平坦な表面が形成される。前記有機絶縁層139のため、その後に形成される前記画素電極153及び前記パッド連結端子157、177は、断線のような不良は発生しない（図８（ａ）及び図８（ｂ））。
【００５６】
実施の形態２実施の形態１により、前記半導体層121の表面の一部は、BCBから成る前記有機保護層139にコンタクトされている（図７（ｃ））。この場合は、前記有機物質139と前記半導体層121との界面が不安定であるため、前記半導体層を含む前記TFTの作用に影響を及ぼす。
【００５７】
前述した問題を解決するための本実施の形態の方法は、次の如くである。本実施の形態は、実施の形態１の図７（ａ）までは同一であるので省略し、その次の製造方法を図９（ａ）〜図９（ｃ）を参照して説明する。
【００５８】
前記実施の形態１の第２マスク工程で、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137の形成の後（図６（ａ））、窒化シリコン及び酸化シリコン等から成る無機絶縁物質119a及び真性半導体物質121aを第３マスク工程でパターニングして前記ゲート電極113上にチャンネル層として役割する半導体層121を形成する。同時に、前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出させ、その下にはダミー薄膜層の不純物半導体物質123a及び真性半導体物質121aが残る（図９（ａ））。
【００５９】
そして、窒化シリコン及び酸化シリコンのような無機絶縁物質を前記基板上に蒸着して無機保護層239を形成する。さらに、前記無機保護層239を含む前記基板上にBCB、PFCB及びフッ素が添加されたパラキシレン（para-xylene）のような有機物質を蒸着して有機保護層139を形成する。続いて、第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆っている前記有機保護層139及び前記無機保護層239の一部の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆っている前記有機保護層139及び前記無機保護層239の一部の除去によって前記ゲートパッド117の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139及び前記無機保層239の一部の除去によって前記ソースパッド137の一部を露出させて形成する（図９（ｂ））。
【００６０】
次に、前記有機保護層139を含む前記基板上にITO(Indium Tin Oxide)を蒸着し、第５マスク工程でパターンして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143にコンタクトされている。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117にコンタクトされている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137にコンタクトされている（図９（ｃ））。
【００６１】
実施の形態３前記実施の形態２のBCBのような有機物質から成る有機保護層139を形成する前に、窒化シリコン、又は酸化シリコンから成る無機保護層239を前記半導体層121が露出される部分だけを覆うように形成することが可能である。本実施の形態は、実施の形態１の図７（ａ）の以後の製造工程を、図１０（ａ）〜図１０（ｃ）を参照して説明する。
【００６２】
第３マスク工程で、窒化シリコン、又は酸化シリコンを含む前記無機絶縁物質119a及び前記真性半導体物質121aをパターンして前記ゲート電極113上にチャンネル層として役割する半導体層121を形成する。そして、前記全基板上に窒化シリコン、又は酸化シリコンを含む無機物質を蒸着する。第４マスク工程で、前記無機膜をパターンして前記ソース電極133と前記ドレイン電極143との間の前記半導体層121が露出された部分だけを覆う無機保護層239を形成する（図１０（ａ））。
【００６３】
前記ソース、ドレイン電極及び前記無機保護層239を含む前記全基板の上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。第５マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する（図１０（ｂ））。
【００６４】
前記有機保護層139を含む前記基板上にITOを蒸着し、第６マスク工程で画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する（図１０（ｃ））。
【００６５】
実施の形態４本実施の形態には、前記半導体層121とBCBから成る前記有機保護層139とのコンタクトの不良を解決するために他の製造方法を提供する。以下に図１１（ａ）〜図１１（ｃ）を参照して説明する。前記実施の形態１の第３マスク工程のような方法で窒化シリコン、又は酸化シリコンを含む前記無機絶縁物質119a、前記真性半導体物質121aをパターンしてチャンネルとして役割する半導体層121を形成する。この時、前記ゲートパッド117及び前記ソースパッド137が完全に露出される（図７（ａ））。続いて、前記ソース電極133と前記ドレイン電極143との間に露出された前記半導体層121の表面に、Ｎ2ガスを使用してプラズマ処理して窒化シリコン層339を形成する。前記半導体層121上に形成される窒化シリコン層339は、以後に塗布される有機物質との良いコンタクトを提供する（図１１（ａ））。
【００６６】
前記ソース電極133及び前記ドレイン電極143を含む前記基板上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。そして、第４マスク工程で、前記有機保護層139をパターンしてドレインコンタクトホール161、ゲートパッドコンタクトホール163及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆う前記有機保護層139の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ゲートパッドコンタクトホール163は、前記ゲートパッド117を覆う前記有機保護層139の除去によって前記ゲートパッド117の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆っている前記有機保護層139の除去によって前記ソースパッド137の一部を露出させて形成する（図１１（ｂ））。
【００６７】
前記有機保層139を含む前記基板の上にITOを蒸着し、第５マスク工程でパターニングして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結されている。前記ゲートパッド連結端子157は、前記ゲートパッドコンタクトホール163を通して前記ゲートパッド117に連結されている。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図１１（ｃ））。
【００６８】
実施の形態５
前記実施の形態１に比べて本実施の形態には、ゲートパッドを覆う前記有機保護層をパターニングする時、前記ゲートパッドコンタクトホールを形成しなくてゲートパッドを完全に露出させる。従って、前記ゲートコンタクトホールの側壁部分からの蒸着不良によるゲートパッド連結端子の断線を防ぐことができる。本実施の形態は、図１０（ａ）〜図１２（ｃ）を参照して説明する。
【００６９】
前記実施の形態１の第２マスク工程のような方法で、前記ソース電極133、前記ドレイン電極143及び前記ソースパッド137を形成する（図６（ｃ））。次に、第３マスク工程で窒化シリコン及び酸化シリコンから成る前記無機絶縁層119a、前記真性半導体物質121aをパターンして前記ゲート電極113の上にチャンネル層として役割する半導体層121を形成する。同時に、前記ゲートパッド117を完全に露出させる。前記ソースパッド137も完全に露出され、その下にあるダーミ薄膜層の不純物物質123a及び前記半導体層121aは残る（図１２（ａ））。
【００７０】
前記ソース及びドレイン電極を含む前記基板上にBCBのような有機絶縁物質を塗布して有機保護層139を形成する。そして、第４マスク工程で前記有機保護層をパターニングしてドレインコンタクトホール161及びソースパッドコンタクトホール165を形成する。前記ドレインコンタクトホール161は、前記ドレイン電極143を覆う前記有機保護層139の除去によって前記ドレイン電極143の一部を露出させて形成する。前記ソースパッドコンタクトホール165は、前記ソースパッド137を覆う前記有機保護層139の除去によって前記ソースパッド137の一部を露出させて形成する。同時に、前記ゲートパッド117は、前記ゲートパッドを覆っている前記有機保護層139を除去し、露出して形成する（図１２（ｂ））。
【００７１】
前記有機保護層139を含む前記基板の上にITOを蒸着し、第５マスク工程でパターニングして画素電極153、ゲートパッド連結端子157及びソースパッド連結端子177を形成する。前記画素電極153は、前記ドレインコンタクトホール161を通して前記ドレイン電極143に連結されている。前記ゲートパッド連結端子157は、前記実施の形態１等のようにゲートパッドコンタクトホール163の形成無しに前記ゲートパッド117に連結される。前記ソースパッド連結端子177は、前記ソースパッドコンタクトホール165を通して前記ソースパッド137に連結されている（図１２（ｃ））。
【００７２】
又、本実施の形態を、実施の形態２〜４のアクティブパネルの製造方法に適用することも可能である。
【００７３】
ゲートパッドは、有機保護層の除去によって露出されているため、ゲートパッドコンタクトホールを別に形成する必要がない。さらに、これをソースパッドに、又はソースパッド及びゲートパッドにも適用させることが可能である。
【００７４】
【発明の効果】
本発明は、液晶表示装置の製造方法を単純化させることによって液晶表示装置の歩留まりを向上させる。又、本発明は、有機膜を用いて液晶表示装置のパターン膜の断線を防ぐ。また、本発明は、画素電極を形成するとき、断線のような不良の発生を防止する。
【図面の簡単な説明】
【図１】 従来のアクティブパネルの構造を示す拡大平面図である。
【図２】 従来のアクティブパネルの製造工程を示す断面図である。
【図３】 従来のアクティブパネルの製造工程を示す断面図である（続き）。
【図４】 従来のアクティブパネルにおいて、アンダーカットによる断線を示す拡大断面図である。
【図５】 本発明の実施の形態によるアクティブパネルの構造を示す拡大平面図である。
【図６】 本発明の実施の形態によるアクティブパネルの製造工程を示す断面図である。
【図７】 本発明の実施の形態によるアクティブパネルの製造工程を示す断面図である（続き）。
【図８】 本発明によるアクティブパネルにおいて、アンダーカットによる断線を解消した構造を示す断面図である。
【図９】 本発明の他の実施の形態による無機保護層を含むアクティブパネルの製造工程を示す断面図である。
【図１０】 本発明の他の実施の形態による無機保護層を含むアクティブパネルの製造工程を示す断面図である。
【図１１】 本発明の他の実施の形態によるＮ２プラズマ処理を含むアクティブパネルの製造工程を示す断面図である。
【図１２】 本発明の他の実施の形態により完全に露出されたゲートパッドを含むアクティブパネルの製造工程を示す断面図である。
【符号の説明】
11、111 基板
13、113 ゲート電極
15、115 ゲート配線
17、117 ゲートパッド
19、119 ゲート絶縁膜
19a、119a 無機絶縁物質
21、121 半導体層
21a、121a 半導体物質
23、123 不純物半導体層
23a、123a 不純物半導体物質
33、133 ソース電極
43、143 ドレイン電極
35、135 ソース配線
37、137 ソースパッド
39、239 無機保護層
139 有機保護層
339 窒化シリコン膜
53、153 画素電極
57、157 ゲートパッド連結端子
77、177 ソースパッド連結端子
161 ドレインコンタクトホール
163 ゲートパッドコンタクトホール
165 ソースパッドコンタクトホール
Claims (5)
- 基板の上に第１金属でゲート電極、ゲートバス配線及びゲートパッドを形成する段階と、
前記ゲート電極、前記ゲートバス配線及び前記ゲートパッドの上に無機絶縁層、真性半導体層、不純物半導体層及び第２導電層を連続的に形成する段階と、
前記第２導電層をパターニングしてソース電極、ドレイン電極、ソースバス配線及びソースパッドを形成して、前記不純物半導体層を露出させる段階と、
前記不純物半導体層の露出された部分をドライエッチングによって除去する段階と、
前記真性半導体層及び前記無機絶縁層をウエットエッチングすることによって、チャンネル層として役割をする半導体層、ゲート絶縁層を形成するとともに、前記ソースバス配線及びソースパッドの下に、 前記真性半導体層及び前記無機絶縁層を残し、また、前記ゲートパッドを露出させ、同時に、ドレイン電極が前記半導体層及びゲート絶縁層のエッジを超えて突出することによって、段差を形成させる段階と、
前記真性半導体層及び前記無機絶縁層をパターニングにより前記基板との間に形成された段差を解消するように、前記半導体層及びゲート絶縁層のエッジを超えて突出することによる前記段差が形成された前記ドレイン電極の上に有機保護層を形成する段階と、
前記有機保護層をパターニングして前記ドレイン電極の表面、前記ゲートパッドの表面及び前記ソースパッドの表面を露出させる段階と、前記有機保護層の上に第３導電物質から成る画素電極、ゲートパッド連結端子及びソースパッド連結端子を形成する段階とを加えることを特徴とする、を含む液晶表示装置の製造方法。 - 前記真性半導体物質及び前記無機絶縁物質をパターニングして前記ゲート電極上でチャンネル層として役割をする半導体層を形成すると同時に前記ゲートパッドを完全に露出させることを特徴とする、請求項１記載の液晶表示装置の製造方法。
- 前記有機保護層の形成段階の前に、チャネル層として機能する半導体層、ゲート絶縁層及びゲートパッドを形成した後に、チャネル層として機能する前記半導体層を保護する無機保護層を形成する段階を加えることを特徴とする、請求項１記載の液晶表示装置の製造方法。
- 前記ソース電極と前記ドレイン電極との間が露出された前記半導体層の部分を覆うように前記無機保護層を形成することを特徴とする、請求項３記載の液晶表示装置の製造方法。
- 前記有機保護層の形成段階の前に、窒素（Ｎ2）ガスを使用してプラズマ処理を行い、チャネル層として機能する前記半導体層を保護する保護層を形成する段階を加えることを特徴とする、請求項１記載の液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997-09367 | 1997-03-19 | ||
| KR1019970009367A KR100255592B1 (ko) | 1997-03-19 | 1997-03-19 | 액정 표시 장치 구조 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270710A JPH10270710A (ja) | 1998-10-09 |
| JP4364952B2 true JP4364952B2 (ja) | 2009-11-18 |
Family
ID=19500124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05033298A Expired - Lifetime JP4364952B2 (ja) | 1997-03-19 | 1998-03-03 | 液晶表示装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5883682A (ja) |
| JP (1) | JP4364952B2 (ja) |
| KR (1) | KR100255592B1 (ja) |
| DE (1) | DE19811624B4 (ja) |
| FR (1) | FR2761197B1 (ja) |
| GB (1) | GB2323472B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
| US6275278B1 (en) | 1996-07-19 | 2001-08-14 | Hitachi, Ltd. | Liquid crystal display device and method of making same |
| KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
| US6949417B1 (en) * | 1997-03-05 | 2005-09-27 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
| JP3656076B2 (ja) * | 1997-04-18 | 2005-06-02 | シャープ株式会社 | 表示装置 |
| KR100271039B1 (ko) * | 1997-10-24 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| US6900854B1 (en) * | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| KR100532025B1 (ko) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 광센서 및 그 제조방법_ |
| JP4709816B2 (ja) * | 1999-03-16 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板の製造方法 |
| KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
| KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100390456B1 (ko) * | 2000-12-13 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| US7095460B2 (en) | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| JP2002258768A (ja) * | 2001-03-02 | 2002-09-11 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| KR100476046B1 (ko) * | 2001-05-25 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 |
| KR100443831B1 (ko) * | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
| KR100869736B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| KR100853219B1 (ko) * | 2002-03-22 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100859521B1 (ko) * | 2002-07-30 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| TW560076B (en) * | 2002-09-27 | 2003-11-01 | Chi Mei Optoelectronics Corp | Structure and manufacturing method of thin film transistor |
| JP3880568B2 (ja) * | 2002-10-25 | 2007-02-14 | 鹿児島日本電気株式会社 | 液晶表示装置の製造方法 |
| KR100498543B1 (ko) | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP4737971B2 (ja) * | 2003-11-14 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
| TWI234043B (en) * | 2003-11-26 | 2005-06-11 | Hannstar Display Corp | Method of manufacturing liquid crystal display |
| US7223641B2 (en) * | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| KR101016284B1 (ko) * | 2004-04-28 | 2011-02-22 | 엘지디스플레이 주식회사 | Ｃｏｇ 방식 액정표시소자 및 그 제조방법 |
| JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
| KR101200883B1 (ko) | 2005-12-13 | 2012-11-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR101232063B1 (ko) * | 2006-08-16 | 2013-02-12 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 |
| CN102034751B (zh) * | 2009-09-24 | 2013-09-04 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101908113B1 (ko) * | 2009-11-16 | 2018-10-15 | 삼성전자 주식회사 | 전기활성 폴리머 엑츄에이터 및 그 제조방법 |
| JP5604087B2 (ja) * | 2009-11-27 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2012134519A (ja) * | 2012-02-13 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014021170A (ja) * | 2012-07-12 | 2014-02-03 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその製造方法 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN110941124B (zh) * | 2019-12-02 | 2021-06-01 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP3241172B2 (ja) * | 1993-06-28 | 2001-12-25 | アルプス電気株式会社 | 抵抗体の製造方法 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| TW344901B (en) * | 1995-02-15 | 1998-11-11 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| FR2751468A1 (fr) * | 1996-07-15 | 1998-01-23 | Lgelectronics | Procede d'attaque pour un dispositif presentant un materiau organique |
| KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
-
1997
- 1997-03-19 KR KR1019970009367A patent/KR100255592B1/ko not_active IP Right Cessation
- 1997-07-17 US US08/896,208 patent/US5883682A/en not_active Expired - Lifetime
-
1998
- 1998-02-26 GB GB9804168A patent/GB2323472B/en not_active Expired - Lifetime
- 1998-02-27 FR FR9802398A patent/FR2761197B1/fr not_active Expired - Lifetime
- 1998-03-03 JP JP05033298A patent/JP4364952B2/ja not_active Expired - Lifetime
- 1998-03-17 DE DE19811624A patent/DE19811624B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980073827A (ko) | 1998-11-05 |
| GB2323472B (en) | 2000-03-22 |
| US5883682A (en) | 1999-03-16 |
| DE19811624B4 (de) | 2004-07-29 |
| DE19811624A1 (de) | 1998-09-24 |
| GB9804168D0 (en) | 1998-04-22 |
| KR100255592B1 (ko) | 2000-05-01 |
| FR2761197A1 (fr) | 1998-09-25 |
| JPH10270710A (ja) | 1998-10-09 |
| FR2761197B1 (fr) | 2002-11-08 |
| GB2323472A (en) | 1998-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| US5982467A (en) | Method of manufacturing liquid crystal display including active panel | |
| US20040227895A1 (en) | Liquid crystal display apparatus and method of forming the same | |
| JPH11149091A (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR101246570B1 (ko) | 액정표시장치의 제조방법 | |
| US20090046241A1 (en) | Liquid crystal display device with notched gate line and gate electrode | |
| JP2004109248A (ja) | 液晶表示装置及びその製造方法 | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100603852B1 (ko) | 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100514764B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법 | |
| KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 | |
| US6844901B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100252307B1 (ko) | 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조 | |
| JPH07120787A (ja) | 液晶パネル用基板と液晶パネルの製造方法 | |
| KR20050015134A (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |