KR100271039B1 - 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) - Google Patents
액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) Download PDFInfo
- Publication number
- KR100271039B1 KR100271039B1 KR1019970054963A KR19970054963A KR100271039B1 KR 100271039 B1 KR100271039 B1 KR 100271039B1 KR 1019970054963 A KR1019970054963 A KR 1019970054963A KR 19970054963 A KR19970054963 A KR 19970054963A KR 100271039 B1 KR100271039 B1 KR 100271039B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- bus line
- shorting bar
- data
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Abstract
본 발명은 드라이 에칭과정에서 RF방전에 의하여 TFT가 파괴되거나 에칭불량이 발생하는 것을 방지하는데 목적이 있다.
본 발명의 액정표시장치의 기판의 제조방법은 투명기판 110 의 가장자리에서 소정의 간격만큼 떨어진 위치에 게이트쇼팅바 176 및 데이터쇼팅바 186을 형성하고, 게이트쇼팅바 176에서 분기하는 게이트버스라인 170과, 데이터쇼팅바 186에서 분기하는 데이터버스라인 180의 교차부에 TFT 131을 형성하는 공정, 상기 TFT를 포함하여 투명기판 110의 전면을 덮도록 보호막 155를 형성하는 공정, 상기 TFT의 드레인전극 180b가 노출되도록 상기 보호막 155의 일부를 에칭하는 공정, 상기 TFT의 드레인전극 180b와 접촉되는 화소전극 140을 형성하는 공정을 포함한다.
특히, 상기 보호막 155의 일부를 에칭할 때, RF 방전에 의하여 형성되는 전하가 상기 게이트쇼팅바 176, 데이터쇼팅바 186, 게이트버스라인 170, 데이터버스라인 180 및 상기 TFT 131에 축적되지 않도록, 상기 보호막 155로 완전히 덮혀 절연된 상태에서 에칭이 진행되도록 한다.
상기 과정을 거침으로써 TFT의 파괴를 줄일 수 있고, 보호막 등의 에칭불량을 줄일 수 있다.
Description
본 발명은 박막트랜지스터(이하 TFT라 칭한다)를 포함하는 액정표시장치의 제조방법에 관련된 것으로써, 특히 드라이(dry)에칭 공정에서 RF(Radio Frequency)방전에 의하여 TFT가 파괴되거나 에칭불량이 발생하는 것을 방지하는 것에 관련된 것이다.
종래의 액정표시장치의 한 기판은 도 1에서와 같이 투명기판 10의 가장자리부분에 게이트쇼팅바(gate shortting bar) 76이 형성되고, 게이트쇼팅바 76에서 분기하여 게이트패드 75가 복수개 형성되고, 게이트패드 75에 연결되는 게이트버스라인 70이 형성된다. 또, 투명기판 10의 다른 가장자리 부분에 데이터쇼팅바(data shortting bar) 86이 형성되고, 데이터쇼팅바 86에서 분기하여 데이터패드 85가 복수개 형성되고, 데이터패드 85에 연결되는 데이터버스라인 80이 상기 게이트버스라인 70과 교차하여 매트릭스상으로 형성된다. 상기 인접하는 2개의 게이트버스라인 70과, 상기 인접하는 2개의 데이터버스라인 80이 교차하여 이루는 영역 내에 화소 전극 40이 형성되고, 화소전극과 전기적으로 접촉되는 TFT 31이 상기 게이트버스라인 70과 상기 데이터버스라인 80의 교차영역 부근에 형성된다.
상기와 같이 TFT 등의 구조물을 투멍기판 위에 구성한 후, 다른 기판과 합착하기 전에 상기 게이트패드 75와 상기 데이터패드 85가 쇼팅바에서 분리 되도록 A의 쇄선을 따라 에칭하거나 커팅한다.
상기 게이트쇼팅바 76 및 데이터쇼팅바 86은 게이트버스라인 등의 양극산화에 이용되며, 특히 TFT의 작동 테스트를 쉽게한다.
상기 종래의 기판의 제조과정을 도 1과, 도 2a∼도 2d의 제조공정도(도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타내는 단면도)를 참고하여 설명한다.
도 2a에서와 같이 투명기판 10 위에 A1 등의 금속막을 증착한 후 패터닝하여 게이트쇼팅바 76 및 게이트버스라인에서 분기하는 게이트전극 70a 등이 일체형이 되도록 동시에 형성한다. 상기 게이트쇼팅바 76의 패턴은 투명기판 10의 가장자리 부분까지 형성된다. 이어서 SiNx, SiOx 등의 게이트절연막 50이 형성되고, 싱기 게이트전극부의 게이트절연믹 위에 a-Si으로 된 반도체층 90과, n+이온이 도핑된 a-Si으로 된 오믹접촉층(92a, 92b)이 연속적층되어 섬모양으로 형성된다. 상기 게이트절연막 50 위에 A1금속 등으로 된 데이터버스라인 80과, 상기 데이터버스라인에서 분기하여 상기 오믹접촉층 92a와 접촉되는 소스전극 80a와, 상기 소스전극과 일정한 간격을 두고, 상기 오믹접촉층 92b와 접촉되는 드레인전극 80b가 형성된다. 도 1에서와 같이 상기 데이터버스라인 80의 단부에는 데이터패드 85가 형성되고, 상기 각각의 데이터패드 85는 투명기판 10의 가장자리 부분에 형성된 데이터쇼팅바 86에 연결되어 있다.
상기 데이터패드 85와 데이티쇼팅바 86은 데이터버스라인 80을 형성할 때 동시에 패터닝하여 일체형으로 형성할 수 있지만 상기 게이트버스라인 70 등을 형성할 때 동시에 패터닝하고, 상기 데이터버스라인 80과는 게이트절연막에 형성되는 콘택홀(도시되지 않음)을 통하여 접촉되도록 할 수 있다.
상기 게이트전극 70a, 반도체층 90, 소스전극 80a, 드레인전극 80b등이 형성됨으로써 TFT가 완성되고, 상기 TFT를 포함하여 덮도록 SiNx, SiOx 또는 BCB(benzo-cyclobutene) 등으로 된 보호막 55가 형성된다.
이어서, 도 2b와 같이 보호막 55 위에 포토레지스트를 스핀코팅하여 도포하고, 소정의 패턴을 갖는 마스크를 이용하여 노광함으로써 TFT의 드레인전극 80b 부분의 보호막이 노출되는 포토레지스트막 60이 형성된다. 상기 포토레지스트막 60과 보호막 55, 게이트절연막 50을 기판의 전면에 형성하더라도, 게이트쇼팅바 76이 투명기판 10의 가장자리 부분에까지 형성되어 있기 때문에 상기 게이트쇼팅바 76은 단면부 D가 노출된다.
상기 도 2b의 구조로 형성된 기판을 에칭챔버에 넣고, SF6나 CF4가스를 주입한 후 상기 주입된 가스를 RF(Radio Frequency) 발생기에 의하여 플라즈마 상태로 여기시켜 노출된 보호막을 에칭한다. 상기 보호막은 Si기를 포함하는 물질 즉, SiNx, SiOx, BCB 등으로 형성되기 때문에 노출된 보호막의 Si기와 상기 플라즈마 상태로 여기된 에칭가스와 반응하여 SiF4의 휘발성 물질이 생성되고, 노출된 보호막의 표면에서 부터 식각되기 시작한다.
그런데, 상기 에칭과정에서 상기 게이트쇼팅바 76 등의 단면부 D를 통하여 패턴된 금속막 등에 RF 방전에 의한 전하가 축적되고, 상기 금속막에 축적된 전하의 작용에 의하여 에칭불량이 발생하거나 TFT가 파괴되는 불량이 발생한다.
또한, 상기 에칭불량은 여러 형태로 나타날 수 있지만 일예로써 도 2c와 같은 불량이 나타난다. 도 2c와 같이 콘택홀 37 부분의 보호막 일부가 식각되지 않거나 TFT의 외곽지역의 포토레지스트가 RF 데미지에 의하여 제거되지 않고, 포토레지스트 이물질 60'가 보호막 위에 군데군데 남아있게 된다.
상기 도 2c의 상태에서 ITO(Indium Tin Oxide)막을 기관의 전면에 형성하고, 소정의 모양으로 패터닝하여 드레인전극 80b와 접촉되는 화소전극 40을 보호막 55 위에 형성하면 도 2d의 기판과 같이 이물질 60'부분에서 화소전극이 박리되는 불량이 발생한다.
상기와 같이 TFT와 화소전극 등을 형성한 후에 도 1, 도 2d의 A선을 따라 게이트쇼팅바 76과 데이터쇼팅바 86을 각각의 게이트 및 데이터패드 75, 85로부터 분리시킨다. 상기 분리 방법은 에칭 또는 커팅 등의 방법을 이용한다.
본 발명은 에칭과정에서 RF방전에 의하여 TFT가 파괴되거나 에칭불량이 발생하는 것을 방지하는데 목적이 있다.
상기 목적 달성을 위하여 투명기판 위에 형성되는 TFT, 데이터버스라인, 게이트버스라인, 특히 투명기판의 가장자리에 형성되는 쇼팅바 등의 금속패턴막이 SiNx 등의 절연 보호막에 완전히 덮히도록 함으로써 에칭과정에서 RF 발생기에 의하여 방전되는 전하가 상기 금속패턴막에 축적되지 않도록 하고, 그 상태에서 보호막이 식각되도록 한다.
본 발명에서는 도 3과 같이 게이트쇼팅바 176 및 데이터쇼팅바 186을 투명기판 110의 가장자리에서 일정한 간격만큼 떨어진 위치에 형성한다.
상기와 같이 쇼팅바 등을 형성한 후 절연 보호막을 기판의 전면에 형성하면 절연 보호막으로 완전히 금속패턴막을 덮을 수 있고, 금속패턴막은 RF방전에 의한 전하와 차단된다.
제1도는 종래의 액정표시장치의 기판의 평면도이고,
제2a도∼제2d도는 종래의 액정표시장치의 기판의 제조공정 단면도이고,
제3도는 본 발명의 액정표시장치의 기판의 평면도이고,
제4a도∼제4d도는 본 발명의 액정표시장치의 기판의 제조공정 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 110 : 투명기판 31, 131 : TFT
40, 140 : 화소전극 50, 150 : 게이트절연막
55, 155 : 보호막 60, 160 : 포토레지스트
70, 170 : 게이트버스라인 75, 175 : 게이트패드
76, 176 : 게이트쇼팅바 80, 180 : 데이터버스라인
85, 185 : 데이터패드 86, 186 : 데이터쇼팅바
기판 위에 적어도 금속막과 보호막을 적층하여 형성하고, 상기 보호막 위에 상기 보호막의 일부 표면이 노출되도록 패턴막을 형성하고, 상기 노출된 보호막을 RF방전이 가능한 에천트를 이용하여 에칭하는 액정표시장치의 기판의 제조방법에 있어서, 상기 RF방전에 의하여 형성되는 전하가 상기 금속막에 축적되지 않도록, 상기 보호막이 상기 금속막을 완전히 덮고 있는 상태에서 상기 노출된 보호막이 에칭되도록 하여 액정표시장치의 기판을 제조한다.
더 구체적으로 도 3과 도 4d를 참고하여 본 발명의 액정표시장치의 기판의 제조방법을 설명하면 투명기판 110 위에 게이트쇼팅바 176에서 분기하는 게이트버스라인 170과, 데이터쇼팅바 186에서 분기하는 데이터버스라인 180의 교차부에 상기 게이트버스라인 170 및 상기 데이터버스라인 180과 전기적으로 접촉되는 스위칭 소자(TFT 131)를 형성하는 공정, 보호막 155를 형성하는 공정, RF방전이 가능한 SF6, CF4등의 에천트를 이용하여 적어도 상기 TFT의 드레인전극 180b가 노출되도록 상기 보호막 155의 일부를 에칭하는 공정, 상기 TFT의 드레인전극 180b와 접촉되는 화소전극 140을 형성하는 공정을 포함한다. 특히, 상기 보호막 155의 일부를 에칭할 때, 상기 RF방전에 의하여 형성되는 전하가 상기 게이트쇼팅바 176, 데이터쇼팅바 186, 게이트버스라인 170, 데이터버스라인 180 및 상기 TFT 131에 축적되지 않도록, 상기 보호막 155가 상기 게이트쇼팅바 176, 데이터쇼팅바 186, 게이트버스라인 170, 데이터버스라인 180 및 상기 TFT 131을 완전히 덮고있는 상태에서 에칭되도록 한다.
도 3과, 도 4a∼도 4d의 제조공정도(도 3의 Ⅳ-Ⅳ선을 따라 절단하여 나타내는 단면도)를 참고하여 본 발명의 액정표시장치의 기판의 제조과정 및 작용 등을 상세히 설명한다.
먼저, 도 4a에서와 같이 투명기판 110 위에 A1 등의 금속막을 증착한 후 패터닝하여 게이트쇼팅바 176 및 게이트버스라인에서 분기하는 게이트선극 170a 등이 일체형이 되도록 동시에 형성한다. 상기 게이트쇼팅바 176의 패턴은 투명기판 110의 가장자리 부분에서 소정의 간격 d만큼 떨어진 위치에 형성되도록 한다. 이어서 SiNx, SiOx 등의 게이트절연막 150이 기관의 전면에 형성되고, 상기 게이트전극부의 게이트절연막 위에 a-Si으로 된 반도체층 190과, n+이온이 도핑된 a-Si으로 된 오믹접촉층(192a, 192b)이 연속적층되어 섬모양으로 형성된다. 상기 게이트절연막 150위에 A1금속 등으로 된 데이터버스라인 180과, 상기 데이터버스라인에서 분기하여 상기 오믹접촉층 192a와 접촉되는 소스전극 180a와, 상기 소스전극과 일정한 간격을 두고, 상기 오믹접촉층 192b와 접촉되는 드레인전극 180b가 형성된다. 도 3에서와 같이 상기 데이터버스라인 180의 단부에는 데이터패드 185가 형성되고, 상기 각각의 데이터패드 185는 투명기판 110의 가장자리 부분에서 소정의 간격만큼 떨어진 위치에 형성된 데이터쇼팅바 186에 연결되어 있다.
상기 데이터패드 185와 데이터쇼팅바 186은 데이터버스라인 180을 형성할 때 동시에 패터닝하여 일체형으로 형성할 수 있지만 상기 게이트버스라인 170 등을 형성할 때 동시에 패터닝하여 형성하고, 상기 게이트절연막 150에 형성되는 콘택홀(도시되지 않음)을 통하여 상기 데이터패드 185와 데이터버스라인 180이 접촉되도록 형성할 수 있다.
상기 게이트전극 170a, 반도체층 190, 소스전극 180a, 드레인전극 180b 등이 형성됨으로써 TFT가 완성되고, 상기 TFT를 포함하여 기판의 전면을 덮도록 SiNx, SiOx 또는 BCB 등으로 된 보호막 155가 형성된다.
이어서, 도 4b와 같이 보호막 155 위에 포토레지스트를 스핀코팅하여 도포하고, 소정의 패턴을 갖는 마스크를 이용하여 노광함으로써 TFT의 드레인전극 180b부분의 보호막이 노출되는 포토레지스트막 160이 형성된다. 즉, 게이트쇼팅바 176등의 금속패턴막이 투명기판 110의 가장자리에서 일정한 간격만큼 떨어진 위치에 형성됨으로써, 금속패턴막이 게이트절연막 150 또는 보호막 155 등에 의하여 완전히 덮히도록 형성된다.
상기 도 4b의 구조로 형성된 기판을 에칭챔버에 넣고, SF6나 CF4가스를 주입한 후 상기 주입된 가스를 RF 발생기에 의하여 플라즈마 상태로 여기시켜 노출된 보호막을 에칭한다.
상기 보호막은 Si기를 포함하는 물질 즉, SiNx, SiOx, BCB 등으로 형성되기 때문에 노출된 보호막의 Si기와 상기 플라즈마 상태로 여기된 에칭가스와 반응하여 SiF4의 휘발성 물질이 생성되고, 노출된 보호막의 표면에서 부터 식각되기 시작한다. 상기 에칭과정에서 RF 발생기에 의히여 방전이 되더라도 상기 게이트쇼팅바 176 등이 게이트절연막이나 보호막에 의하여 완전히 절연되어 있기 때문에 패턴된 금속막에 RF 방전에 의한 전하는 축적되지 않는다.
상기와 같은 조건에서 에칭을 진행하면 도 4c와 같이 콘택홀 137이 양호하게 형성되고, 이 후의 포토레지스트막 60의 제거과정에서 포토레지스트의 일부가 제거되지 않고 보호막 155 위에 잔존하는 불량은 발생하지 않는다. 특히 RF 방전에 의한 전하나 정전기로 인하여 TFT가 파괴되는 것을 막을 수 있다.
상기 도 4c의 상태에서 ITO막을 기판의 전면에 증착하고, 소정의 모양으로 패터닝하여 드레인전극 180b와 접촉되는 화소전극 140을 보호막 155 위에 형성하면 도 4d의 구조가 형성된다.
상기 TFT와 화소전극 등을 형성한 후에 도 3, 도 4d의 B선을 따라 게이트쇼팅바 176과 데이터쇼팅바 186을 각각의 게이트 및 데이터패드 175, 185로부터 분리 시킨다. 상기 분리 방법은 에칭 또는 커팅 등의 방법을 이용한다.
본 발명은 에칭과정에서 RF방전에 의하여 TFT가 파괴되거나 에칭불량이 발생하는 것을 방지하기 위하여 투명기판 110의 가장자리 부분에서 소정의 간격만큼 떨어진 위치에 게이트쇼팅바 176, 데이터쇼팅바 186을 형성한다. 상기 게이트쇼팅바 및 데이터쇼팅바에 각각 연결되는 게이트버스라인 170, 데이터버스라인 180은 투명 기판의 내부 영역에 매트릭스상으로 형성되고, 상기 게이트버스라인과 데이터버스 라인의 교차부에 TFT 131 형성된다.
즉, 금속패턴막이 투명기판의 가장자리에서 일정한 간격만큼 떨어진 위치에 형성되고, 상기 금속패턴막을 왼전히 덮도록 게이트절연막 150 및 보호막 155가 형성된다.
상기 조건에서 게이트절연막 150 및 보호막 155를 RF 방전에 의한 플라즈마가스로 에칭하기 시작한다.
따라서, 본 발명은 게이트쇼팅바 176 등의 금속패턴막이 게이트절연막이나 보호막에 의하여 완전히 절연되어 있기 때문에 정전기나 RF 방전으로 인한 TFT의 불량을 줄일 수 있는 효과가 있고, 또한 포트레지스트의 잔존으로 야기되는 화소전극의 패턴 불량을 줄일 수 있는 효과가 있다.
Claims (8)
- 게이트쇼팅바, 상기 게이트쇼팅바에서 분기하는 게이트버스라인 및 게이트전극을 형성하는 공정, 게이트절연막과 반도체층과 오믹접촉층을 연속 적층하여 형성하는 공정, 1자정 RF방전이 가능한 에천트를 이용하여 상기 반도체층과 오믹접촉층을 동시에 패터닝하여 게이트전극 부분의 게이트절연막 위에 섬모양으로 형성하는 공정, 상기 게이트절연막 위에 데이터버스라인을 형성하고, 상기 데이터버스라인에서 분기하는 소스전극을 상기 오믹접촉층의 일부와 접촉되도록 형성하고, 상기 소스전극과 대향하여 상기 오믹접촉층의 일부와 접촉되는 드레인전극을 형성하는 공정을 포함하는 액정표시장치의 기판의 제조방법에 있어서, 상기 반도체층과 오믹접촉층을 RF방전이 가능한 에천트를 이용하여 에칭 할 때, 상기 RF방전에 의한 전하가 상기 게이트쇼팅바, 상기 게이트쇼팅바에서 분기하는 게이트버스라인 및 게이트전극에 축적되지 않도록 상기 게이트절연막이 상기 게이트쇼팅바, 상기 게이트쇼팅바에서 분기히는 게이트버스라인 및 게이트전극을 완전히 덮고있는 상태에서 에칭되는 것을 특징으로하는 액정표시장치의 기판의 제조 방법.
- 제1항에 있어서, 상기 게이트절연막은 SiNx, SiOx, BCB 중 선택되는 어느 하나 이상의 막이 적층되어 이루어지는 것을 특징으로하는 액정표시장치의 기판의 제조방법.
- 제2항에 있어서, 상기 에천트는 SF6또는 CF4가스가 포함된 것을 특징으로하는 액정표시장치의 기판의 제조방법.
- 제1항에 있어서, 상기 게이트쇼팅바의 가장자리부는 상기 기판의 가장자리부에서 소정의 간격만큼 멀어지고, 기판의 내측에 위치하도록 형성되는 것을 특징으로하는 액정표시장치의 기판의 제조방법.
- 게이트버스라인과, 데이터쇼팅바에서 분기하는 데이터버스라인의 교차부에 상기 게이트버스라인 및 상기 데이터버스라인과 전기적으로 접촉되는 스위칭소자를 형성하는 공정, 보호막을 형성하는 공정, RF방전이 가능한 에천트를 이용하여 적어도 상기 스위칭소자의 한 단자가 노출되도록 상기 보호막의 일부를 에칭하는 공정, 상기 TM위칭소자의 한 단자와 접촉되는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 기판의 제조방법에 있어서, 상기 보호막의 일부를 에칭할 때, 상기 RF방전에 의하여 형성되는 전하가 상기 데이더쇼팅바, 게이트버스라인, 데이터버스라인 및 상기 스위칭소자에 축적되지 않도록, 상기 보호막이 상기 데이터쇼팅바, 게이트버스라인, 데이터버스라인 및 상기 스위칭소자를 완전히 덮고있는 상태에서 에칭되는 것을 특징으로하는 액정표시장치의 기판의 제조방법.
- 제5항에 있어서, 상기 보호막은 SiNx, SiOx, BCB 중 선택되는 어느 하나 이상의 막이 적층되어 이루어지는 것을 특징으로하는 엑정표시장치의 기판의 제조방법.
- 제6항에 있어서, 상기 에천트는 SF6또는 CF4가스가 포함된 것을 특징으로하는 액정표시장치의 기판의 제조방법.
- 제7항에 있어서, 상기 데이터쇼팅바의 가장자리부는 상기 기판의 가장자리부에서 소정의 간격만큼 떨어지고, 기판의 내측에 위치하도록 형성되는 것을 특징으로하는 액정표시장치의 기판의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970054963A KR100271039B1 (ko) | 1997-10-24 | 1997-10-24 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
US09/038,823 US6310666B1 (en) | 1997-10-24 | 1998-03-12 | Manufacturing method of liquid crystal display preventing RF discharge damage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970054963A KR100271039B1 (ko) | 1997-10-24 | 1997-10-24 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990033574A KR19990033574A (ko) | 1999-05-15 |
KR100271039B1 true KR100271039B1 (ko) | 2000-11-01 |
Family
ID=19523411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970054963A KR100271039B1 (ko) | 1997-10-24 | 1997-10-24 | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) |
Country Status (2)
Country | Link |
---|---|
US (1) | US6310666B1 (ko) |
KR (1) | KR100271039B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9722766D0 (en) | 1997-10-28 | 1997-12-24 | British Telecomm | Portable computers |
US6496234B1 (en) * | 1999-09-16 | 2002-12-17 | Lg Lcd, Inc. | Liquid crystal panel having etched test electrodes |
KR100385082B1 (ko) * | 2000-07-27 | 2003-05-22 | 삼성전자주식회사 | 액정 표시 장치 |
US7088323B2 (en) * | 2000-12-21 | 2006-08-08 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
JP2004212933A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びアレイ基板の製造方法 |
KR101209057B1 (ko) * | 2005-10-28 | 2012-12-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
US7612319B2 (en) * | 2006-06-09 | 2009-11-03 | Aptina Imaging Corporation | Method and apparatus providing a microlens for an image sensor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05113580A (ja) * | 1991-10-23 | 1993-05-07 | Kyocera Corp | アクテイブマトリツクス基板の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352907A (en) * | 1991-03-29 | 1994-10-04 | Casio Computer Co., Ltd. | Thin-film transistor |
JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
US5475246A (en) * | 1993-12-20 | 1995-12-12 | General Electric Company | Repair line structure for thin film electronic devices |
US5828083A (en) * | 1993-12-28 | 1998-10-27 | Goldstar Co., Ltd. | Array of thin film transistors without a step region at intersection of gate bus and source bus electrodes |
JP3715996B2 (ja) * | 1994-07-29 | 2005-11-16 | 株式会社日立製作所 | 液晶表示装置 |
KR0145902B1 (ko) * | 1995-01-27 | 1998-09-15 | 김광호 | 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법 |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
KR100271038B1 (ko) * | 1997-09-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) |
-
1997
- 1997-10-24 KR KR1019970054963A patent/KR100271039B1/ko not_active IP Right Cessation
-
1998
- 1998-03-12 US US09/038,823 patent/US6310666B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05113580A (ja) * | 1991-10-23 | 1993-05-07 | Kyocera Corp | アクテイブマトリツクス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR19990033574A (ko) | 1999-05-15 |
US6310666B1 (en) | 2001-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
US6337723B1 (en) | Method for manufacturing a TFT-LCD using CF and H etching gas for etching organic insulator | |
JP4646420B2 (ja) | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 | |
KR100271039B1 (ko) | 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display) | |
KR100202231B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 | |
KR100257811B1 (ko) | 액정표시장치의 기판의 제조방법 | |
KR100312259B1 (ko) | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 | |
KR100288150B1 (ko) | 액정표시장치의 제조방법 | |
KR20070107229A (ko) | 표시 기판의 제조 방법 및 표시 기판 | |
KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
KR100264888B1 (ko) | 액정표시장치제조방법 | |
KR100261974B1 (ko) | 액정표시 장치의 기판의 구조 및 그 제조방법 | |
KR20010001362A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
KR100209619B1 (ko) | 액정표시장치의 제조방법 | |
KR100262955B1 (ko) | 액정표시장치의 기판의 구조 및 그 제조방법 | |
KR100488931B1 (ko) | 액정표시소자의제조방법 | |
KR100266215B1 (ko) | 액정표시장치의 구조 및 제조 방법 | |
KR19980016214A (ko) | 액정표시장치의 제조방법 | |
JPH0743734A (ja) | Itoパターニング層の形成方法 | |
KR100251090B1 (ko) | 정전기를 방지하는 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 18 |
|
EXPY | Expiration of term |