KR100264888B1 - 액정표시장치제조방법 - Google Patents

액정표시장치제조방법 Download PDF

Info

Publication number
KR100264888B1
KR100264888B1 KR1019970068092A KR19970068092A KR100264888B1 KR 100264888 B1 KR100264888 B1 KR 100264888B1 KR 1019970068092 A KR1019970068092 A KR 1019970068092A KR 19970068092 A KR19970068092 A KR 19970068092A KR 100264888 B1 KR100264888 B1 KR 100264888B1
Authority
KR
South Korea
Prior art keywords
layer
pad
forming
ohmic contact
scan line
Prior art date
Application number
KR1019970068092A
Other languages
English (en)
Other versions
KR19990049196A (ko
Inventor
서현식
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970068092A priority Critical patent/KR100264888B1/ko
Publication of KR19990049196A publication Critical patent/KR19990049196A/ko
Application granted granted Critical
Publication of KR100264888B1 publication Critical patent/KR100264888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 액정표시장치 제조방법에 관한 것으로 특히, 스태거형(stagger type)의 박막트랜지스터를 구비하는 액정표시장치에 있어서, 오믹콘택층을 분리하기 위한 건식식각용 플라즈마에 의하여 금속패턴의 손상을 방지하기 위하여, 절연기판에 주사선, 게이트전극, 패드를 형성하는 공정과, 주사선, 게이트전극과 패드를 덮는 제 1 절연막을 형성하는 공정과, 제 1 절연막 상에 게이트전극에 중첩하는 활성층/오믹콘택층을 형성하는 공정과, 제 1 절연막을 패턴식각하여 패드의 일부를 노출시키는 공정과, 노출된 패드를 포함하는 기판의 전면을 덮는 도전층을 형성하는 공정과, 도전층 상에 소정의 형상을 가지는 감광막패턴을 형성하는 공정과, 감광막패턴을 마스크로 도전층을 식각하여 오믹콘택층에 연결되는 신호선 및 소오스전극, 소오스전극에 분리되는 드레인전극, 패드를 덮는 보조 패드를 형성하는 공정과, 상기 감광막패턴을 마스크로 오믹콘택층의 노출된 부분을 식각하는 공정과, 감광막패턴을 제거하는 공정과, 감광막패턴이 제거되어 노출된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 제 2 절연막을 패턴식각하여 드레인전극의 일부를 노출시키는 공정과, 드레인전극에 연결되는 화소전극과 보조 패드를 덮는 연결배선을 형성하는 공정을 포함하며, 플라즈마에 노출됨으로써 야기되는 패드의 손상을 방지할 수 있다.

Description

액정표시장치 제조방법
본 발명은 액정표시장치 제조방법에 관한 것으로 특히, 스태거형(stagger type)의 박막트랜지스터를 구비하는 액정표시장치에 있어서, 오믹콘택층을 분리하기 위한 건식식각용 플라즈마에 의하여 금속패턴의 손상을 방지할 수 있도록 하기 위한 액정표시장치 제조방법에 관한 것이다.
건식식각(dry etch)은 진공과 가스, RF power의 세가지 조건하에서 형성되는 가스 플라즈마(plasa)로부터 만들어진 전자나 라디칼(radical)과 같은 반응성 물질과 기판에 증착된 물질이 반응하여 휘발성 물질로 변하는 현상을 이용하는 식각기술이다. 건식식각은 습식식각에 비하여 반응속도가 빠르고 미세 형상을 식각할 수 있다. 진공 조건을 요구하기 때문에 진공체임버에서 작업이 진행된다.
도 1은 일반적인 액정표시장치의 평면도로, 하나의 화소와 하나의 게이트 패드부를 도시한 것이다.
주사선(12L)과 신호선(11L)이 교차하는 교차부에는 박막트랜지스터가 형성되어 있다. 박막트랜지스터는 신호선(11L)에서 돌출된 소오스전극(11S)과, 주사선(12L)에서 돌출된 게이트전극(12G)과, 소오스전극(11S)에 격리되어 위치한 드레인전극(11D)과, 이 들 전극에 중첩된 활성층(13)을 구비하고 있다. 그리고 드레이전극(11D)에는 화소전극(15)이 연결되어 있다.
주사선(12L)의 일단에는 외부의 구동회로(도시하지 않음)의 구동신호를 주사선(12L)에 전달하는 주사선 패드부가 연장되어 있다. 주사선 패드부는 주사선(12L)에 일단에 연장되는 주사선 패드(12P)와, 주사선 패드(12P)와 외부의 구동회로를 연결하는 연결배선(15P)을 구비하고 있다. 도면에서는 주사선 패드부만 도시하였지만, 신호선의 일단에도 주사선 패드부와 같은 방법으로 신호선 패드부를 형성할 수 있다. 미설명 도면 부호 11P는 주사선 패드(12P)를 덮고 있는 보조 패드(11P)를 나타낸다.
도 2a부터 도 2f는 종래의 기술에 의한 액정표시장치의 제조공정 단면도로, 도 1에서의 I-I 절단선과 II-II 절단선을 따라 각각 나타낸 것이다. 스태거형 박막트랜지스터를 구비하고 있으며, 저저항 배선과 힐락방지를 위하여 주사선 및 게이트전극을 AlT＼Al의 이중층으로 형성한 액정표시장치를 예를 들어 설명한다.
도 2a를 참조하면, 절연기판(200)에 스퍼터링 등의 기술에 의하여 AlTa층과 Al층을 연속적으로 증착한다. 이어서, Al층과 AlTa층을 연속적으로 식각하여 게이트전극(21G)(22G)과, 주사선(도시하지 않음)과, 주사선 패드(21P)(22P)를 형성한다. 게이트전극과 주사선과 주사선 패드는 Al층＼AlTa층의 이중층의 구조를 가진다.
도 2b를 참조하면, 노출된 기판 전면에 PECVD등의 기술에 의하여 제 1 절연막(23), 비정질 실리콘 박막과 고농도 n형 불순물 비정질 실리콘 박막(고농도 n형 불순물로 도핑된 비정질 실리콘 박막)을 연속적으로 증착한다. 이어서, 도핑된 n형 불순물 비정질 실리콘 박막을 패턴식각하여 화소부의 오믹콘택층(25)을 형성하고, 이 오믹콘택층(25)을 마스크로 그 하단에 있는 비정질 실리콘 박막을 식각하여 활성층(24)을 형성한다. 이 때, 도핑된 n형 불순물 비정질 실리콘 박막과 비정질 실리콘 박막의 식각은 SF6+O2+HCl등과 같은 혼합가스 혹은, CF4, O2, He, HCl 등에서 그 일부를 혼합하여 마련된 혼합가스에 의하여 건식식각 방법으로 진행할 수 있다.
도 2c를 참조하면, 패드부의 주사선 패드(21P)(22P)를 덮고 있는 제 1 절연막(23)을 패턴식각하여 주사선 패드의 Al층(22P)의 일부를 노출시키는 콘택홀을 형성한다. 이 때, 제 1 절연막(23)의 식각은 SF6+O2/He 혹은, C2F6+O2등과 같은 식각가스에 의하여 건식식각 방법으로 진행할 수 있다.
도 2d를 참조하면, 기판의 노출된 전면에 Cr층 혹은, Mo층과 같은 도전층을 증착한 후, 도전층을 패턴식각하여 신호선(26L), 소오스전극(26S), 드레인전극(26D)을 형성하고, 노출된 주사선 패드의 Al층(22P)을 덮는 보조 패드(26P)를 형성한다.
도 2e를 참조하면, 소오스전극(26S)과 드레인전극(26D)을 마스크로 그 하단에 있는 오믹콘택층(25)의 노출된 부분을 건식식각에 의하여 제거하여 오믹콘택층(25)을 분리한다. 오믹콘택층(25)은 도핑된 n형 불순물 비정질 실리콘으로 형성된 것이므로, 오믹콘택층(25)에 진행되는 식각작업은 SF6+O2+HCl등과 같은 식각가스가 사용된다.
도 2f를 참조하면, 기판의 노출된 전면에 제 2 절연막(27)을 증착하고, 제 2 절연막(27)을 패턴식각하여 드레인전극(26D)과 보조 패드(26P)의 일부를 노출시키는 콘택홀을 각각 형성한다. 이어서, 노출된 기판의 전면에 투명도전층을 증착하고, 투명도전층을 패턴식각하여 드레인전극(26D)에 연결되는 화소전극(28)과 보조 패드(26P)에 연결되는 연결배선(28P)을 형성한다.
종래의 기술에서는 오믹콘택층을 분리하기 위한 식각작업(도 2e 참조)이 SF6+O2+HCl등의 혼합가스를 사용하는 건식식각 방법에 의하여 진행된다. 즉, SF6,O2,HCl등이 형성하는 플라즈마가 기판의 노출된 전면을 향하여 가속되어 충돌하고, 오믹콘택층의 노출된 부분이 플라즈마와 활발하게 반응하여 휘발성 물질로 변화됨으로써 제거되는 과정으로 식각작업이 진행된다. 그런데 이 과정에서 주사선 패드의 Al층에서 힐락(hillock)이 발생하였다. 즉, 보조 패드에 덮힌 주사선 패드의 Al층이 건식식각에 사용되는 플라즈마에 노출되어 손상을 입은 것이다. 반면에, 화소부의 게이트전극과 주사선에는 알미늄 힐락이 발생하지 않았다. 이는 도면을 보면 알 수 있듯이, 제 1 절연막이 게이트전극과 주사선을 건식식각용 플라즈마로부터 블로킹하고 있기 때문이다. 따라서 이 과정에서 야기되는 알미늄층의 힐락은 기판의 열작용에 의하여 발생하는 것이 아니라 플라즈마가 주는 데미지(damage)에 의하여 국부적으로 일어나는 현상임을 알 수 있다. 이러한 주사선 패드의 알미늄층에서 생성되는 힐락은 연결배선을 형성하기 위한 투명도전층을 500∼1000Å정도로 두껍게 증착하여도 투명도전층이 힐락을 완전히 덮지 못함으로써, 투명도전층을 패턴식각하고 스트립(strip) 공정을 하는 동안에 주사선 패드가 단선되는 현상이 발생한다.
본 발명은 알미늄층의 상부에 플라즈마를 블로킹하는 블로킹막을 형성함으로써, 알미늄층이 플라즈마에 노출되어 손상받는 것을 방지하는 액정표시장치의 제조방법을 제공하려 하는 것이다.
본 발명은 오믹콘택층을 분리하기 위하여 사용되는 건식식각용 플라즈마에 패드의 Al층이 노출되어 손상되는 것을 방지하기 위하여, 이전의 공정중에 사용한 감광막 패턴을 제거하지 않고 블로킹막으로 사용하는 액정표시장치의 제조방법을 제공한다.
본 발명은 절연기판에 주사선, 게이트전극, 패드를 형성하는 공정과, 상기 주사선, 게이트전극과 패드를 덮는 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 상기 게이트전극에 중첩하는 활성층/오믹콘택층을 형성하는 공정과, 상기 제 1 절연막을 패턴식각하여 상기 패드의 일부를 노출시키는 공정과, 상기 노출된 패드를 포함하는 기판의 전면을 덮는 도전층을 형성하는 공정과, 상기 도전층 상에 소정의 형상을 가지는 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 상기 도전층을 식각하여 상기 오믹콘택층에 연결되는 신호선 및 소오스전극, 상기 소오스전극에 분리되되, 상기 오믹콘택층에 연결되는 드레인전극, 상기 패드를 덮는 보조 패드를 형성하는 공정과, 상기 감광막패턴을 마스크로 상기 오믹콘택층의 노출된 부분을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 감광막패턴이 제거되어 노출된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 상기 제 2 절연막을 패턴식각하여 상기 드레인전극의 일부를 노출시키는 공정과, 상기 드레인전극에 연결되는 화소전극과 상기 보조 패드를 덮는 연결배선을 형성하는 공정을 포함하는 액정표시장치의 제조방법을 제공한다.
도 1은 일반적인 액정표시장치의 평면도
도 2는 종래의 기술에 의한 액정표시장치의 제조공정도
도 3은 본 발명에 따른 액정표시장치의 제조공정도
도 3a부터 도 3f는 본 발명에 의한 액정표시장치의 제조공정 단면도로, 도 1에서의 I-I 절단선과 II-II 절단선을 따라 각각 나타낸 것이다. 스태거형 박막트랜지스터를 구비하고 있으며, 저저항 배선과 힐락방지를 위하여 주사선 및 게이트전극을 AlTa\Al의 이중층으로 형성한 액정표시장치를 예를 들어 본 발명의 실시예를 설명한다.
도 3a를 참조하면, 절연기판(300)에 스퍼터링 등의 기술에 의하여 AlTa층과 Al층을 연속적으로 증착한다. 이어서, 사진식각에 의하여 Al층과 AlTa층을 연속적으로 식각하여 게이트전극(31G)(32G)과, 주사선(도시하지 않음)과, 주사선 패드(31P)(32P)를 형성한다. 게이트전극과 주사선과 주사선 패드는 AlTa층＼Al층의 이중층의 구조를 가진다.
도 3b를 참조하면, 노출된 기판 전면에 PECVD등의 기술에 의하여 제 1 절연막(33), 비정질 실리콘 박막과 고농도 n형 불순물 비정질 실리콘 박막(고농도 n형 불순물로 도핑된 비정질 실리콘 박막)을 연속적으로 증착한다. 이 때, 제 1 절연막(33)을 산화실리콘 혹은, 질화실리콘과 같은 절연물질을 증착하여 형성할 수 있다. 이어서, 도핑된 n형 불순물 비정질 실리콘 박막을 패턴식각하여 화소부의 오믹콘택층(35)을 형성하고, 이 오믹콘택층(35)을 마스크로 그 하단에 있는 비정질 실리콘 박막을 식각하여 활성층(34)을 형성한다. 도 1에 보인 바와 같이, 게이트전극에 중첩되는 활성층/오믹콘택층을 형성한다. 도핑된 n형 불순물 비정질 실리콘 박막과 비정질 실리콘 박막의 식각작업은 SF6+O2+HCl등과 같은 가스를 사용하여 건식식각 방법으로 진행된다.
도 3c를 참조하면, 주사선 패드(31P)(32P)를 덮고 있는 제 1 절연막(33)을 패턴식각하여 주사선 패드의 Al층(32P)의 일부를 노출시키는 콘택홀을 형성한다. 이 때, 제 1 절연막(33)의 식각은 SF6+O2/He 혹은, C2F6+O2등과 같은 식각가스에 의하여 건식식각방법으로 진행한다.
도 3d를 참조하면, 기판의 노출된 전면에 스퍼터링에 의하여 Cr층 혹은, Mo층과 같은 도전층(36ℓ)을 증착한 후, 도전층(36ℓ)을 패턴식각하여 신호선(36L), 소오스전극(36S), 드레인전극(36D)과 주사선 패드의 Al층(32P)을 덮는 보조 패드(36P)를 형성한다. 이 때, 소오스전극( 이 때, 도전층(36ℓ)의 패턴식각은 도전층(36ℓ) 상에 감광막을 도포하고, 감광막을 선택적으로 노광하고 현상하여 감광막패턴(PR)을 형성한 후, 이 감광막패턴(PR)을 마스크로 그 하단의 도전층(36ℓ)을 식각하는 통상의 사진식각공정으로 진행된다.
도 3e를 참조하면, 감광막패턴(PR)을 제거하지 않은 상태에서 소오스전극(36S)과 드레인전극(36D)을 마스크로 그 하단에 있는 오믹콘택층(35)의 노출된 부분을 제거하여 오믹콘택층(35)을 분리한다. 이 때, 오믹콘택층(35)의 분리는 건식식각방법에 의하여 진행된다. 오믹콘택층(35)은 도핑된 n형 불순물 비정질 실리콘으로 형성된 것이므로, 이 작업에는 SF6+O2+HCl등과 같은 혼합가스 혹은, CF4, O2, He, HCl 등에서 그 일부를 혼합하여 마련된 혼합가스를 사용한다. 따라서 SF6,O2,HCl, CF4, O2혹은, He등의 가스가 플라즈마 상태에서 오믹콘택층의 노출된 부분과 반응하여 휘발성 물질로 변화됨으로써, 오믹콘택층의 노출된 부분을 제거한다. 이 과정에서 기판의 다른 부분도 플라즈마 분위기에 접촉하게 된다. 그런데 노출된 면이 감광막패턴(PR)과 제 1 절연막(33)이므로, 이들이 플라즈마를 블로킹하는 블로킹막으로 작용하게 되어 그 하부에 있는 기판의 소자들이 플라즈마에 노출되어 손상받는 것을 방지한다. 따라서, 본 발명에서는 오믹콘택층의 분리하기 위한 식각공정시, 플라즈마에 의하여 주사선 패드가 손상하는 것을 방지할 수 있다.
도 3f를 참조하면, 기판의 노출된 전면에 제 2 절연막(37)을 증착하고, 제 2 절연막(37)을 패턴식각하여 드레인전극(36D)과 보조 패드(36P)의 일부를 노출시키는 콘택홀을 각각 형성한다. 이어서, 기판의 노출된 전면에 투명도전층을 증착하고 투명도전층을 패턴식각하여 드레인전극(36D)에 연결되는 화소전극(38)과 보조 패드(36P)에 연결되는 연결배선(38P)을 형성한다.
상술된 본 발명에서는 게이트전극 혹은, 주사선 패드가 AlTa＼Al의 이중층의 구조로 된 경우를 실시예로 하여 설명하였지만, 플라즈마 분위기에 패드가 노출됨으로써 패드가 손상받는 환경에서는 패드의 구조에는 관계없이 본 발명은 적용할 수 있다. 또한, 본 발명은 소정의 물질층이 소정의 공정분위기에 노출됨으로 인하여 야기되는 손상을 방지하기 위하여 상기 공정 분위기로부터 상기 물질층을 블로킹하는 조건을 요구하는 환경에 적용할 수 있다.
본 발명은 플라즈마에 노출됨으로써 야기되는 패드의 손상을 방지할 수 있다. 특히, 저저항 배선을 형성하기 위하여 알미늄층을 사용하는 스태거형 박막트랜지스터를 구비하는 액정표시장치에 적용할 경우애는 알미늄층이 플라즈마에 노출됨으로써 발생되는 패드에서의 힐락발생을 방지할 수 있고, 이로 인한 패드의 단선을 방지할 수 있다.

Claims (3)

  1. 절연기판 상에 주사선, 게이트전극 및 패드를 형성하는 공정과,
    상기 주사선, 게이트전극과 패드를 덮는 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막 상에 상기 게이트전극에 중첩하는 활성층＼오믹콘택층을 형성하는 공정과,
    상기 제 1 절연막을 패턴식각하여 상기 패드의 일부를 노출시키는 공정과,
    상기 노출된 패드를 포함하는 기판의 전면을 덮는 도전층을 형성하는 공정과,
    상기 도전층 상에 소정의 형상을 가지는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 상기 도전층을 식각하여 상기 오믹콘택층에 전기적으로 연결되는 신호선 및 소오스전극, 상기 소오스전극에 분리되되, 상기 오믹콘택층에 전기적으로 연결되는 드레인전극, 상기 패드를 덮는 보조 패드를 형성하는 공정과,
    상기 감광막패턴을 마스크로 상기 오믹콘택층의 노출된 부분을 식각하는 공정과,
    상기 감광막패턴을 제거하는 공정과,
    상기 감광막패턴이 제거되어 노출된 기판의 전면을 덮는 제 2 절연막을 형성한 후, 상기 제 2 절연막을 패턴식각하여 상기 드레인전극의 일부를 노출시키는 공정과,
    상기 드레인전극에 연결되는 화소전극과 상기 보조 패드를 덮는 연결배선을 형성하는 공정을 포함하는 액정표시장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 주사선, 게이트전극 및 패드는 AlTa＼Al의 이중층의 구조를 가지도록 형성하는 것을 특징으로하는 액정표시장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 오믹콘택층의 노출된 부분을 식각하는 공정은 SF6+O2+HCl등의 혼합가스 혹은, CF4, O2, He, HCl 등에서 그 일부를 혼합하여 마련된 혼합가스에 의하여 건식식각으로 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019970068092A 1997-12-12 1997-12-12 액정표시장치제조방법 KR100264888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068092A KR100264888B1 (ko) 1997-12-12 1997-12-12 액정표시장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068092A KR100264888B1 (ko) 1997-12-12 1997-12-12 액정표시장치제조방법

Publications (2)

Publication Number Publication Date
KR19990049196A KR19990049196A (ko) 1999-07-05
KR100264888B1 true KR100264888B1 (ko) 2000-09-01

Family

ID=19527128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068092A KR100264888B1 (ko) 1997-12-12 1997-12-12 액정표시장치제조방법

Country Status (1)

Country Link
KR (1) KR100264888B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190421B2 (en) 1999-09-30 2007-03-13 Samsung Electronics, Co., Ltd Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
KR100735607B1 (ko) * 2001-03-26 2007-07-04 삼성전자주식회사 패드폴리 형성방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623983B1 (ko) * 1999-09-30 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR100674238B1 (ko) * 2000-12-30 2007-01-25 비오이 하이디스 테크놀로지 주식회사 고이동도 자기정렬 티에프티 제조방법
KR101252000B1 (ko) * 2006-02-07 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100856544B1 (ko) * 2007-01-24 2008-09-04 (주)아이씨디 박막트랜지스터 어레이 제조방법
KR101656307B1 (ko) 2013-03-25 2016-09-12 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102531673B1 (ko) 2016-04-07 2023-05-12 삼성디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113580A (ja) * 1991-10-23 1993-05-07 Kyocera Corp アクテイブマトリツクス基板の製造方法
KR960026973A (ko) * 1994-12-13 1996-07-22 문정환 박막트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113580A (ja) * 1991-10-23 1993-05-07 Kyocera Corp アクテイブマトリツクス基板の製造方法
KR960026973A (ko) * 1994-12-13 1996-07-22 문정환 박막트랜지스터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190421B2 (en) 1999-09-30 2007-03-13 Samsung Electronics, Co., Ltd Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same
US7220991B2 (en) 1999-09-30 2007-05-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
US7675062B2 (en) 1999-09-30 2010-03-09 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100735607B1 (ko) * 2001-03-26 2007-07-04 삼성전자주식회사 패드폴리 형성방법

Also Published As

Publication number Publication date
KR19990049196A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US4778560A (en) Method for production of thin film transistor array substrates
KR100338011B1 (ko) 액정 표시 장치용 기판의 제조 방법
US4778773A (en) Method of manufacturing a thin film transistor
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
USRE40028E1 (en) Liquid crystal display device and method of manufacturing the same
US5943559A (en) Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100264888B1 (ko) 액정표시장치제조방법
US6815270B2 (en) Thin film transistor formed by an etching process with high anisotropy
US8093113B2 (en) Array substrate for LCD and method of fabrication thereof
US6589826B2 (en) Thin film transistor and a method of forming the same
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR20040101510A (ko) 기판, 그 기판을 구비한 액정 표시 장치 및 기판을제조하는 방법
US6972819B2 (en) Method of manufacturing IPS-LCD using 4-mask process
KR100312259B1 (ko) 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
JPH10173198A (ja) 薄膜トランジスタの製造方法
JP3771456B2 (ja) 液晶表示装置及び薄膜トランジスタの製造方法
US6317174B1 (en) TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof
US6310666B1 (en) Manufacturing method of liquid crystal display preventing RF discharge damage
US6353464B1 (en) TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP3591061B2 (ja) 薄膜トランジスタの製造方法
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
CN109817641B (zh) 一种阵列基板及其制造方法
KR20000039313A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 17

EXPY Expiration of term