JP4560421B2 - 平板表示装置の製造方法 - Google Patents

Description

本発明は，平板表示装置および平板表示装置の製造方法にかかり，詳細には，静電気防止構造を具備する平板表示装置および平板表示装置の製造方法に関する。

一般に使用されている表示装置のうちの一つである陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ；以下，‘ＣＲＴ’とする）は，テレビをはじめとして計測器期，情報端末機器などのモニタに主に利用されている。しかし，ＣＲＴ自体の重さとその大きさによって，電子製品の小型化，軽量化の要求に積極的に対応できない。

このようなＣＲＴの代替として，小型，軽量化の可能な平板表示装置が注目されている。この平板表示装置には，例えば，ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ），ＯＥＬＤ（ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ ｄｉｓｐｌａｙ）などがある。

このような平板表示装置は，ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されるＴＦＴ基板と，赤色，緑色および青色の発光素子とを有して構成されている。

上述した平板表示装置の製造方法は，大別して，画素単位の信号を印加するＴＦＴが形成されるＴＦＴアレイ（ａｒｒａｙ）工程と，色相を具現するための赤色，緑色および青色の発光素子を形成する工程と，単位平板表示装置セル（ｃｅｌｌ）に切断する工程とを介して形成される。

このとき，単位平板表示装置セルにカッティング（ｃｅｌｌ ｃｕｔｔｉｎｇ）するセルカッティング工程は，ＴＦＴ基板上に発光素子を形成した後，ＴＦＴ基板に切断ラインを形成するスクライブ（ｓｃｒｉｂｅ）工程と，力を加えて切断ラインに沿ってＴＦＴ基板を切断するブレーク（ｂｒｅａｋ）工程とにより構成される。

このような平板表示装置の製造工程は，大部分がガラス基板などの絶縁基板上で遂行される。しかし，絶縁基板は不導体であるので，瞬間的に発生する電荷を基板の下へ放電することができず，静電気に非常に脆弱である。このため，絶縁基板上に形成された絶縁膜，ＴＦＴまたは発光素子が静電気により損傷することがある。

特に，静電気は，電圧は非常に高いが電荷量は非常に低いという特性を有するので，局所的に基板を劣化させる。また，静電気は，主に基板を切断するセルカッティング工程において発生する。その大部分がゲートラインおよびデータラインのパッド部を介して流入し，ＴＦＴのチャネル（ｃｈａｎｎｅｌ）の劣化を誘発する。

以下に図１に基づいて，従来技術について説明する。

図１は従来の平板表示装置である，有機電界発光表示装置のＴＦＴ基板を概略的に示す平面図である。

図１を参照すると，絶縁基板上に垂直に交差するようにゲートライン１１０およびデータライン１２０が形成されている。ゲートライン１１０とデータライン１２０とが交差して定義される画素領域内には，スイッチングＴＦＴおよび駆動ＴＦＴ（図示せず）を形成することができる。

また，ゲートライン１１０およびデータライン１２０の端部には，複数のゲートライン１１０およびデータライン１２０が一つに接続されたショーティングバー（ｓｈｏｒｔｉｎｇ ｂａｒ）と呼ばれる静電気防止配線１３０が，絶縁基板のエッジ部に形成されている。この静電気防止配線１３０は，ゲートライン１１０およびデータライン１２０と電気的に連結されている。

上記のような構成により，すべてのゲートライン１１０およびデータライン１２０が一つに連結されるため，ゲートライン１１０またはデータライン１２０で静電気が発生すると，静電気防止配線１３０を介して静電気が放電される。

しかし，一方で，近来の平板表示装置は大型化し，基板の大きさが大きくなると，静電気に露出が多くなり，比較的大きい電荷量を有する静電気が発生することもある。そのため，発生する静電気の電荷量が大きい場合には，静電気防止配線があってもＴＦＴのチャネル内に静電気が流入するという問題がある。

そこで，本発明はこのような問題に鑑みて成されたもので，その目的は，基板の大型化にも対応できる静電気防止構造を備える，新規かつ改良された平板表示装置およびその製造方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，発光領域とパッド部を具備する基板（例えば，絶縁基板）上に形成された複数本のゲートラインおよび複数本のデータラインと；ゲートラインとデータラインが交差して定義される画素領域と；複数本のゲートラインの端部に形成されて，複数本のゲートラインを一つに接続する静電気防止配線と；複数本のデータラインの端部にそれぞれ形成される静電気防止回路と；を具備し，複数本のゲートラインのうちいずれか一つのゲートラインと隣接するゲートラインとの間の静電気防止配線は，静電気防止配線を切断するための開口部によって切断されて，各ゲートラインは，電気的に分離され、静電気防止回路はソースドレイン電極と同時に形成され駆動される平板表示装置が提供される。

ここで，静電気防止配線は，発光領域とパッド部との間の領域に形成されることが望ましい。さらに，静電気防止配線は，二つ以上のラインで相互に平行するように形成されることが望ましい。

また，静電気防止配線は，静電気防止配線を切断するための開口部によって切断されることが望ましい。さらに，静電気防止配線を切断するための開口部は，静電気防止配線の幅以上の幅を有することが望ましい。

複数本のゲートラインのうちいずれか一つのゲートラインと隣接するゲートラインとの間の静電気防止配線を切断するための開口部は，２個以上あることが望ましい。

また，本発明の別の観点によれば，発光領域とパッド部を具備する基板（例えば，絶縁基板）の発光領域上に活性層を形成する段階と；ゲート絶縁膜上に少なくとも一つ以上の導電膜で構成されるゲート電極および静電気防止配線を形成する段階と；活性層に所定の不純物を注入してソース／ドレイン領域を形成する段階と；ソース／ドレイン領域の一部分を露出させるコンタクトホールと，静電気防止配線の一部分を露出させる静電気防止配線を切断するための開口部を具備する層間絶縁膜を形成する段階と；層間絶縁膜上に所定の導電膜を形成する段階と；導電膜をパターニングしてソース／ドレイン電極を形成すると同時に，静電気防止配線を切断するための開口部によって露出した静電気防止配線を除去する段階と；を含む平板表示装置の製造方法が提供される。

ゲート電極および静電気防止配線は，このうち導電膜で構成されることが望ましく，さらに，ゲート電極および静電気防止配線は，ＭｏＷ／ＡｌＮｄの二重導電膜で構成されることが望ましい。

以上説明したように本発明によれば，セルフカッティング構造の静電気防止配線と静電気防止回路とを具備し，平板表示装置が大面積化しても効果的に静電気を防止するための静電気防止構造を具備する，平板表示装置およびその製造方法を提供することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図２は，本発明の実施形態にかかる静電気防止構造を備える平板表示装置のＴＦＴ基板を概略的に示す平面図である。

図２を参照すると，発光領域（図２の点線矩形領域）に，複数本のゲートライン２１０と複数本のデータライン２２０とが発光領域の外郭部まで延びて形成される。このとき，複数本のゲートライン２１０は，第１の方向に平行するように形成され，複数本のデータライン２２０は，第１方向と垂直方向である第２の方向に平行するように形成される。

また，発光領域の外郭部で，データ電極ライン２２０は，静電気防止回路２４０と連結されている。この静電気防止回路２４０は，平板表示装置の製造工程で発生する静電気を防止する役割をする。

また，ゲートライン２１０とデータライン２２０とが交差して形成される矩形領域である画素領域内には，スイッチングＴＦＴおよび駆動ＴＦＴ（いずれも図示せず）が形成されることができる。

一方，発光領域の外郭部，すなわち，発光領域とパッド部との間の領域で，ゲートライン２１０の終端部分は，複数のゲートライン２１０を一つに縛る静電気防止配線２３０が形成されている。この静電気防止配線２３０は，静電気防止回路２４０が形成される前の工程で発生する静電気を防止する役割を有する。

ここで，複数のゲートライン２１０のうちいずれか一つのゲートライン２１０と，隣接するゲートライン２１０との間の静電気防止配線２３０は，少なくとも１個所以上切断されている。

次に，図３は，図２の各ゲートライン間の静電気防止配線を拡大した図面である。

図３を参照すると，複数のゲートラインのうち，いずれか一つのゲートライン３１０と隣接するゲートライン３１０との間の静電気防止配線３２０は，二つ以上の相互に平行したラインで形成されている。そして，各ラインは，静電気防止配線３２０を切断するための開口部３３０によって少なくとも１個所以上切断されている。このとき，静電気防止配線３２０を切断するための開口部３３０は，静電気防止配線３２０の幅以上に大きい幅を有することが望ましい。

これは静電気防止回路２４０が形成される工程と同時に，静電気防止配線３２０を切断して各ゲートライン３１０を相互に電気的に絶縁させるためである。

上述したように，静電気防止配線３３０を切断しても，静電気防止回路２４０によって平板表示装置の製造工程中に発生する静電気を防止することができる。

図４Ａ〜図４Ｅは，本発明の望ましい実施形態にかかる静電気防止構造を具備する平板表示装置を説明するための各工程の工程断面図である。

まず，図４Ａに示すように，絶縁基板４００上に，絶縁基板４００から金属イオンなどの不純物が拡散して活性層（多結晶シリコン）に浸透することを防止するためのバッファー層４１０（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）をＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ），ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ），スパターリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法を介して蒸着させる。

バッファー層４１０を形成した後，バッファー層４１０上にＰＥＣＶＤ，ＬＰＣＶＤ，スパターリングなどの方法を利用して，非晶質シリコン膜（ａｍｏｒｐｈｏｕｓ Ｓｉ）を蒸着させる。そして，真空炉（ｆｕｒｎａｃｅ）で脱水素工程を実施する。まお，非晶質シリコン膜をＬＰＣＶＤやスパターリングで蒸着させた場合には，脱水素工程を実施しないこともある。

非晶質シリコン膜に高エネルギーを照射する非晶質シリコンの結晶化工程を介して，非晶質シリコンを結晶化して多結晶シリコン膜（ｐｏｌｙ−Ｓｉ）を形成する。この結晶化工程は，例えば，ＥＬＡ法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌ），ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法，ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法，ＳＬＳ（Ｓｅｑｕｅｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法，ＳＰＣ法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などの結晶化工程が使われる。

多結晶シリコン膜を形成した後，多結晶シリコン膜をパターニングして活性層（ａｃｔｉｖｅ ｌａｙｅｒ）４２０を形成する。

活性層４２０上にゲート絶縁膜４３０を蒸着して，ゲート絶縁膜４３０上に導電性金属膜を蒸着した後，導電性金属膜をパターニングしてゲート電極４４１を形成する。ゲート電極４４１は少なくとも一つ以上の導電膜で構成される。例えば，ＭｏＷ／ＡｌＮｄの二重導電膜で構成されるゲート電極４４１を形成することができる。

このとき，ゲート電極４４１を形成すると同時に，ゲート電極４４１を形成する物質と同一な物質からなる静電気防止配線４４５を形成する。静電気防止配線４４５は，平板表示装置の製造工程で発生する静電気を防止するために設けられている。

その次に，ゲート電極４４１をマスクにして活性層４２０に所定の導電型を有する不純物をドーピングして，ソース／ドレイン領域４２１，４２５を形成する。活性層４２０のうち，ソース／ドレイン領域４２１，４２５間の領域は，ＴＦＴのチャネル領域４２３として作用する。

次いで，図４Ｂに示すように，ゲート電極４４１，静電気防止配線４４５を形成した後，絶縁基板４００全面に層間絶縁膜４５０を形成して，パターニングし，ソース／ドレイン領域４２１，４２５の一部分を露出させるコンタクトホール４５１，４５５を形成する。

このとき，コンタクトホール４５１，４５５を形成すると同時に，静電気防止配線４４５を露出させる開口部４５７を形成する。また，ゲート電極４４１および静電気防止配線４４５が二つ以上の導電膜で構成される場合には，静電気防止配線４４５のうち上部の少なくともいずれか一つの導電膜をエッチングすることができる。例えば，ゲート電極４４１および静電気防止配線４４５がＭｏＷ／ＡｌＮｄの二重導電膜で構成された場合，ＭｏＷ導電膜を開口部の形成と同時に，過度のエッチングによってエッチング除去することができることである。

また，開口部４５７の幅は，静電気防止配線４４５の幅と同一または静電気防止配線４４５の幅より大きいことが望ましい。

これは後に形成されるソース／ドレイン電極４６１，４６５を形成する工程と同時に，開口部４５７によって露出する静電気防止配線４４５をエッチングして除去することによって，各ゲートラインを電気的に絶縁させるためである。

その後，図４Ｃに示すように，コンタクトホール４５１，４５５および静電気防止配線４４５を露出させる開口部４５７を形成した後，絶縁基板４００全面に所定の導電物質を蒸着して導電物質膜４６０を形成する。

さらに，図４Ｄに示すように，所定の導電物質膜４６０を形成した後，導電物質膜４６０をエッチングして，データライン（図示なし）と、データラインの端部に形成される静電気防止回路（図示なし）と、ソース／ドレイン電極４６１，４６５を形成する。

このとき，データライン（図示なし）と、データラインの端部に形成される静電気防止回路（図示なし）と、ソース／ドレイン電極４６１，４６５を形成すると同時に，開口部４５７によって露出した静電気防止配線４４５も一緒にエッチングして除去する。

次いで，図４Ｅに示すように，ソース／ドレイン電極４６１，４６５を形成した後，絶縁基板４００全面に保護膜４７０を形成してエッチングして，ソース／ドレイン電極４６１，４６５のうちいずれか一つ，例えばドレイン電極４６５の一部分を露出させるビアホール（ｖｉａ−ｈｏｌｅ）４７５を形成する。

その後，ビアホール４７５を介して，ドレイン電極４６５と電気的に連結される下部電極４８０を形成する。

そして，一般的な平板表示装置の製造工程を行うことにより，平板表示装置を形成する。

このように，静電気防止配線４４５が別途の除去工程なく，平板表示装置の製造工程中で切断されて，各ゲートラインが電気的に分離されるようにするセルフカッティング構造の静電気防止配線４４５を具備し，さらに静電気防止回路も具備することによって，より効果的に静電気を防止することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，平板表示装置および平板表示装置の製造方法に適用可能であり，特に，静電気防止構造を具備する平板表示装置および平板表示装置の製造方法に適用可能である。

従来の平板表示装置で，有機電界発光表示装置のＴＦＴ基板を概略的に示す平面図である。 本発明の実施形態による静電気防止構造を具備する平板表示装置のＴＦＴ基板を概略的に示す平面図である。 図２の各ゲートライン間の静電気防止配線の拡大図である。 本発明の望ましい実施形態による静電気防止構造を具備する平板表示装置を説明するための工程断面図である。 本発明の望ましい実施形態による静電気防止構造を具備する平板表示装置を説明するための工程断面図である。 本発明の望ましい実施形態による静電気防止構造を具備する平板表示装置を説明するための工程断面図である。 本発明の望ましい実施形態による静電気防止構造を具備する平板表示装置を説明するための工程断面図である。 本発明の望ましい実施形態による静電気防止構造を具備する平板表示装置を説明するための工程断面図である。

符号の説明

２１０ ゲートライン
２２０ データライン
２３０ 静電気防止配線
２４０ 静電気防止回路

Claims (4)

1. 発光領域とパッド部とを具備する基板の発光領域上に活性層を形成する段階と；
   ゲート絶縁膜上に少なくとも一つ以上の導電膜から構成されるゲート電極および静電気防止配線を形成する段階と；
   前記活性層に，所定の不純物を注入してソース／ドレイン領域を形成する段階と；
   前記ソース／ドレイン領域の一部分を露出させるコンタクトホールと，前記静電気防止配線の一部分を露出させる前記静電気防止配線を切断するのための開口部とを具備する層間絶縁膜を形成する段階と；
   前記層間絶縁膜上に所定の導電膜を形成する段階と；
   前記導電膜をパターニングして，ソース／ドレイン電極を形成することと同時に，前記静電気防止配線を切断するための開口部によって露出された静電気防止配線を除去する段階と；
   を含み
   静電気防止回路は、前記ソース／ドレイン電極の形成と同時にデータラインの端部に形成されることを特徴とする，平板表示装置の製造方法。
2. 前記ゲート電極および前記静電気防止配線は，導電膜で構成されることを特徴とする，請求項１に記載の平板表示装置の製造方法。
3. 前記ゲート電極および前記静電気防止配線は，ＭｏＷ／ＡｌＮｄの二重導電膜で構成されることを特徴とする，請求項２に記載の平板表示装置の製造方法。
4. 前記静電気防止配線を切断するための開口部は，前記静電気防止配線の幅以上の幅を有することを特徴とする，請求項１に記載の平板表示装置の製造方法。