CN209747524U - 薄膜晶体管和显示面板 - Google Patents

薄膜晶体管和显示面板 Download PDF

Info

Publication number
CN209747524U
CN209747524U CN201921028781.XU CN201921028781U CN209747524U CN 209747524 U CN209747524 U CN 209747524U CN 201921028781 U CN201921028781 U CN 201921028781U CN 209747524 U CN209747524 U CN 209747524U
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
strip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921028781.XU
Other languages
English (en)
Inventor
龙春平
李会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201921028781.XU priority Critical patent/CN209747524U/zh
Application granted granted Critical
Publication of CN209747524U publication Critical patent/CN209747524U/zh
Priority to US16/863,253 priority patent/US11309392B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本实用新型提供一种薄膜晶体管，包括有源层和源漏电极层，源漏电极层包括至少一个第一电极条的第一电极和包括至少一个第二电极条的第二电极，第一电极条与第二电极条间隔交替设置，第一电极条的自由端朝向第二电极，第二电极条的自由端朝向第一电极。至少一个第一电极条的自由端与第二电极之间的区域在有源层所在层的正投影处未设置半导体材料和/或至少一个第二电极条的自由端与第一电极之间的区域在有源层所在层的正投影处未设置半导体材料。本实用新型的各个第一电极条和/或各个第二电极条210上的电流不会集中在端部，进而避免了电极条端部发热，解决了显示面板发热导致结构被破坏的问题。本实用新型还提供一种包括该薄膜晶体管的显示面板。

Description

薄膜晶体管和显示面板
技术领域
本实用新型涉及显示技术领域，具体地，涉及一种薄膜晶体管以及一种包括该薄膜晶体管的显示面板。
背景技术
薄膜晶体管(TFT，Thin-film transistor)通常包括层叠设置的栅电极、有源层以及位于同一层中的源电极和漏电极，所述源电极和漏电极与所述有源层电连接，在所述栅电极被输入有效的电平信号时，所述薄膜晶体管呈导通状态，使源电极和漏电极能够通过所述有源层导通。然而，现有的薄膜晶体管在长时间的工作下通常会出现局部热量过高的问题，导致薄膜晶体管被破坏。
因此，如何提供一种不容易发热的薄膜晶体管，成为本领域亟待解决的技术问题。
实用新型内容
本实用新型旨在提供一种不容易发热的薄膜晶体管。
为实现上述目的，作为本实用新型的第一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括有源层和源漏电极层，所述有源层由半导体材料制成，所述源漏电极层包括第一电极和第二电极，所述第一电极包括至少一个第一电极条，所述第二电极包括至少一个第二电极条，所述第一电极条与所述第二电极条间隔交替设置，所述第一电极条的自由端朝向所述第二电极，所述第二电极条的自由端朝向所述第一电极，
至少一个所述第一电极条的自由端与所述第二电极之间的区域在所述有源层所在层上的正投影处未设置半导体材料；和/或
至少一个所述第二电极条的自由端与所述第一电极之间的区域在所述有源层所在层上的正投影处未设置半导体材料。
优选地，所述第一电极还包括第一导电连接条，所述第一电极包括多个所述第一电极条，所述第一电极的多个第一电极条通过所述第一导电连接条电连接。
优选地，所述第二电极包括至少一条第二导电连接条，所述第二电极包括多条所述第二电极条，所述第二电极的多条第二电极条通过所述第二导电连接条电连接；
所述第一导电连接条与所述第二导电连接条平行设置。
优选地，所述第一导电连接条的两侧均设置有所述第一电极条；所述第二电极包括两条所述第二导电连接条，两条所述第二导电连接条分别设置在所述第一导电连接条的两侧，每条所述第二导电连接条上均设置有多个所述第二电极条。
优选地，在所述有源层所在层中，与所述第一电极条和所述第二导电连接条之间的部分相对应的位置存在未设置所述半导体材料的区域。
优选地，所述第一电极包括四条所述第一电极条，所述第一导电连接条的两侧分别设置有两条所述第一电极条；所述第二电极包括两条所述第二电极条，两条所述第二电极条分别设置在所述第一导电连接条的两侧。
优选地，所述有源层所在层中，与所述第二电极条与所述第一导电连接条之间的部分相对应的位置存在未设置所述半导体材料的区域。
优选地，未设置所述半导体材料的区域形成为孔形。
优选地，所述薄膜晶体管还包括栅电极，所述栅电极在所述有源层所在的层上的正投影的边缘经过所述成为孔形的未设置所述半导体材料的区域。
优选地，未设置所述半导体材料的区域从所述第一导电连接条的一端延伸至所述第一导电连接条的另一端。
优选地，所述薄膜晶体管还包括栅电极，所述栅电极至少对应于所述有源层所在层中设置有半导体材料的部分。
作为本实用新型的第二个方面，提供一种显示面板，所述显示面板包括多个薄膜晶体管，所述多个薄膜晶体管中的至少一个为前面所述的薄膜晶体管。
优选地，所述显示面板包括多个像素单元，所述像素单元内设置有包括多个薄膜晶体管的像素电路，所述像素电路中的薄膜晶体管为前面所述的薄膜晶体管。
优选地，所述薄膜晶体管为所述包括四条所述第一电极条和两条所述第二电极条的薄膜晶体管，所述像素单元还包括像素电极，所述薄膜晶体管的第二电极的两个第二电极条通过所述像素电极电连接。
优选地，所述显示面板包括栅极驱动电路，所述栅极驱动电路包括多个级联的移位寄存单元，所述移位寄存单元包括多个薄膜晶体管，其中至少一个薄膜晶体管为本实用新型所提供的上述薄膜晶体管。
附图说明
附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：
图1是本实用新型提供的薄膜晶体管的一种实施例的结构示意图；
图2是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图3是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图4是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图5是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图6是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图7是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图8是本实用新型提供的薄膜晶体管的另一种实施例的结构示意图；
图9是本实用新型提供的薄膜晶体管的制作方法的步骤一和步骤二的示意图；
图10是本实用新型提供的薄膜晶体管的制作方法的步骤三的示意图；
图11是本实用新型提供的薄膜晶体管的制作方法的步骤四至步骤六的示意图；
图12是本实用新型提供的薄膜晶体管的制作方法的步骤七的示意图；
图13是本实用新型提供的薄膜晶体管的制作方法的步骤八的示意图；
图14是本实用新型提供的薄膜晶体管的制作方法的步骤九的示意图；
图15是本实用新型提供的薄膜晶体管的制作方法的步骤十的示意图；
图16是本实用新型提供的薄膜晶体管的制作方法的步骤十一的示意图。
附图标记说明
100：第一电极 110：第一电极条
120：第一导电连接条 200：第二电极
210：第二电极条 220：第二导电连接条
230：导电条 240：导电部
300：栅电极 400：栅线
500：数据线 600：像素电极
1：基板 2：缓冲层
3：多晶硅存储电容 4：多晶硅有源层
5：光刻胶 6：栅极绝缘层
7：层间绝缘层 8：钝化层
9：像素定义层 10：源电极接触孔
11：漏电极接触孔 12：过孔
13：有机平坦化层
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。
为实现上述目的，本实用新型提供一种薄膜晶体管，如图1至8所示，所述薄膜晶体管包括有源层和源漏电极层，所述有源层由半导体材料制成，所述源漏电极层包括第一电极100和第二电极200，第一电极100包括至少一个第一电极条110，第二电极200包括至少一个第二电极条210，第一电极条110与第二电极条210间隔交替设置，第一电极条110的自由端朝向第二电极200，第二电极条210的自由端朝向第一电极100。
至少一个第一电极条110的自由端与第二电极200之间的区域在有源层所在层上的正投影处未设置半导体材料；和/或
至少一个第二电极条210的自由端与第一电极100之间的区域在所述有源层所在层上的正投影处未设置半导体材料。
需要说明的是，在厚度方向上，有源层中形成半导体材料的区域与源漏电极层中形成第一电极和第二电极的区域是正对的。容易理解的是，第一电极100和第二电极200在所述薄膜晶体管中分别作为源电极和漏电极。例如，图1至3、图5至6所示的薄膜晶体管结构为本实用新型的薄膜晶体管应用在移位寄存器(GOA，Gate Driver on Array)电路中时的优选结构，其中，第二电极200用作源电极，第一电极100用作漏电极；图4、图8所示的薄膜晶体管结构为本实用新型的薄膜晶体管应用在像素电路中时的优选结构，第一电极100用作源电极，用于与数据线500电连接，第二电极200用作漏电极，用于与像素电极600电连接。
当第一电极条110为多个时，多个第一电极条110互相电连接，当第二电极条210为多个时，多个第二电极条210互相电连接。第一电极条110与第二电极条210间隔交替设置，使得第一电极100与第二电极200之间的电流分散到各个第一电极条110与第二电极条210之间，从而在不增加第一电极100与第二电极200大小的前提下，初步减小了第一电极100与第二电极200之间的电流汇聚在一处导致的发热问题。
为了进一步减小各个第一电极条110的端部和/或各个第二电极条210的端部流过的电流，在本实用新型中，进一步针对第一电极100与第二电极200之间的电流容易集中的位置进行了改进。该电流容易集中的位置包括：各个第一电极条110的端部与该第一电极条110的端部朝向的第二电极200之间(即图中第一电极条110与第一电极条110朝向的第二导电连接条220之间)的位置，以及各个第二电极条210的端部与该第二电极条210的端部朝向的第一电极100之间(即图中第二电极条210与第二电极条210朝向的第一导电连接条120之间)的位置。
在本实用新型的有源层的有源层所在层中，对应于上述电流容易集中的位置设置有未设置半导体材料的区域。如图1至图8所示，图中A1区域即为与第一电极条110和第二电极条210对应的有源层所在的层中设置了半导体材料的区域。图中A1区域中存在的孔形空白区域、A1区域的投影边缘与第二电极条210的投影边缘之间的空白区域、以及多片A1区域之间的空白区域，即为所述未设置半导体材料的区域。
通过上述设置有半导体材料的A1区域和所述未设置半导体材料的区域的设计，本实用新型的各个第一电极条110的端部和/或各个第二电极条210的端部不会出现电流集中的现象，避免了第一电极条110和/或第二电极条210端部发热的问题，进而解决了薄膜晶体管在长时间工作下发热导致薄膜晶体管结构被破坏的问题。
本实用新型对第一电极条110为多个时如何将多个第一电极条110互相电连接在一起不作具体限定，例如，可选地，如图1至图8所示，第一电极100还包括第一导电连接条120，第一电极100包括多个第一电极条110，第一电极100的多个第一电极条110通过第一导电连接条120电连接。
同样地，本实用新型对第二电极条210为多个时如何将多个第二电极条210互相电连接在一起不作具体限定，例如，当本实用新型的薄膜晶体管应用在移位寄存器电路(即GOA电路)中时，可选地，如图1至图3、图5至图7所示，第二电极200包括至少一条第二导电连接条220，第二电极200包括多条第二电极条210，第二电极200的多条第二电极条210通过第二导电连接条220电连接；
第一导电连接条120与第二导电连接条220平行设置。
为了在不增加第一导电连接条120长度的前提下，进一步分散第一导电连接条120上的电流，优选地，如图1至图3、图5至图7所示，第一导电连接条120的两侧均设置有第一电极条110；第二电极200包括两条第二导电连接条220，两条第二导电连接条220分别设置在第一导电连接条120的两侧，每条第二导电连接条220上均设置有多个第二电极条210。
需要说明的是，当第二电极200包括两条第二导电连接条220时，该两条第二导电连接条220也是互相电连接的。本实用新型对两条第二导电连接条220如何电连接不作具体限定，例如，可选地，如图1至图3、图5至图7所示，第二电极200还包括导电条230，两条第二导电连接条220均与所述导电条230电连接。
在显示装置中的薄膜晶体管中，尤其是像素电路中的薄膜晶体管中，通常要求薄膜晶体管所占的面积尽可能小。本实用新型通过上述两条第二导电连接条220分别设置在第一导电连接条120两侧的设计，实现了在不增加第一导电连接条120长度的前提下，进一步分散第一导电连接条120上电流的效果。
当本实用新型的薄膜晶体管应用在移位寄存器电路中时，可选地，如图1至图3、图5至图7所示，在所述有源层所在的层中，与所述源漏电极层中第一电极条110和第二导电连接条220之间的部分相对应的位置存在未设置半导体材料的区域。
当本实用新型的薄膜晶体管应用在像素电路中时，可选地，如图4、图8所示，第一电极100包括四条第一电极条110，第一导电连接条120的两侧分别设置有两条第一电极条110；第二电极200包括两条第二电极条210，两条第二电极条210分别设置在第一导电连接条120的两侧。
容易理解的是，在图4、图8中第一电极100用作源电极，用于与数据线500电连接，第二电极200用作漏电极，用于与像素电极600电连接。可选地，第二电极200还包括导电部240，用于将第二电极条210与像素电极600电连接。
当本实用新型的薄膜晶体管应用在像素电路中时，可选地，如图3、图7所示，在所述有源层所在层中，与第二电极条210与第一导电连接条120之间的部分相对应的位置存在未设置半导体材料的区域。
本实用新型对所述未设置半导体材料的区域的形状不作具体限定，例如，作为本实用新型的一种优选实施方式，如图1、图4、图5、图8所示，所述未设置半导体材料的区域形成为孔形。
本实用新型将所述未设置半导体材料的区域设计为孔形，从而既能够减小第二电极条210的自由端与第一导电连接条120之间(或者第一电极条110的自由端与第二导电连接条220之间)的电流，又能够保持第一电极条110(或者第二电极条210)与有源层的半导体材料之间的接触面积，从而在减小薄膜晶体管发热的前提下，尽可能地保持了第一电极100与第二电极200之间电流的分散程度。
为了在减少第一电极条110或者第二电极条210的自由端电流的前提下，尽量增大有源层中半导体材料导体化的区域，进一步优选地，如图5、图8所示，所述薄膜晶体管还包括栅电极300，栅电极300在所述有源层所在的层上的正投影的边缘经过所述成为孔形的未设置所述半导体材料的区域。
本发明对薄膜晶体管的其他膜层、结构不作具体限定，例如，如图5至图8所示，所述薄膜晶体管还包括栅线400，栅线400与栅电极300电连接，用于向栅电极300提供开关信号。
为简化有源层的半导体材料图案，降低对薄膜晶体管制作工艺的要求，作为本实用新型的另一种优选实施方式，如图2至图3、图6至图7所示，所述未设置半导体材料的区域从第一导电连接条120的一端延伸至第一导电连接条120的另一端。
本实用新型将所述未设置半导体材料的区域设计为如图2至图3、图6至图7所示的连续开口(如图2、图3中虚线框所示的区域A2)，从而不必考虑有源层中每个单独的未设置半导体材料的区域(例如前面所说的孔形区域)与每条第一电极条110或者每条第二电极条210之间的对应关系，即避免了实现所述未设置半导体材料的区域与电极条的对齐对工艺的要求。
进一步优选地，如图3、图7所示，对于第一导电连接条120一侧的第一电极条110和第二电极条210对应的半导体图案，该半导体图案朝向第一导电连接条120一侧的边缘与第二电极条210的自由端对齐，该半导体图案远离第一导电连接条120一侧的边缘与第一电极条110的自由端对齐。
通过上述设计，本实用新型的薄膜晶体管中，第一电极100与第二电极200之间的电流仅通过第一电极条110和第二电极条210长度方向的边缘，第一电极条110和第二电极条210的自由端端部不经过任何电流，从而彻底解决了电流集中在第一电极条110和第二电极条210端部导致的发热问题。
可选地，如图1至图8所示，所述薄膜晶体管还包括栅电极300，栅电极300至少对应于所述有源层所在层中设置有半导体材料的部分。
作为本实用新型的第二个方面，还提供一种显示面板，所述显示面板包括多个薄膜晶体管，所述多个薄膜晶体管中的至少一个为上一实施例中所述的薄膜晶体管。
可选地，所述显示面板包括多个像素单元，像素单元内设置有包括至少一个薄膜晶体管的像素电路，所述像素电路中的至少一个薄膜晶体管为上一实施例中所述的薄膜晶体管。其中，所述薄膜晶体管优选地为前面所述的包括四条第一电极条110和两条第二电极条210的薄膜晶体管，所述像素单元还包括像素电极，所述薄膜晶体管的第二电极200的两个第二电极条210通过像素电极电连接。
可选地，所述显示面板还包括移位寄存器电路，所述移位寄存器电路包括多个级联的移位寄存单元(即GOA单元)，所述移位寄存单元包括多个薄膜晶体管，其中至少一个薄膜晶体管为上一实施例中所述的薄膜晶体管。
本实用新型提供的显示面板包括上文中所述的薄膜晶体管，因此不会出现薄膜晶体管在长时间工作下发热导致薄膜晶体管结构被破坏进而导致显示面板出现显示故障的问题。
下面介绍本实用新型所提供的上述薄膜晶体管的制作方法：
步骤一、如图9所示，在基板1上形成缓冲层2。
缓冲层2可以通过等离子体增强化学气相沉积(PECVD，Plasma EnhancedChemical Vapor Deposition)方法，在基板1上依次制作氮化硅(SiN)薄膜和二氧化硅(SiO2)薄膜获得。
步骤二、如图9所示，在缓冲层2上形成多晶硅有源层4和多晶硅存储电容3，其中多晶硅有源层4即为上文中所述的有源层所在层的半导体材料。
多晶硅有源层4和多晶硅存储电容3可以通过在缓冲层2上形成多晶硅薄膜并对多晶硅薄膜进行低浓度离子掺杂获得。具体地，可以包括：
利用等离子体增强化学气相沉积工艺或者其它化学或物理气相沉积方法在缓冲层2上形成非晶硅(a-Si)薄膜；通过激光退火(ELA，Excimer Laser Anneal)或者固相结晶(SPC，Solid Phase Crystallization)方法，使得a-Si结晶成为多晶硅薄膜；采用传统掩模工艺在多晶硅薄膜上形成光刻胶层的图案，以光刻胶层为刻蚀阻挡层，通过等离子体刻蚀没有被光刻胶层保护的多晶硅薄膜，形成多晶硅有源层4和多晶硅存储电容3；最后利用离子注入工艺对多晶硅有源层4中的晶体管沟道进行低浓度离子掺杂，在多晶硅有源层4中形成薄膜晶体管要求的导电沟道。
步骤三、将多晶硅存储电容3转化为低电阻的掺杂多晶硅薄膜，具体可以包括：
如图10所示，通过掩模工艺在多晶硅有源层4上形成光阻材料组成的光刻胶5(以防止多晶硅有源层4被注入离子)；对没有光刻胶层保护的多晶硅存储电容3进行高浓度离子注入工艺，将多晶硅存储电容3转化为低电阻的掺杂多晶硅薄膜。
需要说明的是，在后续工艺过程中，只需要在多晶硅存储电容3上形成栅极绝缘层和栅电极金属薄膜构成的电容的第二极板，与本实用新型的薄膜晶体管结构的制作工艺之间并无关联，因此后面不再展示多晶硅存储电容3后续仅有的一次光刻工艺(即，形成电容的第二极板的光刻工艺)。
步骤四、如图11所示，在多晶硅有源层4上形成栅极绝缘层6。
栅极绝缘层6的形成工艺具体可以包括：通过光刻胶剥离工艺去除多晶硅有源层4上的光刻胶5，采用等离子体增强化学气相沉积工艺沉积二氧化硅薄膜或二氧化硅与氮化硅的复合薄膜，在多晶硅有源层4上形成栅极绝缘层6。
步骤五、如图11所示，在栅极绝缘层6上形成栅电极300。
栅电极300的形成工艺具体可以包括：通过磁控溅射等物理气相沉积方法在栅极绝缘层6上沉积一种或者多种低电阻的金属材料薄膜，再利用光刻工艺形成栅电极300。所述金属材料薄膜可以是铝、铜、钼、钛或铝钕合金等单层金属薄膜，也可以是钼/铝/钼或钛/铝/钛等多层金属薄膜。
步骤六、如图11所示，对多晶硅有源层4进行离子掺杂，形成源电极接触区和漏极电极接触区。
所述源电极接触区和漏极电极接触区的形成工艺具体可以包括：利用栅电极300作为离子注入阻挡层，对多晶硅有源层4进行离子掺杂，在未被栅电极阻挡的多晶硅有源层区域形成低阻抗的源电极和漏极电极接触区。
步骤七、如图12所示，形成层间绝缘层7，并在层间绝缘层7中形成源电极接触孔10和漏电极接触孔11。
形成层间绝缘层7、源电极接触孔10和漏电极接触孔11的工艺具体可以包括：在包含栅电极300的整个表面，利用等离子体增强化学气相沉积方法，依次制作氮化硅薄膜和二氧化硅薄膜，获得层间绝缘层7，通过掩模和刻蚀工艺刻蚀层间绝缘层7，形成源电极接触孔10和漏电极接触孔11。
步骤八、如图13所示，在层间绝缘层7上形成第一电极条110和第二电极条210，并激活多晶硅有源层4中掺杂的离子。
形成第一电极条110和第二电极条210，并激活多晶硅有源层4中掺杂的离子的工艺具体可以包括：利用磁控溅射在层间绝缘层7上沉积一种或多种低电阻的金属薄膜，通过掩模和刻蚀工艺形成第一电极条110和第二电极条210，第一电极条110和第二电极条210通过源电极接触孔10、漏电极接触孔11与多晶硅有源层4形成欧姆接触。利用快速热退火或热处理炉退火，激活多晶硅有源层4中掺杂的离子，在栅电极300之下的多晶硅有源层4中形成有效的导电沟道。其中，所述低电阻的金属薄膜可以是铝、铜、钼、钛或铝钕合金等单层金属薄膜，也可以是钼/铝/钼或钛/铝/钛等多层金属薄膜。
步骤九、如图14所示，形成钝化层8、平坦化层13，以及贯穿钝化层8和平坦化层13的过孔12。
具体可以包括：利用等离子体增强化学气相沉积方法在包含第一电极条110和第二电极条210的整个表面沉积一层氮化硅薄膜，通过掩模和刻蚀工艺形成包含过孔12的一部分的钝化层8。利用快速热退火或热处理炉退火进行氢化工艺，修复多晶硅有源层4内部和界面的缺陷。再一次通过掩模工艺，在钝化层8之上形成具有相同形状过孔的有机平坦化层13。
步骤十、如图15所示，在平坦化层13上形成像素电极600，像素电极600通过过孔12与第二电极条210电连接。
具体可以包括：利用磁控溅射方法在有机平坦化层13上沉积一层透明导电薄膜，通过光刻工艺刻蚀该透明导电薄膜在过孔12及部分有机平坦化层13之上形成像素区域的像素电极600。该透明导电薄膜可以是单层的氧化物导电薄膜，如氧化铟锡(ITO)或氧化铟锌(IZO)等，也可以是氧化铟锡/银/氧化铟锡、氧化铟锌/银等复合薄膜。
步骤十一、如图16所示，形成像素定义层9。
具体可以包括：在有机平坦化层13及像素电极600上涂覆一层与有机平坦化层13的材料类似的光敏有机材料，通过最后一道掩模工艺暴露出像素电极600的部分区域，形成覆盖有机平坦化层13及部分像素电极600区域的像素定义层9。
表1-1所示为本实用新型提供的薄膜晶体管中各膜层的材料及厚度的一种具体实施方式：
表1-1
在表1-1中，聚酰亚胺膜层I、阻障层I、聚酰亚胺膜层II、阻障层II以及缓冲层均为基板1中的膜层。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (15)

1.一种薄膜晶体管，所述薄膜晶体管包括有源层和源漏电极层，所述有源层由半导体材料制成，所述源漏电极层包括第一电极和第二电极，所述第一电极包括至少一个第一电极条，所述第二电极包括至少一个第二电极条，所述第一电极条与所述第二电极条间隔交替设置，其特征在于，所述第一电极条的自由端朝向所述第二电极，所述第二电极条的自由端朝向所述第一电极，
至少一个所述第一电极条的自由端与所述第二电极之间的区域在所述有源层所在层上的正投影处未设置半导体材料；和/或
至少一个所述第二电极条的自由端与所述第一电极之间的区域在所述有源层所在层上的正投影处未设置半导体材料。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一电极还包括第一导电连接条，所述第一电极包括多个所述第一电极条，所述第一电极的多个第一电极条通过所述第一导电连接条电连接。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二电极包括至少一条第二导电连接条，所述第二电极包括多条所述第二电极条，所述第二电极的多条第二电极条通过所述第二导电连接条电连接；
所述第一导电连接条与所述第二导电连接条平行设置。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一导电连接条的两侧均设置有所述第一电极条；
所述第二电极包括两条所述第二导电连接条，两条所述第二导电连接条分别设置在所述第一导电连接条的两侧，每条所述第二导电连接条上均设置有多个所述第二电极条。
5.根据权利要求4所述的薄膜晶体管，其特征在于，在所述有源层所在层中，与所述第一电极条和所述第二导电连接条之间的部分相对应的位置存在未设置所述半导体材料的区域。
6.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极包括四条所述第一电极条，所述第一导电连接条的两侧分别设置有两条所述第一电极条；
所述第二电极包括两条所述第二电极条，两条所述第二电极条分别设置在所述第一导电连接条的两侧。
7.根据权利要求3至6中任意一项所述的薄膜晶体管，其特征在于，所述有源层所在层中，与所述第二电极条与所述第一导电连接条之间的部分相对应的位置存在未设置所述半导体材料的区域。
8.根据权利要求7所述的薄膜晶体管，其特征在于，未设置所述半导体材料的区域形成为孔形。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅电极，所述栅电极在所述有源层所在的层上的正投影的边缘经过所述成为孔形的未设置所述半导体材料的区域。
10.根据权利要求3至6中任意一项所述的薄膜晶体管，其特征在于，未设置所述半导体材料的区域从所述第一导电连接条的一端延伸至所述第一导电连接条的另一端。
11.根据权利要求1至6中任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅电极，所述栅电极至少对应于所述有源层所在层中设置有半导体材料的部分。
12.一种显示面板，所述显示面板包括多个薄膜晶体管，其特征在于，所述多个薄膜晶体管中的至少一个为权利要求1至11中任意一项所述的薄膜晶体管。
13.根据权利要求12所述的显示面板，其特征在于，所述显示面板包括多个像素单元，所述像素单元内设置有包括至少一个薄膜晶体管的像素电路，所述像素电路中的至少一个薄膜晶体管为权利要求1至11中任意一项所述的薄膜晶体管。
14.根据权利要求13所述的显示面板，其特征在于，所述薄膜晶体管为权利要求6所述的薄膜晶体管，所述像素单元还包括像素电极，所述薄膜晶体管的第二电极的两个第二电极条通过所述像素电极电连接。
15.根据权利要求12所述的显示面板，其特征在于，所述显示面板包括栅极驱动电路，所述栅极驱动电路包括多个级联的移位寄存单元，所述移位寄存单元包括多个薄膜晶体管，其中至少一个薄膜晶体管为权利要求1至11中任意一项所述的薄膜晶体管。
CN201921028781.XU 2019-07-02 2019-07-02 薄膜晶体管和显示面板 Active CN209747524U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201921028781.XU CN209747524U (zh) 2019-07-02 2019-07-02 薄膜晶体管和显示面板
US16/863,253 US11309392B2 (en) 2019-07-02 2020-04-30 Thin film transistor and method for manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921028781.XU CN209747524U (zh) 2019-07-02 2019-07-02 薄膜晶体管和显示面板

Publications (1)

Publication Number Publication Date
CN209747524U true CN209747524U (zh) 2019-12-06

Family

ID=68724086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921028781.XU Active CN209747524U (zh) 2019-07-02 2019-07-02 薄膜晶体管和显示面板

Country Status (2)

Country Link
US (1) US11309392B2 (zh)
CN (1) CN209747524U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001442A1 (zh) * 2020-06-28 2022-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901650B2 (en) * 2010-02-02 2014-12-02 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN106276778B (zh) * 2015-05-21 2018-08-14 清华大学 一种金属纳米线膜的制备方法以及导电元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001442A1 (zh) * 2020-06-28 2022-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板

Also Published As

Publication number Publication date
US11309392B2 (en) 2022-04-19
US20210005726A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP4560421B2 (ja) 平板表示装置の製造方法
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
WO2016175086A1 (ja) 半導体装置及びその製造方法
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
WO2017092172A1 (zh) Tft基板的制作方法
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR20120058106A (ko) 액정 표시 장치 및 그 제조 방법
KR101026808B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
KR20010019668A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100946809B1 (ko) 박막트랜지스터 및 그의 제조방법
CN209747524U (zh) 薄膜晶体管和显示面板
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US20080164477A1 (en) Thin film transistor, method of fabricating the same, and flat panel display device including the same
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JPH08242001A (ja) 薄膜トランジスタの製造方法
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN113594178A (zh) 阵列基板及其制备方法、显示面板
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20110001567A (ko) 박막트랜지스터 및 그의 제조방법
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
KR19980086042A (ko) 박막트랜지스터 및 그 제조방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant