KR100239779B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100239779B1
KR100239779B1 KR1019960061506A KR19960061506A KR100239779B1 KR 100239779 B1 KR100239779 B1 KR 100239779B1 KR 1019960061506 A KR1019960061506 A KR 1019960061506A KR 19960061506 A KR19960061506 A KR 19960061506A KR 100239779 B1 KR100239779 B1 KR 100239779B1
Authority
KR
South Korea
Prior art keywords
shorting bar
liquid crystal
crystal display
scan line
width
Prior art date
Application number
KR1019960061506A
Other languages
English (en)
Other versions
KR19980043583A (ko
Inventor
여주천
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960061506A priority Critical patent/KR100239779B1/ko
Priority to US08/982,294 priority patent/US6020599A/en
Publication of KR19980043583A publication Critical patent/KR19980043583A/ko
Priority to US09/456,079 priority patent/US6084648A/en
Application granted granted Critical
Publication of KR100239779B1 publication Critical patent/KR100239779B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 성장시킬 양극산화막의 폭을 고려하여 주사선과 숏팅바를 연결하는 연결부의 폭을 작게 형성함으로써, 양극산화 공정을 진행하는 과정에서 연결부 전체에 양극산화막을 형성시켜 주사선과 숏팅바가 절연되어 자동적으로 분리될 수 있도록 하려하는 것이다.
이를 위한 본 발명의 액정표시장치는 기판과, 상기 기판 상에 형성되는 숏팅바와, 상기 숏팅바에 연결되되, 상기 숏팅바에 연결되는 부분이 다른 부분보다 적은 폭을 가지도록 형성된 주사선을 포함하여 이루어진다.

Description

액정표시장치
제1도는 종래의 주사선과 숏팅바를 연결하는 연결부에서의 양극산화를 설명하기 위한 도면.
제2도는 종래의 액정표시장치의 제조공정을 제1도 (c)의 AA' 단면으로 나타낸 도면.
제3도는 본 발명에 따른 주사선과 숏팅바를 연결하는 연결부의 제1실시예를 나타낸 도면.
제4도는 본 발명의 액정표시장치의 제조공정을 제3도 (b)의 BB' 단면으로 나타낸 도면.
제5도는 본 발명에 따른 주사선과 숏팅바를 연결하는 연결부의 제2실시예를 나타낸 도면.
제6도는 본 발명에 따른 주사선과 숏팅바를 연결하는 연결부의 제3실시예를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 절연기판 110 : 게이트절연막
120 : 충간절연막 11 : 활성층
11C : 채널영역 12G : 게이트전극
12L : 주사선 13 : 양극산화막
14S : 소오스영역 14D : 드레인영역
15 : LDD 영역 16S : 소오스전극
16D : 드레인전극 19 : 감광막 패턴
C : 연결부 18 : 숏팅바
17 : 화소전극 130 : 보호막
10 : 연결바
본 발명은 액정표시장치에 관한 것으로 특히, 서로 연결되어 있는 주사선과 숏팅바(shorting bar)를 양극산화(anodizing)하여 주사선과 숏팅바를 자동적으로 분리하도록 구성되는 액정표시장치에 관한 것이다.
양극산화 공정은 전해액에 금속을 담구어 (+)전원을 연결하고, (-)전원으로는 백금등을 사용하여 금속에 산화막을 성장시키는 공정이다. 액정표시장치의 제조공정시, 패터닝된 게이트전극과 주사선과 같은 배선에 절연막을 성장시키는데 실시된다.
숏팅바는 외부의 전원부와 주사선을 연겨해주는 금속배선으로, 주사선과 주사선에 연결된 게이트 전극이 양극산화가 일어날 수 있도록 전원을 유도하여 전달한다.
제조공정이 완료되면, 숏팅바는 액정표시장치를 검사하거나 작동시키기 위해 주사선과 분리시켜야 한다.
제1도는 액정표시장치에서 종래의 주사선과 숏팅바의 연결부를 설명하기 위한 도면으로, 제1도의 (a)는 양극산화 공정을 실시하기 전의 연결부의 상태를, 제1도의 (b)는 양극산화 공정을 실시한 이후의 연결부의 상태를, 제1도의 (c)는 레이저를 이용하여 컷팅한 후의 연결부의 상태를 나타낸다.
기판 상에 복수개의 주사선(12L)이 배열되어 있고, 각 주사선(12L)은 하나의 숏팅바(18)에 연결되어 있다. 양극산화 공정시 외부 전원은 숏팅바(18)를 거쳐서 각 주사선(12L)에 전달된다.
양극산화 공정을 실시하기 전의 주사선(12L)은 상기 주사선과 동일한 폭을 가지는 연결부(C)(이하 숏팅바에 연결되는 주사선 부분을 연결부라 한다.)에 의해 숏팅바(18)에 연결되어 있다.
이와 같은 연결부의 구조를 가지는 기판을 전해액에 담구고 양극산화 공정을 실시하면, 제1도의 (b)와 같이, 주사선(12L)과 숏팅바(18)의 측면에서 양극산화막(13)이 일정한 폭으로 성장한다. 주사선(12l)과 숏팅바(18)는 양극산화 공정을 실시한 이후에도 계속 연결되어 있는 상태이다. 따라서 기판제조가 끝나면, 제1도의 (c)에 보인 바와 같이, 기판의 검사를 위해 주사선(12L)과 숏팅바(18)를 연결해 주는 연결부를 절단해주어야 한다.
이와 같은 양극산화공정을 포함하는 액정표시장치의 제조공정을 설명하면 다음과 같다. 제2도는 이를 설명하기 위한 도면으로, 좌측은 박막트랜지스터부를, 우측은주사선과 숏팅바의 연결부를 나타낸 것이다. 주사선과 숏팅바의 연결부는 제1도 (c)의 AA' 단면으로 나타낸 것이다.
우선, 제2도 (a)에 보인 바와 같이, 절연기판(100)상에 폴리실리콘층을 형성한 후, 사진식각하여 활성층(11)을 패터닝한다. 폴리실리콘층은 통상의 제조공정에 의하여 비정질 실리콘층을 형성한 후, 레이저조사를 실시하여 비정질 실리콘층을 결정화하여 형성하거나, 폴리실리콘을 저온증착하여 형성할 수 있다. 이때 기판에 함유된 불순물이 폴리실리콘층으로 이루어진 활성층에 침투하는 것을 방지하기 위하여, 폴리실리콘층을 형성하기 전에 산화실리콘이나 질화실리콘과 같은 절연물질을 증착하여 완충막을 먼저 형성하는 것이 좋다.
이후, 전면에 산화실리콘과 같은 절연물질을 증착하여 게이트 절연막(110)을 형성한다.
그다음, 제2도 (b)에 보인 바와 같이, 게이트 절연막(110)상에 알미늄층과 같이 양극산화가 가능한 금속층과 감광막을 순차적으로 형성한 후, 이 감광막과 금속층을 사진식각하여 게이트 전극(12G), 게이트 전극에 연장되는 주사선(12L) 및 숏팅바(18)를 패터닝한다. 따라서 주사선(12L)과 숏팅바(18)는 동일 금속 배선재로 형성된 것이다. 이때 주사선(12L)은 양극산화가 이루어질 수 있도록 숏팅바(18)에 연결되도록 패터닝한다.
감광막 패턴(19)은 이후의 양극산화 공정을 위해 제거하지 않고 금속 배선의 상단에 잔류시킨다.
이어서, 제2도 (c)에 보인 바와 같이, 기판을 전해액에 담구고 양극산화 공정을 실시한다. 그 결과, 감광막 패턴(19)이 마스크로 작용하지 않는 각 금속배선의 측면에는 일정 두께로 성장된 양극산화막(13)이 형성된다.
그다음, 제2도 (d)에 보인 바와 같이, 연급한 감광막 패턴(19)을 제거한 후, 게이트전극(12G)과 게이트전극(12G)의 측면에 형성된 양극산화막(13)을 마스크로하여 게이트절연막(110)을 사진식각하여 활성층(11)의 일부를 노출시킨다.
이후, 전면에 고농도의 n+ 도핑을 실시하여 활성층(11)의 노출된 부분에 n+층을 형성한다. 이 n+층은 소오스영역(14S)과 드레인영역(14D)이 된다. 그리고 게이트전극(14G)의 하부에 있는 활성층은 채널영역(11C)이 되고, 소오스영역(14S)과 채널영역(11C) 사이의 영역과 드레인영역(14D)과 채널영역(11C) 사이의 영역은 오프셋(offset)영역(15)이 된다. 이어서, 제2도의 (e)와 같이, 전면에 산화실리콘과 같은 절연물질을 증착하여 층간절연막(120)을 형성한 후, 상기 층간절연막(120)을 사진식각하여 소오스영역(14S)과 드레인영역(14D)을 노출시키는 콘택홀을 형성한다.
이후, 전면에 크롬층과 같은 금속층을 형성한 후, 사진식각하여 소오스영역(14S)에 연결되는 소오스전극(16S)과 신호선, 드레인영역(14D)에 연결되는 드레인전극(16D)을 패터닝한다.
이어서, 전면에 절연물질을 증착하여 보호막(130)을 형성한 후, 상기 보호막(130)을 사진식각하여 드레인전극(16D)의 일부를 노출시키는 콘택홀을 형성한다.
이후, 전면에 투명도전막을 형성한 후, 사진식각하여 드레인전극(16D)에 연결되는 화소전극(17)을 패터닝한다.
그다음, 제2도의 (f)와 같이, 제조가 끝난 기판을 테스트하기 위하여 숏팅바(18)와 주사선(12L)을 연결해주는 연결부(C)를 절단한다. 절단작업은 통상의 방법으로 사진식각을 하거나, 레이저를 이용한 컷팅으로 실시한다.
숏팅바와 주사선을 연결해주는 연결부(C)의 절단공정은 이와 같이, 제조공정의 마지막 단계에서 진행할 수 있지만, 공정상 편의를 위해 양극산화공정을 실시한 직후에 진행하기도 한다.
이어서, 후속공정을 진행하여 액정표시장치의 제조를 완성한다.
상술한 바와 같이, 종래의 액정표시장치는 기판 제조가 끝나면, 장치의 검사를 위하여 주사선과 숏팅바를 절단하는 작업을 추가로 실시하여야 하는 번거로움이 있었다. 이는 일반적으로 주사선의 폭을 10㎛ 정도로 형성시키는데 반하여 양극산화막은 그 특성상 1∼1.5㎛정도만을 성장시키는데 기인한다.
본 발명은 성장시킬 양극산화막의 폭을 고려하여 주사선과 숏팅바를 연결하는 연결부의 폭을 작게 형성함으로써, 양극산화 공정을 진행하는 과정에서 연결부 전체에 양극산화막을 형성시켜 주사선과 숏팅바가 절연되어 자동적으로 분리될 수 있도록 하려 하는 것이다.
이를 위하여 본 발명은 기판과, 상기 기판 상부에 형성되는 숏팅바와, 상기 기판 상부에 형성되는 주사선과, 상기 주사선보다는 작은 폭을 가지고 양극산화가 가능한 물질로 형성되되, 양극산화되기 전에는 상기 숏팅바와 상기 주사선을 연결한 상태로 존재하고, 양극산화된 후에는 상기 숏팅바와 상기 주사선을 전기적으로 절연시키는 연결부를 포함하는 액정표시장치를 제공한다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
제3도는 본 발명의 제1실시예를 설명하기 위한 도면으로, 주사선과 숏팅바를 연결해주는 연결부를 나타낸 것이다. 제3도의 (a)는 양극산화공정을 실시하기전의 상태를, 제3도의 (b)는 양극산화공정을 실시한 후의 상태를 나타낸 것이다.
주사선(12L)이 길게 배열되어 있고, 각 주사선(12L)의 일단인 연결부(C)에는 숏팅바(18)가 연결되어 있다. 연결부(C)의 폭은 주사선(12L)의 폭보다 얇게 형성되어 있다. 이때 연결부(C)의 폭은 이후 성장시킬 양극산화막(13)의 폭에 비하여 그 크기가 2배정도 혹은 그 이하가 되도록 형성하는 것이 좋다.
이와 같은 연결부의 구조를 가지는 기판에 양극산화 공정을 실시하면, 제3도의 (b)에 보인 바와 같이 연결부 전체에 양극산화막(13)이 형성되어 주사선(12L)과 숏팅바(18)가 절연되어 자동적으로 분리된다.
액정표시장치 제조공정에서 일반적으로 성장시키는 양극산화막의 폭은 1∼1.5㎛정도이다. 따라서 연결부의 폭을 2∼3㎛로 형성하여 양극산화공정을 실시하면, 연결부 양측에서 성장된 산화막이 연결부 전체에 형성되기 때문에 주사선과 숏팅바가 자동적으로 절연되는 것이다.
제4도는 제3도에 나타낸 본 발명의 제조공정을 설명하기 위한 도면으로, 제3도 (b)의 BB' 단면으로 나타낸 것이다. 제조공정은 종래와 같이 동일하게 진행되며, 단지 연결부에서 주사선과 숏팅바가 양극산화막의 형성에 의해 자동적으로 분리된다는 점이 다르다.
우선, 제4도 (a)에 보인 바와 같이, 기판(100) 상에 폴리실리콘층을 형성한 후, 사진식각하여 활성층(11)을 패터닝한다. 폴리실리콘층은 통상의 제조공정에 의하여 비정질 실리콘층을 형성한 후, 레이저조사를 실시하여 비정질 실리콘층을 결정화하여 형성하거나, 폴리실리콘을 저온증착하여 형성할 수 있다. 이때 기판에 함유된 불순물이 폴리실리콘층으로 이루어진 활성층에 침투하는 것을 방지하기 위하여 폴리실리콘층을 형성하기 전에 산화실리콘이나 질화실리콘과 같은 절연물질로 완충막을 형성하는 것이 좋다.
이후, 전면에 산화실리콘과 같은 절연물질을 증착하여 게이트 절연막(110)을 형성한다.
그다음, 제4도 (b)에 보인 바와 같이, 게이트절연막(110) 상으로 알미늄층, 티타늄층과 같은 양극산화가 가능한 금속층과 감광막을 순차적으로 형성한 후, 감광막과 금속층을 사진식각하여 게이트전극(12G), 게이트전극에 연장되는 주사선(12L) 및 숏팅바(18)를 패터닝한다. 따라서 주사선(12L)과 숏팅바(18)는 동일 금속 배선재로 형성된 것이다. 이때 주사선(12L)은 양극산화가 이루어질 수 있도록 숏팅바(18)에 연결되도록 패터닝한다.
이 때, 연결부 전체에 양극산화가 일어나도록 그 폭을 도 3에 보인 바와 같이, 주사선의 다른 부분에 비하여 좁게 형성한다.
감광막 패턴(19)은 이후의 양극산화 공정을 위해 제거하지 않고 각 금속 배선의 상단에 잔류시킨다.
이어서, 제4도 (c)에 보인 바와 같이, 기판을 전해액에 담구고 양극산화공정을 실시한다. 그 결과 감광막 패턴이 마스크로 작용하지 않는 각 금속배선의 측면에는 일정두께로 양극산화막(13)이 성정한다. 연결부는 그 전체에 양극산화막(13)이 형성되기 때문에 주사선(12L)과 숏팅바(18)를 자동적으로 분리한다. 이는 연결부 전체에 양극산화가 일어나도록 그 폭을 적절히 감소시켰기 때문이다.
그 다음, 제4도 (d)에 보인 바와 같이, 언급한 감광막 패턴을 제거한 후, 게이트전극(12G)과 게이트전극의 양측면에 형성된 양극산화막(13)을 마스크로하여 게이트절연막(110)을 사진식각함으로서 그 하단의 활성층(11)의 일부를 노출시킨다. 이후, 전면에 고농도의 n+ 도핑을 실시하여 활성층(11)의 노출된 부분에 n+층을 형성한다. 이 n+층은 소오스영역(14S)과 드레인영역(14D)이 된다. 그리고 게이트전극(14G)의 하부에 있는 활성층은 채널영역(11C)이 되고, 소오스영역(14S)과 채널영역(11C) 사이의 영역과 드레인영역(14D)과 채널영역(11C) 사이의 영역은 오프셋(offset)영역(15)이 된다.
이어서, 제4도 (e)에 보인 바와 같이, 전면에 산화실리콘과 같은 절연물질을 증착하여 층간절연막(120)을 형성한 후, 상기 층간절연막(120)을 사진식각하여 소오스영역(14S)과 드레인영역(14D)을 노출시키는 콘택홀을 형성한다.
이 후, 전면에 크롬층과 같은 금속층을 형성한 후, 산진식각하여 소오스영역(14S)에 연결되는 소오스전극(16S)과 신호선, 드레인영역(14D)에 연결되는 드레인전극(16D)을 패터닝한다.
이어서, 전면에 절연물질을 증착하여 보호막(130)을 형성한 후, 상기 보호막(130)을 사진식각하여 드레인전극(16D)의 일부를 노출시키는 콘택홀을 형성한다.
이 후, 전면에 투명도전막을 형성한 후, 사진식각하여 드레인전극(16D)에 연결되는 화소전극(17)을 패터닝한다.
그 다음, 후속공정을 진행하여 액정표시장치의 소자의 제조를 완성한다.
제5도는 본 발명의 제2실시예를 설명하기 위한 도면으로, 제5도의 (a)는 양극산화공정을 실시하기 전의 상태를, 제5도의 (b)는 양극산화공정을 실시한 후의 상태를 나타낸 것이다.
복수개의 주사선(12L)이 배열되어 있고, 각각의 주사선(12L)이 숏팅바(18)에 연결되어 있다. 주사선의 연결부(C)는 일정폭을 가지고 주사선과 숏팅바를 연결하는 하나 이상의 연결바(conection bar)(10)로 이루어졌다. 이와 같이 연결부를 하나 이상의 연결바로 구성하면, 리던던시(redundancy) 효과를 얻을 수 있다. 즉, 양극산화 공정중에, 하나의 연결바가 단선발생에 의하여 절연된다 할지라도 여분의 연결바가 숏팅바와 주사선을 연결하게 된다. 이때 연결바(10)는 그 폭을 성장시킬 양극산화막(13) 폭의 2배정도 혹은 그 이하가 되게 한다.
이와 같은 연결부의 구조를 가지는 기판에 양극산화 공정을 실시하면, 제5도 (b)에 보인 바와 같이, 주사선(12L)과 숏팅바(18)의 측면에 양극산화막(13)이 형성된다. 이때 숏팅바(18)에 연결되는 주사선 부분인 연결바는 그 전체가 양극산화되어 주사선(12L)과 숏팅바(18)를 절연되게 하여 자동적으로 분리한다. 도면부호(10')는 그 전체가 양극산화된 연결바를 나타낸 것이다.
제6도는 본 발명의 제3실시예를 설명하기 위한 도면으로, 제6도의 (a)는 양극산화공정을 실시하기 전의 상태를, 제6도 (b)는 양극산화공정을 실시한 후의 상태를 나타낸 것이다.
복수개의 주사선(12L)이 길게 배열되어 있고, 주사선(12L) 각각은 숏팅바(18)에 연결되어 있다. 연결부(C)는 주사선(12L)과 숏트바(18)의 양측에서 그 폭이 점차 감소되도록 형성하여 소정의 위치에서 최소폭을 가지고 있다.
이 실시예에서가 보여주는 본 발명은 양극산화 공정시, 연결부중 폭이 가장 좁은 부분에서 전계가 집중되기 때문에 그 부분에서의 산화속도가 매우 크다. 따라서 앞선 실시예에서와 동일한 양극산화 조건하에서는 양극산화막을 더 두껍게 성장시킬 수 있다. 즉, 양극산화막을 2∼3㎛정도로 성장시킬 수 있는 조건하에서 이 실시예에서 제시된 구조의 연결부를 가지는 기판을 양극산화시키면, 최소폭에서 4∼5㎛정도로 양극산화막을 성장시킬 수 있는 것이다. 따라서 연결부의 폭을 앞선 실시예에서 보다 더 크게 형성하는 것이 가능하기 때문에 사진식각 공정에서 유리하다.
이와 같은 구조의 연결부를 가지는 기판에 양극산화 공정을 실시하면, 제6도의 (b)에 보인 바와 같이 최소폭을 가지는 연결부(C) 부분에서 양극산화막(13)이 빠르게 성장되어 주사선(12L)과 숏팅바(18)가 절연되어 자동적으로 분리된다.
상술한 바와 같이, 본 발명은 주사선과 숏팅바를 연결하는 연결부의 폭을 성장시킬 양극산화막의 폭을 고려하여 얇게 형성한다. 그 결과, 양극산화 공정중에 연결부 전체에 양극산화가 일어남으로써 주사선과 숏팅바가 절연되어 자동적으로 분리된다. 따라서 주사선과 숏팅바의 연결부를 절단하기 위한 공정을 생략할 수 있다.

Claims (8)

  1. (정정) 액정표시장치에 있어서, 기판과, 상기 기판 상부에 형성되는 숏팅바와, 상기 기판 상부에 형성되는 주사선과, 상기 주사선보다는 작은 폭을 가지고 양극산화가 가능한 물질로 형성되되, 양극산화되기 전에는 상기 숏팅바와 상기 주사선을 연결한 상태로 존재하고, 양극산화된 후에는 상기 숏팅바와 상기 주사선을 전기적으로 절연시키는 연결부를 포함하는 액정표시장치.
  2. (정정) 제1항에 있어서, 상기 주사선, 상기 연결부 및 상기 숏팅바는 동일 금속물질로 동일층 상에 형성된 것이 특징인 액정표시장치.
  3. (정정) 제1항에 있어서, 상기 주사선, 상기 연결부 및 상기 숏팅바는 하나의 마스크로 사용하여 형성된 것이 특징인 액정표시장치.
  4. (정정) 제1항에 있어서, 상기 주사선, 상기 숏팅바는 양극산화가 가능한 물질로 형성된 것이 특징인 액정표시장치.
  5. 제4항에 있어서, 상기 양극산화가 가능한 물질은 알미늄, 알미늄 합금, 탄탈, 티타륨중에 하나인 것이 특징인 액정표시장치.
  6. (정정) 제1항에 있어서, 상기 연결부의 폭은 양극산화 공정시에 형성되는 양극산화막의 폭의 2배 이하가 되는 것이 특징인 액정표시장치.
  7. (정정) 제1항에 있어서, 상기 연결부는 그 폭이 점차 감소하는 경향으로 형성되어 소정의 위치에서 최소폭을 가지도록 형성하는 것이 특징인 액정표시장치.
  8. (정정) 제1항에 있어서, 상기 연결부는 하나 이상의 연결바를 형성하는 것이 특징인 액정표시장치.
KR1019960061506A 1996-12-04 1996-12-04 액정표시장치 KR100239779B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960061506A KR100239779B1 (ko) 1996-12-04 1996-12-04 액정표시장치
US08/982,294 US6020599A (en) 1996-12-04 1997-12-02 Liquid crystal display having separable gate lines and gate shorting bar when the connection portion is oxidized
US09/456,079 US6084648A (en) 1996-12-04 1999-12-06 Shorting bar electrically disconnects from the electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061506A KR100239779B1 (ko) 1996-12-04 1996-12-04 액정표시장치

Publications (2)

Publication Number Publication Date
KR19980043583A KR19980043583A (ko) 1998-09-05
KR100239779B1 true KR100239779B1 (ko) 2000-01-15

Family

ID=19485632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061506A KR100239779B1 (ko) 1996-12-04 1996-12-04 액정표시장치

Country Status (2)

Country Link
US (2) US6020599A (ko)
KR (1) KR100239779B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
US6353464B1 (en) * 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
JP4156115B2 (ja) * 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
JP3956572B2 (ja) * 2000-03-13 2007-08-08 セイコーエプソン株式会社 液晶装置用基板の製造方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7253866B2 (en) * 2001-10-27 2007-08-07 Lg.Philips Lcd Co., Ltd. Method of fabricating liquid crystal display device
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6737307B2 (en) * 2002-06-28 2004-05-18 Industrial Technology Research Institute Method for forming amorphous silicon film on single crystal silicon and structure formed
US20070042366A1 (en) 2003-02-28 2007-02-22 Brown University Nanopores, methods for using same, methods for making same and methods for characterizing biomolecules using same
US7494596B2 (en) * 2003-03-21 2009-02-24 Hewlett-Packard Development Company, L.P. Measurement of etching
TWI239403B (en) * 2003-08-26 2005-09-11 Chunghwa Picture Tubes Ltd A combining detection circuit for a display panel
TWI220696B (en) * 2003-09-12 2004-09-01 Toppoly Optoelectronics Corp Testing device and its operation method of the flat-panel display
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR100534583B1 (ko) * 2003-11-03 2005-12-07 삼성에스디아이 주식회사 분리구조를 갖는 유기전계발광표시장치의 전자계방지보호회로
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US7551247B2 (en) * 2004-06-09 2009-06-23 Sharp Kabushiki Kaisha Reflection type display device and method with pixel electrodes having predetermined dimensions and relationships to each other as to gap width therebetween on both short and long sides and pitch of cubic corner cubes
KR101100883B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 박막 트랜지스터 표시판
JP4497049B2 (ja) * 2005-08-05 2010-07-07 セイコーエプソン株式会社 電気光学装置の製造方法
US20070190542A1 (en) * 2005-10-03 2007-08-16 Ling Xinsheng S Hybridization assisted nanopore sequencing
WO2009046094A1 (en) 2007-10-01 2009-04-09 Nabsys, Inc. Biopolymer sequencing by hybridization of probes to form ternary complexes and variable range alignment
JP5717634B2 (ja) * 2008-09-03 2015-05-13 ナブシス， インコーポレイテッド 流体チャネル内の生体分子および他の分析物の電圧感知のための、長手方向に変位されるナノスケールの電極の使用
US8262879B2 (en) 2008-09-03 2012-09-11 Nabsys, Inc. Devices and methods for determining the length of biopolymers and distances between probes bound thereto
US9650668B2 (en) 2008-09-03 2017-05-16 Nabsys 2.0 Llc Use of longitudinally displaced nanoscale electrodes for voltage sensing of biomolecules and other analytes in fluidic channels
US8455260B2 (en) * 2009-03-27 2013-06-04 Massachusetts Institute Of Technology Tagged-fragment map assembly
WO2010111605A2 (en) * 2009-03-27 2010-09-30 Nabsys, Inc. Devices and methods for analyzing biomolecules and probes bound thereto
US8246799B2 (en) * 2009-05-28 2012-08-21 Nabsys, Inc. Devices and methods for analyzing biomolecules and probes bound thereto
US8715933B2 (en) 2010-09-27 2014-05-06 Nabsys, Inc. Assay methods using nicking endonucleases
JP5998148B2 (ja) 2010-11-16 2016-09-28 ナブシス ２．０ エルエルシー ハイブリダイズされたプローブの相対位置を検出することによる生体分子のシークエンシングのための方法
US11274341B2 (en) 2011-02-11 2022-03-15 NABsys, 2.0 LLC Assay methods using DNA binding proteins
US9914966B1 (en) 2012-12-20 2018-03-13 Nabsys 2.0 Llc Apparatus and methods for analysis of biomolecules using high frequency alternating current excitation
US10294516B2 (en) 2013-01-18 2019-05-21 Nabsys 2.0 Llc Enhanced probe binding
CN112018086B (zh) * 2020-07-27 2022-03-22 惠科股份有限公司 短接棒及其制作方法、阵列基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225393A (ja) * 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089448B2 (ja) * 1993-11-17 2000-09-18 松下電器産業株式会社 液晶表示用パネルの製造方法
US5684547A (en) * 1994-08-05 1997-11-04 Samsung Electronics Co., Ltd. Liquid crystal display panel and method for fabricating the same
JP3276545B2 (ja) * 1995-10-03 2002-04-22 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225393A (ja) * 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置

Also Published As

Publication number Publication date
US6084648A (en) 2000-07-04
KR19980043583A (ko) 1998-09-05
US6020599A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR100239779B1 (ko) 액정표시장치
KR100285020B1 (ko) 반도체장치 제작방법
US5334860A (en) Panel having thin film element formed thereon
EP0613038B1 (en) Liquid crystal display devices having a multi-layer gate busline composed of metal oxide and semiconductor
US20010001482A1 (en) Process for fabricating thin-film device and thin-film device
KR100229611B1 (ko) 액정표시장치의 제조방법
JP3094610B2 (ja) 薄膜トランジスタの製造方法
KR100255589B1 (ko) 박막트랜지스터의 제조방법
KR19990035871A (ko) 박막 전자 장치와 그 장치 제조 방법
US6420739B1 (en) GaAs semiconductor device having a capacitor
JP3114303B2 (ja) 薄膜トランジスタパネル及びその製造方法
EP0329274A1 (en) A method of forming anodised regions on an anodisable metal layer
JPH0567786A (ja) 薄膜トランジスタの製造方法
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
KR100234893B1 (ko) 액정표시장치 및 그 제조방법
JP4055831B2 (ja) 半導体装置の作製方法
KR20000011244A (ko) 액정표시장치의제조방법
KR100873069B1 (ko) 크롬 식각용 에천트 및 이를 이용한 이중 금속 박막패터닝 방법
JPH05222581A (ja) 配線表面の陽極酸化方法
JPH0469979A (ja) アクティブマトリクス基板の製造方法
KR930005561B1 (ko) 액정디스플레이 장치의 표시판넬부 및 그의 제작 방법
KR100379366B1 (ko) 액정표시장치의제조방법
JPH10189994A (ja) 半導体装置及びその製造方法
JPH09237835A (ja) 半導体装置およびその製造方法
JPH06140433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee