JPH06140433A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06140433A JPH06140433A JP28757792A JP28757792A JPH06140433A JP H06140433 A JPH06140433 A JP H06140433A JP 28757792 A JP28757792 A JP 28757792A JP 28757792 A JP28757792 A JP 28757792A JP H06140433 A JPH06140433 A JP H06140433A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- recess
- substrate
- electrode
- detection electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 リセス形状を一定にしてＦＥＴの特性を均一
化した半導体装置の製造方法を提供することである。 【構成】 半導体基板表面に、所定間隔で対向するオー
ミック電極対を形成すると共に前記所定間隔より小さい
間隔で対向するオーミック電極対を検出用電極対として
形成する工程と、前記検出用電極対を含む前記オーミッ
ク電極対の電極対間に開口部を有する保護膜を形成する
工程と、前記半導体基板に陽極酸化を行い、この陽極酸
化中における前記検出用電極対の露出時に該陽極酸化を
停止して前記開口部下にリセス部を形成する工程と、前
記リセス部にゲート電極を形成する工程とを順次実行す
る。
化した半導体装置の製造方法を提供することである。 【構成】 半導体基板表面に、所定間隔で対向するオー
ミック電極対を形成すると共に前記所定間隔より小さい
間隔で対向するオーミック電極対を検出用電極対として
形成する工程と、前記検出用電極対を含む前記オーミッ
ク電極対の電極対間に開口部を有する保護膜を形成する
工程と、前記半導体基板に陽極酸化を行い、この陽極酸
化中における前記検出用電極対の露出時に該陽極酸化を
停止して前記開口部下にリセス部を形成する工程と、前
記リセス部にゲート電極を形成する工程とを順次実行す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＥＳ型ＦＥＴ等の半
導体装置の製造方法に関し、特に陽極酸化法によって形
成されるリセス部を有する半導体装置の製造方法に関す
る。
導体装置の製造方法に関し、特に陽極酸化法によって形
成されるリセス部を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来、ＭＥＳ型電界効果トランジスタ
（以下、単にＭＥＳ型ＦＥＴという）の製造方法として
は、例えば図３に示すようなものがあった。
（以下、単にＭＥＳ型ＦＥＴという）の製造方法として
は、例えば図３に示すようなものがあった。
【０００３】図３（ａ）〜（ｆ）は、従来のＭＥＳ型Ｆ
ＥＴの製造方法を示す製造工程図である。
ＥＴの製造方法を示す製造工程図である。
【０００４】まず、同図（ａ）に示すように、半導体基
板１の表面に、間隔Ｌで対向するオーミック電極対２を
複数形成し、次いで、フォトリソグラフィ等を用いて、
前記オーミック電極対２の間に開口部２ａを有するフォ
ト・レジスト膜３を形成し（同図（ｂ））、エッチング
や陽極酸化法を用いて凹部（リセス構造）４を形成する
（同図（ｃ），（ｄ））。その後、フォト・レジスト膜
３の開口部２ａを利用し真空蒸着法により金属膜５を形
成し（同図（ｅ））、さらにリフトオフ法によりゲート
電極５´を形成して（同図（ｆ））、ＭＥＳ型ＦＥＴが
製造される。
板１の表面に、間隔Ｌで対向するオーミック電極対２を
複数形成し、次いで、フォトリソグラフィ等を用いて、
前記オーミック電極対２の間に開口部２ａを有するフォ
ト・レジスト膜３を形成し（同図（ｂ））、エッチング
や陽極酸化法を用いて凹部（リセス構造）４を形成する
（同図（ｃ），（ｄ））。その後、フォト・レジスト膜
３の開口部２ａを利用し真空蒸着法により金属膜５を形
成し（同図（ｅ））、さらにリフトオフ法によりゲート
電極５´を形成して（同図（ｆ））、ＭＥＳ型ＦＥＴが
製造される。
【０００５】このようにして、ＭＥＳ型ＦＥＴでは、Ｆ
ＥＴ特性の向上のため、前記凹部４にゲート電極５´を
形成する。
ＥＴ特性の向上のため、前記凹部４にゲート電極５´を
形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、ＦＥＴ
の高性能化のために短ゲート長（１μｍ程度）にする場
合は、前記凹部４の開口幅も数μｍ程度の短いものにす
る必要があるが、凹部４の開口幅は、フォトレジスト膜
３の開口部２ａの幅、半導体基板１の結晶方位、半導体
基板１の不純物濃度、あるいはエッチングまたは陽極酸
化の時間や使用液によって異なったものとなり、制御が
難しい面がある。そのため、ブレークダウン電圧やゲー
ト・ソース間容量などの重要なパラメータを決定する、
凹部４の端からオーミック電極対２までの距離ｎ（図３
（ｆ）参照）を一定とするのが困難となると共に、凹部
４の形状が不安定となってＦＥＴの特性がばらつき易い
という問題があった。
の高性能化のために短ゲート長（１μｍ程度）にする場
合は、前記凹部４の開口幅も数μｍ程度の短いものにす
る必要があるが、凹部４の開口幅は、フォトレジスト膜
３の開口部２ａの幅、半導体基板１の結晶方位、半導体
基板１の不純物濃度、あるいはエッチングまたは陽極酸
化の時間や使用液によって異なったものとなり、制御が
難しい面がある。そのため、ブレークダウン電圧やゲー
ト・ソース間容量などの重要なパラメータを決定する、
凹部４の端からオーミック電極対２までの距離ｎ（図３
（ｆ）参照）を一定とするのが困難となると共に、凹部
４の形状が不安定となってＦＥＴの特性がばらつき易い
という問題があった。
【０００７】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、リセス端から
オーミック電極までの距離、及びリセス形状を一定にし
てＦＥＴの特性を均一化した半導体装置の製造方法を提
供することである。
するためになされたもので、その目的は、リセス端から
オーミック電極までの距離、及びリセス形状を一定にし
てＦＥＴの特性を均一化した半導体装置の製造方法を提
供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、半導体の製造方法において、半導
体基板上に検出用電極を設ける工程と、リセス部を形成
する領域及び検出用電極近傍に開口を有するマスクを形
成する工程と、前記開口の領域に陽極酸化により凹部の
形成を行う工程と、前記陽極酸化時において、検出用電
極が露出したことを検出して、該陽極酸化を停止する工
程と、を有するようにしたものである。
に、本発明の特徴は、半導体の製造方法において、半導
体基板上に検出用電極を設ける工程と、リセス部を形成
する領域及び検出用電極近傍に開口を有するマスクを形
成する工程と、前記開口の領域に陽極酸化により凹部の
形成を行う工程と、前記陽極酸化時において、検出用電
極が露出したことを検出して、該陽極酸化を停止する工
程と、を有するようにしたものである。
【０００９】望ましくは、前記検出用電極がオーミック
電極対から成り、前記半導体基板上に、さらに所定間隔
で対向するオーミック電極対が少なくとも１つ以上設け
られ、そのオーミック電極対の所定間隔が上記検出用オ
ーミック電極対の間の間隔よりも大きいことである。
電極対から成り、前記半導体基板上に、さらに所定間隔
で対向するオーミック電極対が少なくとも１つ以上設け
られ、そのオーミック電極対の所定間隔が上記検出用オ
ーミック電極対の間の間隔よりも大きいことである。
【００１０】
【作用】上述の如き構成によれば、検出用オーミック電
極対の対向間隔が他のオーミック電極対の対向間隔より
も小さいので、陽極酸化を行う際に、成長する酸化層が
所定間隔のオーミック電極対よりも早く検出用電極対に
到達する。このとき、例えば電解電圧または電流が急激
に変化するので、これを検出して陽極酸化を停止するよ
うにする。これにより、検出用電極対の対向間隔を調節
することで、リセス幅やリセス端からオーミック電極ま
での距離を精度良くコントロールできる。
極対の対向間隔が他のオーミック電極対の対向間隔より
も小さいので、陽極酸化を行う際に、成長する酸化層が
所定間隔のオーミック電極対よりも早く検出用電極対に
到達する。このとき、例えば電解電圧または電流が急激
に変化するので、これを検出して陽極酸化を停止するよ
うにする。これにより、検出用電極対の対向間隔を調節
することで、リセス幅やリセス端からオーミック電極ま
での距離を精度良くコントロールできる。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１（ａ）〜（ｆ）は、本発明を実施した半導
体装置の製造方法を示す工程図である。
明する。図１（ａ）〜（ｆ）は、本発明を実施した半導
体装置の製造方法を示す工程図である。
【００１２】まず、同図（ａ）において、予めエピタキ
シャル成長により活性層が形成されたＧａＡｓ基板１１
の表面上に、間隔Ｌで対向するソース、ドレイン用のオ
ーミック電極対１２をリフトオフ法で複数形成する。こ
の時、オーミック電極対のうち、少なくとも一対は、そ
の間隔をＬ−２ｎとする検出用電極対１２ａとして形成
する。ここで、ｎは所望するリセス構造の凹部（後述す
る）１４ａの端からオーミック電極対１２までの距離で
ある。
シャル成長により活性層が形成されたＧａＡｓ基板１１
の表面上に、間隔Ｌで対向するソース、ドレイン用のオ
ーミック電極対１２をリフトオフ法で複数形成する。こ
の時、オーミック電極対のうち、少なくとも一対は、そ
の間隔をＬ−２ｎとする検出用電極対１２ａとして形成
する。ここで、ｎは所望するリセス構造の凹部（後述す
る）１４ａの端からオーミック電極対１２までの距離で
ある。
【００１３】その後、基板１１上の全面にフォトレジス
トを塗布してレジスト膜（保護膜）１３を形成し、フォ
トリソグラフィの手法を用いて、前記オーミック電極対
１２の間および検出用電極対１２ａの間に幅Ｗ（Ｗ＜Ｌ
−２ｎ）の開口部１３ａを形成する（同図（ｂ））。
トを塗布してレジスト膜（保護膜）１３を形成し、フォ
トリソグラフィの手法を用いて、前記オーミック電極対
１２の間および検出用電極対１２ａの間に幅Ｗ（Ｗ＜Ｌ
−２ｎ）の開口部１３ａを形成する（同図（ｂ））。
【００１４】次に、このような工程を経た基板１１を陽
極酸化装置に浸して陽極酸化を行う。この陽極酸化装置
は、図２に示すような構造をしており、酒石酸アンモニ
ュームのエチレングリコールと水の混合溶液である電解
液２１が充填された容器２２を有している。さらに、電
流計２３、電圧計２４、及び装置の電源２５を有する電
気回路を備え、当該電気回路の陰極端が白金電極２６に
接続されている。そして、基板１１と白金電極２６を前
記電解液２１の中に浸し、且つ前記電気回路の陽極端
（プローブ等）を前記基板１１上の検出用電極対１２ａ
の一方の電極に当接するようにし、基板１１と白金電極
２６の間に電流を流し続ける。すると、図１（ｃ）に示
すように、レジスト膜１３の開口部１３ａの底部に酸化
層１４が成長し、この酸化層１４が検出用電極対１２ａ
に到達すると、基板１１、白金電極２６間の電圧が激減
する。これを電圧計２４で確認して電流の供給を停止し
て酸化層１４の形成を終える。
極酸化装置に浸して陽極酸化を行う。この陽極酸化装置
は、図２に示すような構造をしており、酒石酸アンモニ
ュームのエチレングリコールと水の混合溶液である電解
液２１が充填された容器２２を有している。さらに、電
流計２３、電圧計２４、及び装置の電源２５を有する電
気回路を備え、当該電気回路の陰極端が白金電極２６に
接続されている。そして、基板１１と白金電極２６を前
記電解液２１の中に浸し、且つ前記電気回路の陽極端
（プローブ等）を前記基板１１上の検出用電極対１２ａ
の一方の電極に当接するようにし、基板１１と白金電極
２６の間に電流を流し続ける。すると、図１（ｃ）に示
すように、レジスト膜１３の開口部１３ａの底部に酸化
層１４が成長し、この酸化層１４が検出用電極対１２ａ
に到達すると、基板１１、白金電極２６間の電圧が激減
する。これを電圧計２４で確認して電流の供給を停止し
て酸化層１４の形成を終える。
【００１５】その後、基板１１を前記電解液２１から取
り出し、エッチング液を用いて酸化層１４を除去する
と、図１（ｄ）に示すように、開口部１３ａの底部に前
記凹部（リセス部）１４ａが形成される。凹部１４ａが
形成された後、アルミニューム（Ａｌ）などのショット
キー電極となり得る金属を、レジスト膜１３の開口部１
３ａを利用して真空蒸着し、金属膜１５を形成し（図１
（ｅ））、さらにリフトオフ法により凹部１４ａ内にゲ
ート電極１５´を形成すれば（同図（ｆ））、凹部１４
ａの端からオーミック電極対１２までの距離ｎが一定と
なり、均一の特性を有するＭＥＳ型ＦＥＴが得られる。
り出し、エッチング液を用いて酸化層１４を除去する
と、図１（ｄ）に示すように、開口部１３ａの底部に前
記凹部（リセス部）１４ａが形成される。凹部１４ａが
形成された後、アルミニューム（Ａｌ）などのショット
キー電極となり得る金属を、レジスト膜１３の開口部１
３ａを利用して真空蒸着し、金属膜１５を形成し（図１
（ｅ））、さらにリフトオフ法により凹部１４ａ内にゲ
ート電極１５´を形成すれば（同図（ｆ））、凹部１４
ａの端からオーミック電極対１２までの距離ｎが一定と
なり、均一の特性を有するＭＥＳ型ＦＥＴが得られる。
【００１６】
【発明の効果】以上詳細に説明したように、本発明で
は、半導体基板表面に、オーミック電極対の所定間隔よ
り小さい間隔で対向する検出用電極対を形成し、前記半
導体基板の陽極酸化中における前記検出用電極対の露出
時に該陽極酸化を停止してリセス部を形成するようにし
たので、リセス端からオーミック電極までの距離及びリ
セス形状が一定にでき、ＦＥＴの特性を均一化できる。
は、半導体基板表面に、オーミック電極対の所定間隔よ
り小さい間隔で対向する検出用電極対を形成し、前記半
導体基板の陽極酸化中における前記検出用電極対の露出
時に該陽極酸化を停止してリセス部を形成するようにし
たので、リセス端からオーミック電極までの距離及びリ
セス形状が一定にでき、ＦＥＴの特性を均一化できる。
【図１】本発明を実施した半導体装置の製造方法を示す
製造工程図である。
製造工程図である。
【図２】陽極酸化装置の概略構成図である。
【図３】従来のＭＥＳ型ＦＥＴの製造方法を示す製造工
程図である。
程図である。
１１ ＧａＡｓ基板 １２ オーミック電極対 １２ａ 検出用電極対 １３ レジスト膜 １３ａ 開口部 １４ 酸化層 １４ａ 凹部 １５´ ゲート電極
Claims (2)
- 【請求項１】 半導体基板上に検出用電極を設ける工程
と、 リセス部を形成する領域及び検出用電極近傍に開口を有
するマスクを形成する工程と、 前記開口の領域に陽極酸化により凹部の形成を行う工程
と、 前記陽極酸化時において、検出用電極が露出したことを
検出して、該陽極酸化を停止する工程と、を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記検出用電極がオーミック電極対から
成り、前記半導体基板上に、さらに所定間隔で対向する
オーミック電極対が少なくとも１つ以上設けられ、その
オーミック電極対の所定間隔が上記検出用オーミック電
極対の間の間隔より大きいことを特徴とする請求項１に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28757792A JPH06140433A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28757792A JPH06140433A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140433A true JPH06140433A (ja) | 1994-05-20 |
Family
ID=17719126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28757792A Pending JPH06140433A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000075977A1 (en) * | 1999-06-03 | 2000-12-14 | Infineon Technologies North America Corp. | Low temperature sacrificial oxide formation |
| JP2011529276A (ja) * | 2008-07-28 | 2011-12-01 | デイ４ エネルギー インコーポレイテッド | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池 |
-
1992
- 1992-10-26 JP JP28757792A patent/JPH06140433A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000075977A1 (en) * | 1999-06-03 | 2000-12-14 | Infineon Technologies North America Corp. | Low temperature sacrificial oxide formation |
| JP2011529276A (ja) * | 2008-07-28 | 2011-12-01 | デイ４ エネルギー インコーポレイテッド | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503600A (en) | Process for manufacturing a buried gate field effect transistor | |
| JPH06140433A (ja) | 半導体装置の製造方法 | |
| JPS6351550B2 (ja) | ||
| KR19990035871A (ko) | 박막 전자 장치와 그 장치 제조 방법 | |
| US4499651A (en) | Method of manufacturing a field-effect transistor | |
| EP0091624B1 (en) | Method of manufacturing vertical semiconductor devices | |
| JPH03147336A (ja) | 半導体装置の製造方法 | |
| JP2833572B2 (ja) | 半導体装置の製造方法 | |
| JP2001023951A (ja) | 半導体装置の製造方法 | |
| JPH06120256A (ja) | 半導体装置の製造方法 | |
| JPS63193570A (ja) | 半導体装置の製造方法 | |
| JPS59227129A (ja) | 半導体装置の製造方法 | |
| JPS5949689B2 (ja) | 陽極酸化方法 | |
| JPH04107928A (ja) | 半導体装置の製造方法 | |
| JPH04301097A (ja) | 選択酸化導電性膜の形成方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPS5914905B2 (ja) | 半導体装置の製造方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPH04219936A (ja) | 半導体装置の製造方法 | |
| JPH0324062B2 (ja) | ||
| JPH0414227A (ja) | 半導体装置の製造方法 | |
| KR20000060753A (ko) | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 | |
| JPS5850789A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPS5949688B2 (ja) | 陽極処理方法 |