JPS59227129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59227129A JPS59227129A JP58103022A JP10302283A JPS59227129A JP S59227129 A JPS59227129 A JP S59227129A JP 58103022 A JP58103022 A JP 58103022A JP 10302283 A JP10302283 A JP 10302283A JP S59227129 A JPS59227129 A JP S59227129A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- oxide film
- thickness
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 239000008151 electrolyte solution Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 238000007743 anodising Methods 0.000 abstract description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 7
- 239000007788 liquid Substances 0.000 abstract description 7
- 239000003792 electrolyte Substances 0.000 abstract description 6
- 229910052697 platinum Inorganic materials 0.000 abstract description 4
- 238000002048 anodisation reaction Methods 0.000 description 13
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造方法に関し、特に基板上に形
成された半導体層を陽極酸化法によって所望の厚さとす
る方法の改良に関する。
成された半導体層を陽極酸化法によって所望の厚さとす
る方法の改良に関する。
一般に、例えば半絶縁性ＧａＡｓ 結晶基板上に成長
させた高不純物濃度のＮ型エピタキシャル層上に形成す
る金属−半導体接合電界効果型トランジスタ（ＦＥＴ
）の如き半導体素子の製造工程において、前記エピタキ
シャル層の高不純物濃度部分の厚さを薄く、かつ均一な
厚さをζ制御する場合には、陽極酸化法が適用される。
させた高不純物濃度のＮ型エピタキシャル層上に形成す
る金属−半導体接合電界効果型トランジスタ（ＦＥＴ
）の如き半導体素子の製造工程において、前記エピタキ
シャル層の高不純物濃度部分の厚さを薄く、かつ均一な
厚さをζ制御する場合には、陽極酸化法が適用される。
ここで、陽極酸化法とは、電解液中に浸漬された試料を
陽極とし、一方白金等を陰極として用いて電解液を負電
位として電解することにより、前記試料に酸化膜を形成
させる方法である。
陽極とし、一方白金等を陰極として用いて電解液を負電
位として電解することにより、前記試料に酸化膜を形成
させる方法である。
さて、半絶縁性ＧａＡｓ 結晶基板上に形成されるＮ
型エピタキシャル層の厚さは、制御性が高いとされる気
相成長法においても、なお、不均一性を示す。従って、
当該Ｎ型エピタキシャル層上に形成される例えば金属−
半導体接合ＦＥＴにおいては、ドレイン−ソース間飽和
電流（Ｉａｓｓ ）のバラツキを生じ、当該ＦＥＴを利
用した集積回路の高密度化を妨げる一因となる。従って
、前記エピタキシャル層の厚さはできるだけ均一にする
必要がある。
型エピタキシャル層の厚さは、制御性が高いとされる気
相成長法においても、なお、不均一性を示す。従って、
当該Ｎ型エピタキシャル層上に形成される例えば金属−
半導体接合ＦＥＴにおいては、ドレイン−ソース間飽和
電流（Ｉａｓｓ ）のバラツキを生じ、当該ＦＥＴを利
用した集積回路の高密度化を妨げる一因となる。従って
、前記エピタキシャル層の厚さはできるだけ均一にする
必要がある。
このため、従来は半絶縁性基板上に形成された不均一な
膜厚のエピタキシャル層を均一化する方法として、次の
ような陽極酸化法が施行されてきた。即ち、まず暗状態
においてエピタキシャル層表面に形成されている不均一
な厚さの酸化膜を除去して、前記エピタキシャル層を均
一な厚さとし、しかる後に光照射陽極酸化により素子製
作に必要な膜厚まで前記エピタキシャル層を陽極酸化す
る方法である。
膜厚のエピタキシャル層を均一化する方法として、次の
ような陽極酸化法が施行されてきた。即ち、まず暗状態
においてエピタキシャル層表面に形成されている不均一
な厚さの酸化膜を除去して、前記エピタキシャル層を均
一な厚さとし、しかる後に光照射陽極酸化により素子製
作に必要な膜厚まで前記エピタキシャル層を陽極酸化す
る方法である。
ところが、このような方法にあっては、除去すべきエピ
タキシャル層が厚い場合、暗状態における陽極酸化によ
って前記エピタキシャル層の厚さを均一化しようとする
と、前記エピタキシャル層上には、比較的厚い酸化膜が
形成される。このとき、この酸化膜の膜厚がある値以上
となるとエピタキシャル層の表面に荒れを生じてしまう
。例えば、ＧａＡｓ 半絶縁性基板上に形成されたＮ
型エピタキシャル層上に約２７００ Ｘ、以上の酸化膜
が形成されると、当該エピタキシャル層の表面が荒れる
。
タキシャル層が厚い場合、暗状態における陽極酸化によ
って前記エピタキシャル層の厚さを均一化しようとする
と、前記エピタキシャル層上には、比較的厚い酸化膜が
形成される。このとき、この酸化膜の膜厚がある値以上
となるとエピタキシャル層の表面に荒れを生じてしまう
。例えば、ＧａＡｓ 半絶縁性基板上に形成されたＮ
型エピタキシャル層上に約２７００ Ｘ、以上の酸化膜
が形成されると、当該エピタキシャル層の表面が荒れる
。
これでは、気相成長の際の成長方向に生ずる不均一性を
解消しがたい。
解消しがたい。
また、暗状態における陽極酸化工程においては、工゛ピ
タキシャル層に局所的な肉薄部が存在すると、当該肉薄
部に高電界がかかり、酸化膜が生成されずに結晶欠陥の
発生、露出を生ずる。従って、前記エピタキシャル層に
金属−半導体接合ＦＥＴ等を形成する事が困難になる。
タキシャル層に局所的な肉薄部が存在すると、当該肉薄
部に高電界がかかり、酸化膜が生成されずに結晶欠陥の
発生、露出を生ずる。従って、前記エピタキシャル層に
金属−半導体接合ＦＥＴ等を形成する事が困難になる。
前述の如きエピタキシャル層上の表面荒れの防止策とし
て陽極酸化時に被処理基板に対して光照射を行なうこと
が行なわれている。これは、光照射により半導体表面に
正孔と電子対が生成され、特に酸化膜の形成を促がす正
孔の効果により、エピタキシャル層表面の荒れを防止す
ることができるからである。また、光照射を伴う陽極酸
化処理により、上記結晶欠陥の発生、露出を防止する事
もできる。しかしながら＼前記エピタキシャル層を均一
化する効果は暗状態が最良で光照射強度を増加する程、
効果が低下する。これは光照射による正孔の生成により
、酸化が促進されるからである。
て陽極酸化時に被処理基板に対して光照射を行なうこと
が行なわれている。これは、光照射により半導体表面に
正孔と電子対が生成され、特に酸化膜の形成を促がす正
孔の効果により、エピタキシャル層表面の荒れを防止す
ることができるからである。また、光照射を伴う陽極酸
化処理により、上記結晶欠陥の発生、露出を防止する事
もできる。しかしながら＼前記エピタキシャル層を均一
化する効果は暗状態が最良で光照射強度を増加する程、
効果が低下する。これは光照射による正孔の生成により
、酸化が促進されるからである。
従って、従来方法にあっては、前記エピタキシャル層を
均一な厚さにする手段として、前述の如く暗状態におけ
る陽極酸化処理及び光照射状態における陽極酸化処理が
併用されてきた。しかし、前述の如く暗状態で形成され
る酸化膜厚は２７００λ以下に抑える必要があり、エピ
タキシャル層の成長方向に生ずる緩やかなエピタキシャ
ル層の厚さの変化をなくす事は困難であった。
均一な厚さにする手段として、前述の如く暗状態におけ
る陽極酸化処理及び光照射状態における陽極酸化処理が
併用されてきた。しかし、前述の如く暗状態で形成され
る酸化膜厚は２７００λ以下に抑える必要があり、エピ
タキシャル層の成長方向に生ずる緩やかなエピタキシャ
ル層の厚さの変化をなくす事は困難であった。
本発明においては、半絶縁性、又は絶縁性半導体基板上
に形成されたエピタキシャル層を陽極酸化法を適用して
所望の厚さとする方法にふ・（１て、暗状態における陽
極酸化処理に先立って、前記エピタキシャル層が浸漬し
ている領緘を変化させつつ光照射状態における陽極酸化
処理を行なり）酸化膜を形成し、しかる後前記酸化膜を
除去する工程を含めることにより、前記欠点を除去して
Ｖ）る。
に形成されたエピタキシャル層を陽極酸化法を適用して
所望の厚さとする方法にふ・（１て、暗状態における陽
極酸化処理に先立って、前記エピタキシャル層が浸漬し
ている領緘を変化させつつ光照射状態における陽極酸化
処理を行なり）酸化膜を形成し、しかる後前記酸化膜を
除去する工程を含めることにより、前記欠点を除去して
Ｖ）る。
以下、本発明を実施例をもって詳細に説明する。
第１図は、本発明にかかる陽極酸化処理を実施する処理
装置の一構成例を示したものである。同図において、４
は暗箱、５は前記暗箱内にζ収容された石英製容器であ
り、また６は前記容器内して収容された電解液である。
装置の一構成例を示したものである。同図において、４
は暗箱、５は前記暗箱内にζ収容された石英製容器であ
り、また６は前記容器内して収容された電解液である。
そして、この電解液６中には、直流電源７の陽極に接続
された被処理基板８及び当該電源７の陰極に接続された
白金（Ｐｔ）製置電極９が対向して浸漬され保持される
。なお、ｌＯは電流計、１１は電圧計で酸化膜の形成状
態の検出に使用される。
された被処理基板８及び当該電源７の陰極に接続された
白金（Ｐｔ）製置電極９が対向して浸漬され保持される
。なお、ｌＯは電流計、１１は電圧計で酸化膜の形成状
態の検出に使用される。
そして、前記被処理板８に対しては、前記暗箱４の一部
に設けられた開口を通して光源１２から光が照射される
。この光は前記暗箱４の一部に設けられたシャッター１
３により通過／遮断が切り換えられる。
に設けられた開口を通して光源１２から光が照射される
。この光は前記暗箱４の一部に設けられたシャッター１
３により通過／遮断が切り換えられる。
さて、前記電解液６の水位は、前記石英製容器５の底部
に取り付けられた管１４を通じて接続された石英製容器
１５の位置と調整する装置１６により変化する事ができ
る。
に取り付けられた管１４を通じて接続された石英製容器
１５の位置と調整する装置１６により変化する事ができ
る。
このような陽極酸化処理装置を用いての陽極酸化処理は
例えば次のように行なわれる。
例えば次のように行なわれる。
気相成長法を用いて、半絶縁性ＧａＡｓ 基板上に不
純物濃度がＩＸＩＱ１７ｍ−８のＮ型ＧａＡｓ エピ
タキシャル層が０．３〜０．５μｍ 成長された被処理
基板と白金電極とを定電圧電源に接続し、酒石酸水容液
とエチレングリコールとの混合液からなる電解液中に浸
漬保持する。このとき、被処理基板はＮ型エピタキシャ
ル層が光源に相対し、かつ、エピタキシャル層の薄い部
分が液面近くに来るように保持される。そして、直流電
源の出力電圧が一定の増分で時間変化するよう調節し、
かつ、光源から光を被処理基板表面に照射しつつ、前記
Ｎ型エピタキシャル層を陽極酸化する。このとき、暗箱
外の石英製容器１５の高さを下げると、暗箱的石英製□
容器５の液面は下降し、前記被処理基板が電解液に浸漬
され陽極酸化を受けている時間は液面に遠い部分迄長く
する事ができる。光照射による陽極酸化処理は一前述の
如く、均一な厚さの酸化膜を形成する。従って、陽極酸
化処理を受ける時間が長い部分程厚い酸化膜が形成され
る事になる。さて、酸化によって失われるＧａＡｓ
の厚さは両電極間の電圧増加量に比例するから、前述の
如く直流電源が電圧増加率一定に保たれている場合、電
解液に浸漬されている領域の変化にかかわらず、酸化膜
の形成速度は一定値に保たれる。従って、電解液面の下
降速度を一定にすれば、前述の如く酸化膜の形成速度は
一定値に保たれているから、形成される酸化膜厚は液面
に遠い部分に向かって単調かつ、線形に増加する（第２
図（ａ））。
純物濃度がＩＸＩＱ１７ｍ−８のＮ型ＧａＡｓ エピ
タキシャル層が０．３〜０．５μｍ 成長された被処理
基板と白金電極とを定電圧電源に接続し、酒石酸水容液
とエチレングリコールとの混合液からなる電解液中に浸
漬保持する。このとき、被処理基板はＮ型エピタキシャ
ル層が光源に相対し、かつ、エピタキシャル層の薄い部
分が液面近くに来るように保持される。そして、直流電
源の出力電圧が一定の増分で時間変化するよう調節し、
かつ、光源から光を被処理基板表面に照射しつつ、前記
Ｎ型エピタキシャル層を陽極酸化する。このとき、暗箱
外の石英製容器１５の高さを下げると、暗箱的石英製□
容器５の液面は下降し、前記被処理基板が電解液に浸漬
され陽極酸化を受けている時間は液面に遠い部分迄長く
する事ができる。光照射による陽極酸化処理は一前述の
如く、均一な厚さの酸化膜を形成する。従って、陽極酸
化処理を受ける時間が長い部分程厚い酸化膜が形成され
る事になる。さて、酸化によって失われるＧａＡｓ
の厚さは両電極間の電圧増加量に比例するから、前述の
如く直流電源が電圧増加率一定に保たれている場合、電
解液に浸漬されている領域の変化にかかわらず、酸化膜
の形成速度は一定値に保たれる。従って、電解液面の下
降速度を一定にすれば、前述の如く酸化膜の形成速度は
一定値に保たれているから、形成される酸化膜厚は液面
に遠い部分に向かって単調かつ、線形に増加する（第２
図（ａ））。
次いで希塩酸によって、前記酸化膜を除去すれば、エピ
タキシャル層に当初存在した局所的な膜厚変動及び緩や
かな膜厚の変化は非常に小さな値になり、暗状態におけ
る陽極酸化処理に上り均一化可能な値になる。又、表面
荒れ及び結晶欠陥の発生・露出も防止できる。
タキシャル層に当初存在した局所的な膜厚変動及び緩や
かな膜厚の変化は非常に小さな値になり、暗状態におけ
る陽極酸化処理に上り均一化可能な値になる。又、表面
荒れ及び結晶欠陥の発生・露出も防止できる。
そして、被処理基板を再び電解液中に浸漬し、暗状態に
おける陽極酸化処理を行なえば、エピタキシャル層の厚
さは前記基板平面内全体に渡って均一にできる（第２図
（ｂ））。最後に光照射状態における陽極酸化処理を行
えば、所望する厚さのエピタキシャル層を得る事ができ
る（第２図（Ｃ））。
おける陽極酸化処理を行なえば、エピタキシャル層の厚
さは前記基板平面内全体に渡って均一にできる（第２図
（ｂ））。最後に光照射状態における陽極酸化処理を行
えば、所望する厚さのエピタキシャル層を得る事ができ
る（第２図（Ｃ））。
以上述べたように、本発明によれば、半絶縁性基板ある
いは絶縁性基板上に形成されたエピタキシャル層を、薄
（均一な厚さにする事ができる。
いは絶縁性基板上に形成されたエピタキシャル層を、薄
（均一な厚さにする事ができる。
なお、前記本発明の実施例においてはＮ型ＧａＡｓ層に
対する陽極酸化処理について詳述したが、本発明はこれ
に限られるものではなく、Ｎ型シリコン（Ｓｉ）、Ｎ型
三元化合物半導体、Ｎ型四元化合物半導体の陽極酸化に
も適用することができる。
対する陽極酸化処理について詳述したが、本発明はこれ
に限られるものではなく、Ｎ型シリコン（Ｓｉ）、Ｎ型
三元化合物半導体、Ｎ型四元化合物半導体の陽極酸化に
も適用することができる。
また、実施例においては電解液の水位を変化される方法
を示したが、電解液水位と被処理基板の相対的位置を変
化する方法であれば、すべて適用可能である。
を示したが、電解液水位と被処理基板の相対的位置を変
化する方法であれば、すべて適用可能である。
第１図は、本発明にかかる陽極酸化処理を実施するため
の処理装置の構成を示す断面図。第２図（ａ）（ｂ）及
び（Ｃ）は、半絶縁性基板上のエピタキシャル層に、本
発明にかかる陽極酸化処理を施した状態を示す断面図で
ある。 図において、 １、・・・半絶縁性基板 ２、・・・エピタキシャル層 ３、・・・酸化膜 屯・・・暗 箱 ５、・・・容 器 ６、・・・電解液 ７、・・・直流電源 ８グ・・被処理基板 ９、・・・陰電極 １０、・・・電流計 １１、・・・電圧計 １２、・・・光 源 １３、・・・シャッター １４・・・管 １５、・・・容 器 １６、・・・容器昇降装置 １４ Ｗ１図 （０） （’Ｑ”） （Ｃ） 襄２図
の処理装置の構成を示す断面図。第２図（ａ）（ｂ）及
び（Ｃ）は、半絶縁性基板上のエピタキシャル層に、本
発明にかかる陽極酸化処理を施した状態を示す断面図で
ある。 図において、 １、・・・半絶縁性基板 ２、・・・エピタキシャル層 ３、・・・酸化膜 屯・・・暗 箱 ５、・・・容 器 ６、・・・電解液 ７、・・・直流電源 ８グ・・被処理基板 ９、・・・陰電極 １０、・・・電流計 １１、・・・電圧計 １２、・・・光 源 １３、・・・シャッター １４・・・管 １５、・・・容 器 １６、・・・容器昇降装置 １４ Ｗ１図 （０） （’Ｑ”） （Ｃ） 襄２図
Claims (1)
- （１）半絶縁性又は絶縁性半導体基板上に形成されたエ
ピタキシャル層を陽極酸化法を適用して所望の厚さとす
る方法において、前記エピタキシャル層が電解液中に浸
漬されている領域を変化させつつ、前記エピタキシャル
層を光照射しながら陽極酸化して酸化膜を形成し、しか
る後前記酸化膜を除去する工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103022A JPS59227129A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103022A JPS59227129A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59227129A true JPS59227129A (ja) | 1984-12-20 |
Family
ID=14343013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103022A Pending JPS59227129A (ja) | 1983-06-08 | 1983-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014095124A (ja) * | 2012-11-09 | 2014-05-22 | Dalton Corp | 陽極酸化装置、陽極酸化システム及び陽極酸化方法 |
-
1983
- 1983-06-08 JP JP58103022A patent/JPS59227129A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014095124A (ja) * | 2012-11-09 | 2014-05-22 | Dalton Corp | 陽極酸化装置、陽極酸化システム及び陽極酸化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Beale et al. | An experimental and theoretical study of the formation and microstructure of porous silicon | |
| US4092445A (en) | Process for forming porous semiconductor region using electrolyte without electrical source | |
| US5895223A (en) | Method for etching nitride | |
| DE4126955C2 (de) | Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen | |
| US3890215A (en) | Electrochemical thinning of semiconductor devices | |
| US3261773A (en) | Apparatus for doping and contacting semiconductor bodies | |
| JPS59227129A (ja) | 半導体装置の製造方法 | |
| US3527682A (en) | Process for electrolytically etching indium antimonide | |
| DE2924702C2 (de) | Verfahren und Vorrichtung zur Herstellung von Halbleitervorrichtungen | |
| JPS5949689B2 (ja) | 陽極酸化方法 | |
| JPS58105545A (ja) | 半導体装置の製造方法 | |
| US4046645A (en) | Method of manufacturing solid electrolytic capacitor | |
| JPS5994438A (ja) | パタ−ン化されたアルミニウム層を形成する方法 | |
| JPH06140433A (ja) | 半導体装置の製造方法 | |
| CN113725073B (zh) | 氮掺杂石墨烯场效应晶体管的制造方法 | |
| JPS6113630A (ja) | 半導体装置の製造方法 | |
| US4166782A (en) | Method of anodically leveling semiconductor layers | |
| JPS59163832A (ja) | 半導体装置の製造方法 | |
| JPH0689891A (ja) | 多孔質シリコン層の加工方法 | |
| JPS5949688B2 (ja) | 陽極処理方法 | |
| DE4126954A1 (de) | Verfahren zum herstellen von photolumineszenten siliziumstrukturen | |
| JPH0563075A (ja) | 多孔質半導体層の製造方法 | |
| JP2972066B2 (ja) | 多孔質シリコン膜の製造方法 | |
| JPS5914905B2 (ja) | 半導体装置の製造方法 | |
| JPH07165499A (ja) | ＧａＡｓ単結晶ウェハ及びその製造方法並びに選別方法 |