JPH0469979A - アクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板の製造方法

Info

Publication number
JPH0469979A
JPH0469979A JP18142990A JP18142990A JPH0469979A JP H0469979 A JPH0469979 A JP H0469979A JP 18142990 A JP18142990 A JP 18142990A JP 18142990 A JP18142990 A JP 18142990A JP H0469979 A JPH0469979 A JP H0469979A
Authority
JP
Japan
Prior art keywords
film
electrode
signal line
active matrix
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18142990A
Other languages
English (en)
Inventor
Yoshifumi Yoritomi
頼富 美文
Toshiyuki Koshimo
敏之 小下
Takao Takano
隆男 高野
Mitsuo Nakatani
中谷 光雄
Hideaki Taniguchi
秀明 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18142990A priority Critical patent/JPH0469979A/ja
Publication of JPH0469979A publication Critical patent/JPH0469979A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
S産業上の利用分野〕 本発明は、液晶表7jS装貿等の平面デイスプレィと用
いられるアクティブマトリクスの製造方法に関する。 〔従来■抄術〕 液晶表示装置用アクティブマトリクスに用いられる薄膜
トランジスタの例は、Ja声nD(む〕1す“89p5
10−515と示されるようなものがあり、一画素分の
平面図を第2図に、その薄膜トランジスタ部の断面スを
第3図に、その製造工程を第4図に示す。 図において、ガラス基板等の絶縁性基板1FK、クロム
(Cr )等の金属膜からなるゲート電極2とシリコン
窒化膜等からなるゲートP縁膜5と、非晶質ンリコン膜
等からなる半導体膜4と、クロム中アルミニュウム(^
1)等の金属膜からなるドレインt’s及びソース電極
6と、酸化インジウムと酸化錫による透明導電層からな
る純素電極7と、シリコン窒化膜等からなる保[[8が
、順次、形成されている。 アク7イブマ〉リクスでL
゛6 ター・ト[% 2 Fi走★]@9K、ドレイン
電極5は信号線10に、ソース電極6Fi沿、晶→・、
人・の−力の電極となるi+1++稟電極7K、それぞ
れ接続されている3ごの構成で、一般、と、画素電極に
Fi酸化イ;・′ジウムと酸化錫、2)透明導電膜が用
いられ、信号線やドレイン電極、ン・−スミ極lCは、
配線C)低損わi’、、 イ)、’、’、’、。 が容易なアル、ミニラム膜が用いられ1いる。?°れち
O膜の成員温度t」1、前に形成し一〇いる半導体算に
ダメ・〜ジを鳥、tないために、・〜・般i’c、2n
D’[+以下にされている。オた、これら電極や配、線
の微細加工KFi、有機溶剤が不必要で取扱いが答ぶな
4・ジ壓レジストが用いられている。 (、発明が解決(、ようとするa題〕 上記従来技術は、アク7イブマ) IJクスの電極+配
線1c用いる金属薄膜の丁ッグング性に“ついて考慮さ
れでいない、と(K、透明導電膜tよ低温で成膜り、九
場冶、膜質が不拘〜になりやすい、オA1、透明4m膜
のコ。ツづ一ンダ液はi′導体膜べ“配置順Cダメージ
を与えるような強度の7xツブング性tもりものFi弔
いるこ′とが丁」ないたl〕、どうし71、−透刷轟電
遁■)Σ、)・チング残りが牛Iン襲仁いや こz”。 透明導電膜のr−v4ング残りに、ユ、:””、’、’
、’、)”’:4透明導覧膜と信号・駅が短絡する!、
工)常圧開票、7)”;’t −を、・、も制御で舞r
′、ア゛り・)イブマトリクス基板−不3ととなる。1
′″、q、)たン〉、アク7パイブ・トトリク・ζ基板
り)i令歩留りが悪くなる2いうル(1訪うEあ−・埼
・・。 本発明化)lj的i−、t、送別導電Aυブーツ・・彎
グ残杓に↓る信号線、!麟j索電極・′2)短絡を岬゛
1(製造歩憧′りの高いつフラ′イブ・7・l−1jり
4ス基嶽の製造j1法を提供す2”2ことICあ)”輸 〔駄訪を解法rるt:めの1・段:〕 透明導電膜のコツ岬ング残りに↓る信牲線1シ1素電極
0短絡管防止、するために、本発明は透明導電#1q1
1)膜質を・・均一・で9“Iライングが宕易な膜にす
るか、透明導電膜Q2じツfング液に強度のものを用い
ることが考えられるが、前述のような条件下で![Lい
、イ、こて、透明導電膜り膜質が変化[,5°τ′も、
イぎ号線及び画素電極形成任に、、 7”/Lカリ性泪
宥にK i9 fi +、。1、1  〒  Oy剛1
ヒ還 メ4、  除去−す る l −〉 約−し、た
。 〔作用、1 信号像のアルミ、:、ラム膜と透明導電膜に)工τ
【〕
膜を、電気r1に接続(,7で、アルカリ性浴卒・中に
浸漬すると、両名り間で酸化還:、71..反応が起こ
る。これを利用L2、透明導電膜を還元、除去すること
にした。この方法では、透明導電膜の膜質が変化[。 ても、アルミニラAMとl″rO溪が電気釣に接続され
、アルカリ性浴液中に浸漬されているかぎり、酸化還元
反応が起こるため、ITO膜を還元、除去することがで
きる。 〔実施例〕 本発明の実施例を第1図によシ説明する。第1図は、本
発明を実施したアクティブマトリクス■薄膜トランジス
タ部の断面構遺全製造1枳順に木したものである。 (1)透明ガラス基板等O絶縁性基&1上に、クロム勢
の6属膜をスパッタリング法によシ成誂”する1次いで
1通常のホトエッチングエ、程によ抄、ゲート電極2の
パターンを形成する。(&)。 (2)グラズト・CV’D法くよね、ゲートF!m膜や
層1V1絶縁寥2、し、で用いる1、・l ::ffン
窒化員(夕’ij、ccmNi?、rid@)からなる
ゲート絶縁漠5と、f、4体!及び21閣給lI&膜と
し、て用いる非晶質−ンIJ 、lニア 7貢4(am
orphoull Si、”、、、、i癖、)n 、↓
又7a−3ifiと巧ぶ)と、電極部コンタ、クトとし
、て用いるリン(P)tドーピングし、1a−3i膜(
n −t7pa & −31膜、以下n、” a−3!
、 l[と貯ぶ、図、りくせず)とを反応室(2”)真
空を破るζ6となく、順次、連続成膜す払(い、(5)
通常のホトリングラフイエ程とドライコツチングにより
、a −9i膜を素子分離1,2、生導体膜4の°アイ
ランドを形成する。(C)。 (4)ドレイ/電極、ノー・スミ極及び信号線と11で
用いるCr・膜21及びl’膜22金、ベノ(ブタリン
グ法により、順次、成膜t゛る。(d、)。 (5) :i!s常のホトエツチング工程に:より、 
 Al$とCr11sのエツチングを行い、薄膜トラン
ジスタのドレイン電極5とソース電極A及び信号表(図
示せず)を形成する。 次いで、薄膜トラン外スタOチャネル上の!1”&−3
i膜をドライエブザン・グ等て隘″)、% l、1、薄
111・ランジスタを得る。(g)。 (6)アクティブマドIJクス2)創業電極を形成する
ため、酸化スズと酸化インジウムから4・る透明導fi
裏7 C1(Iz(iffi、、uz Tj、、h Q
zj、、cl、s、  、13下ITO膜トFLG;)
fスパッタリング法で成Ll”2.  (f)。 (7)通算のホトJ、ツザングコニ程に、!、す、レジ
スト31を血布、g光、現像、  ]:TO膜lOの、
】、ツヴングを省iうユ この時、1TO膜C):X−
ツサングが良好に行われずj”ツブンダ残抄71が生じ
、−1素電極と信号線の関(図で]・、j画1素電椿フ
゛とドし・、イ;/電極50間、本実施例では信号線の
 ・部を・ドし・イン電極と1−で利用し、ている(g
−3)で知絡1゜7.+コトヲ考濾し1、ポジ型レジス
トの現像液に一分間浸漬する。本工程において、工〒0
膜とA7膜を電気的に接続して。、アルカリ性溶液中に
両名を浸漬するとA/illでは酸化片、応が起こり、
1〒O農でFi還元反応が起こる。このため、画素電極
7と信号線の間で蚊絡を生じさせ゛てい九丁ブチング残
殺のrTo膜は速力4、除去されるゆ この鋭、レジ、
ストの除去を行い、1素電極7■バヂ ン麿得已。 (シ)5゜ (8):・・ ノ、Zン窒化膿ち・K、:る麟”!h 
ラ8′パ4.夕の1呆り慢8を形成し11、°7り−・
イン′・・トリクス遅、番こが冗成する。()))、 本実ル@ごC−3ITO@の、ツ ツーて/グ残9を・
とノ2tする乏イ)に、室温]でポジ型し・〉゛ストの
埃、像液に“二分間#[L、、六が、′fg−沿は、1
・I(が′121又1−ζ、)ン゛AカIJ f!i:
溶液、時間1・よし1秒以ト、であれば:い9jy 東
を・ 、よ リ 4り花I K −f  之゛j t 
めにj・ま、  I  T  fii) jネ 1・パ
1−司 1、A!’膜の表面積を、(きくするり7が良
い。 壕、た、本実施例Cは」“T (1)袋(z):= ン
峰ソゲ残りO〜ム・、〕程とレジスト除去・J程を別々
Kl、邊、が、]ITOBisのエツチング用レジ7、
ベトの現像体、し・・シスト栓面を露光す゛ることによ
り、工〒0膜の一ゴブ・ブング残りの除去工程とレジス
ト除去:]、程を・同時にすることもできる。 〔発明e)効果[] 4光明によれば、1τO膜e〉膜質にかかわらで、−I
集電極とイ舛号?IM関2.)知終を・1−にさ柑2)
1丁(〕噂のエツチング残しを除去することができるZ
)で、アクティブマトリクス基板の製造歩留り全高X)
ることができる。
【図面の簡単な説明】
第1図は、本発明だよるアクティブマトリクス基板の−
s、施例の製造、〕−程の1、明図、第2図及び第3図
は1従来:の7クフイブマ) IJクス基板グ)〜・部
分を示す干面及び断面図%第4図は、従、来υアクティ
ブマトリクス基板の製造工程の説明図である。 1・・・IP2縁性縁板基板・・・ター・上電極、5・
・・ゲート絶*膜、4・・・半導体膜、5・・・ドレイ
ン電極、6・・・ソース電極、7・・・画素電極、ト・
・保誦膜、9川走査耐、110・・・信号線、21・・
・Cr膜、22・・・^l膜、31・・・レジスト、7
o・−・1!ON、71川エッチ残りしたrTog。 第 11図

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に形成されたゲート電極と、前記ゲー
    ト電極を覆うように形成されたゲート絶縁膜と、前記ゲ
    ート絶縁膜上に前記ゲート電極に対向して形成された半
    導体膜と、前記半導体膜上に形成されたドレイン電極及
    びソース電極とからなる薄膜トランジスタをスイッチン
    グ素子とし、前記各薄膜トランジスタの前記ゲート電極
    を走査線に、前記ドレイン電極を信号線に、前記ソース
    電極を画素電極にそれぞれ接続したアクティブマトリク
    スにおいて、 前記ソース電極、前記ドレイン電極、前記信号線及び前
    記画素電極を形成後にアルカリ性溶液中に浸漬して、前
    記画素電極と信号線間を短絡させて残った画素電極膜の
    エッチング残りを除去することを特徴とするアクティブ
    マトリクス基板の製造方法。
JP18142990A 1990-07-11 1990-07-11 アクティブマトリクス基板の製造方法 Pending JPH0469979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18142990A JPH0469979A (ja) 1990-07-11 1990-07-11 アクティブマトリクス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18142990A JPH0469979A (ja) 1990-07-11 1990-07-11 アクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0469979A true JPH0469979A (ja) 1992-03-05

Family

ID=16100623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18142990A Pending JPH0469979A (ja) 1990-07-11 1990-07-11 アクティブマトリクス基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0469979A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603622A1 (en) * 1992-12-22 1994-06-29 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array and method of fabricating the same
CN1066573C (zh) * 1995-05-19 2001-05-30 南亚塑胶工业股份有限公司 一种薄膜晶体管的制造方法
US8307549B2 (en) 2001-11-20 2012-11-13 Touchsensor Technologies, Llc Method of making an electrical circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603622A1 (en) * 1992-12-22 1994-06-29 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array and method of fabricating the same
CN1066573C (zh) * 1995-05-19 2001-05-30 南亚塑胶工业股份有限公司 一种薄膜晶体管的制造方法
US8307549B2 (en) 2001-11-20 2012-11-13 Touchsensor Technologies, Llc Method of making an electrical circuit

Similar Documents

Publication Publication Date Title
KR100239779B1 (ko) 액정표시장치
CN101032027B (zh) 薄膜晶体管及其制造方法
KR20020083249A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
CN103219284A (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN109872973A (zh) 一种阵列基板及其制造方法
TW573368B (en) Rubbing machine with realigning functions of rubbing method for manufacturing x-ray detector
CN110729238A (zh) 阵列基板的制作方法及阵列基板
JPS599941A (ja) 薄膜半導体装置の製造方法
JPH0469979A (ja) アクティブマトリクス基板の製造方法
JPH1068970A (ja) 液晶表示装置の製造方法及び液晶表示装置の構造
CN109801929B (zh) 一种阵列基板及其制造方法
TW201241930A (en) Method of manufacturing thin film transistor array substrate and structure thereof
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
JPS6430272A (en) Thin film transistor
JPH11509989A (ja) 薄膜電子デバイス及びこのデバイスの製造方法
CN114335018A (zh) 一种显示面板的制备方法及显示面板
JPH01101668A (ja) 薄膜トランジスタアレーの製造方法
US3568305A (en) Method for producing a field effect device
JPS6014474A (ja) 薄膜トランジスタの製造方法
KR910009039B1 (ko) 비정질 실리콘 박막 트랜지스터의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH0448631A (ja) 透明導電膜のエッチング方法
JPS5491087A (en) Manufacture of thin-film solar cell