JPH0448631A - 透明導電膜のエッチング方法 - Google Patents

透明導電膜のエッチング方法

Info

Publication number
JPH0448631A
JPH0448631A JP15603990A JP15603990A JPH0448631A JP H0448631 A JPH0448631 A JP H0448631A JP 15603990 A JP15603990 A JP 15603990A JP 15603990 A JP15603990 A JP 15603990A JP H0448631 A JPH0448631 A JP H0448631A
Authority
JP
Japan
Prior art keywords
film
transparent conductive
etching
conductive film
oxalic acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15603990A
Other languages
English (en)
Inventor
Shinji Miyagaki
真治 宮垣
Kenji Morishita
森下 健二
Narimoto Ri
李 成元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15603990A priority Critical patent/JPH0448631A/ja
Publication of JPH0448631A publication Critical patent/JPH0448631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 透明電極に使用される透明S電膜のウェットエツチング
方法、および透明電極を備えた半導体装置の製造方法に
関し、 透明電導性膜のM質によるエツチング速度の差を小さく
するとともに、エンチング液による汚染を防止すること
を目的とし、 酸化インジュウム錫膜、酸化インジュウム膜又は酸化錫
膜よりなる透明導電膜を、シュウ酸含有ン容液よりなる
エッチャントによってエンチングすることを含み構成す
る。
〔産業上の利用分野〕
本発明は、透明導電膜のエツチング方法に関し、より詳
しくは、透明電極に使用される透明導電膜のウェットエ
ツチング方法に関する。
〔従来の技術〕
液晶素子、光半導体素子等に設けられる透明電極は、I
 T O(Indium Tin 0xide)Ill
、 l1lzO3膜、5nOz膜等によって形成されて
おり、これらの膜をウェットエツチングする場合には、
エツチング液として塩化第二鉄(FeC1i)水溶液、
塩酸(MCI)、或いは塩酸・硝酸(HNOx)・水(
H2O)混合液が使用されている。
〔発明が解決しようとする課題〕
ところが、これらのエツチング液によって透明導電膜を
エツチングする場合には、膜質によってエツチング速度
に大幅な相違が生し、特にスバ。
り法(直流スパッタ法〕により形成された透明導電膜は
、エツチングが殆ど不可能になる場合があるといった問
題がある。
また、半導体装置の製造工程において、透明導tWJを
FeCIz水溶液によってエツチングする場合には、重
金属である鉄が基板上に残留するために、バターニング
された透明導電膜にリーク−電流が生じたり、pn接合
のリーク電流が増加する原因となる。
一方、塩素系のエツチング液により透明導ilt膜をエ
ツチングする際に、透明導電膜の下の絶縁膜にピンホー
ルがあったり、あるいは、透明法tM上に形成したレジ
ストマスクの密着性が悪い場合には、エツチング液が滲
み込んでその下方にあるアルミニウム電極を腐食するた
め、アルミニウム電極に断線や導通不良が発生するとい
った問題がある。
本発明はこのような問題に鑑みてなされたものであって
、透明電導膜の膜質によるエツチング速度の差を小さく
するとともに、エツチング液による汚染を防止すること
ができる透明導電膜のエツチング方法及び半導体装置の
製造方法を提供することを目的とする。
[課題を解決するための手段] 上記した課題は、酸化インジュウム錫膜、酸化インジュ
ウム膜又は酸化錫膜よりなる透明導電膜をシュウ酸含有
溶液よりなるエッチャントによってエツチングすること
を特徴とする透明導電膜のエツチング方法によって達成
する。
膜もほぼ同様にエツチングされる。
[作 用〕 本発明によれば、透明導電膜をシュウ酸含有溶液によっ
てエツチングするようにしている。
例えば透明電極としてITO(酸化インジウム錫)膜を
用いた場合には、第1表に例示するような結果が得られ
、従来のFeC15水溶液を使用した場合に比べて、膜
質によるエツチング速度の差が小さくなった。また、F
eCIx水溶液では殆どエツチングできなかった直流ス
パツクにょるITOについても、本発明によってウェッ
トエンチングすることが可能になった。
しかも、シュウ酸水溶液を用いれば、鉄等の重金属が周
辺や下層膜を汚染することがなくなり、また、半導体装
置等の配線電極として使用されるアルミニウム等と反応
しないため、透明導電膜の下方の膜はエツチング後も良
好な状態に保たれる。
また、シュウ酸水溶液によれば、ITO膜だけでなく酸
化インジウム膜、酸化錫膜等の透明導電〔実施例〕 そこで、以下に本発明の詳細を図面に基づいて説明する
(a)本発明の第1実施例の説明 第1図は、本発明の一実施例を示す工程図であって、ま
ず、高周波(RF)スバ・7タ法や直−IJiL(DC
)スパッタ法等によって、基板1上に酸化インジウム錫
(ITO)膜2を積層する(第1図(a))。
この後に、同図(b)に示すように、濃度12%、温度
50’Cのシュウ酸((Cool)! )水溶液3をエ
ツチング液として用い、この中に基板1を浸漬してIT
O膜2のエツチング速度を調べたところ、第1表に示す
ような結果が得られた。
第1表は、基板の温度を変えてRFスパッタ法とDCス
パッタ法によって形成したITO膜2のエツチング速度
を調査したものであり、(COOH) z水溶液を使用
した本発明による場合と、FeCIx水溶液を用いた場
合とを併記したものである。なお、RFスパッタ法に使
用した高周波電源の周波数は13.56M)Izで、そ
の電力は200Wである。
本実施例によれば、従来のFeCl3水溶液を使用した
場合に比べて、M’ltによるエツチング速度の差が小
さくなり、また、DCスパッタ法によるITO膜2につ
いては、本実施例によってウェットエツチングすること
が可能になった。
第1表 また、シュウ酸水溶液を用いれば、鉄等の重金属が基板
lを汚染することはなく、しかも、半導体装置の配wA
t極として使用されるアルミニウムとも反応しないため
、ITOffの下方にある膜はエツチング後も良好な状
態に保たれる。
なお、シュウ酸水溶液によれば、ITO膜だけでなく酸
化インジウム(InzOi)膜、酸化錫(SnO□)膜
もほぼ同様な速度でエツチングできる。
また、上記した実施例では、シュウ酸を水に溶かした場
合について説明したが、シュウ酸をアルコールに溶かし
てエツチング液とすることも可能である。
(b)本発明の第2の実施例の説明 第2図は、アモルファスシリコン(a−5i)積層型固
体撮像素子に透明電極を形成する工程を示す断面図であ
る。
まず、第2図(a)に見られるように、P型シリコン基
板11のうち選択酸化M12に囲まれた画素領域Aに転
送用CCD (charge coupled dev
ice、’13、蓄積ダイオード14を形成するととも
に、その周辺領域BにMOSトランジスタ15等を形成
する。さらに、転送用CCD13の上に薄いSiOzM
l 6.17を介して多結晶シリコンよりなる2層構造
の転送用電極18a、18bを形成する。
そして、第2図(b)に示すように、全体を5i(h及
びPSGを主な構成要素とする眉間絶縁膜20によって
覆った後、蓄積ダイオード14の中央上方に開口部21
を形成して、ここから砒素イオンを注入し、これを拡散
して蓄積ダイオード14の中央にn゛層18を形成する
この後に、転送用電極19上方の眉間絶縁膜20の表面
から開口部21内部に到る領域及びその周辺に、アルミ
ニウム・シリコン(AI−5i)よりなる配線層22を
形成する。
また、周辺領域Bに積層された層間絶縁膜20のうち、
MOS)ランジスタ15のソース層S。
ドレイン層dの上にコンタクトホール23.24を形成
した後に、Al−5i膜を積層し、これをフォトリソワ
ラフィー法によってバターニングし、コンタクトホール
23.24内とその周辺に残存させてソース電極25、
ドレイン電極26を形成する。また、これに併せて周辺
領域Bの層間絶縁膜16の上に配線電極27を形成する
次に、第2図(c)に示すように、画素領域A及び周辺
領域Bの全体にPSG及びSOCなどで構成される平坦
化膜2日を積層した後、画素fIlr域への配線電極2
2の一部に達するコンタクトホール29を平坦化層28
に形成する。
この後に、Al−5i膜とTiN膜をスパッタ法により
順に積層した後に、これをパターニングしてコンタクト
ホール29内とその周辺に残存させ、これを画素電極3
0とする(第2図(d〕)。画素電極30上層のTiN
膜は、後に形成するシリコン系の膜とAIとの反応を防
止するためのバリアメタルとして機能する。
続いて、第2図(e)に示すように、プラズマCVD法
を用いてi型a−5iCよりなるバッファ層31と、a
−Siよりなる光電交換層32と、p型a−3iCのバ
リア層33を順に積層し、さらに、その上にITO膜3
4をスパッタ法により堆積する。ここでP型a−5iC
バリア層33は、rTo膜34からの電子の注入を抑え
るための障壁層である。
この次に、ITO膜34の上にレジストマスク35を形
成して複数の画素領域Aを覆った後に、レジストマスク
35から露出した周辺領域BのITO膜34、バリア層
33、光電変換層32、バッファ層31を除去すること
になる。
この場合、先ず、40℃に温浴した12%のシュウ酸水
溶液を用いて170M34をエツチングし、また、p型
a−5iCバリア層33からi型a−5iCバフファ層
31までの各層はNF、ガスを用いたプラズマエツチン
グ法によって連続的にエンチングする(第2図(f))
そして、レジストマスク35を除去した後に、周辺領域
Bに露出した平坦化層26をフォトリソグラフィー法に
よりパターニングして配線電極27の上方にコンタクト
ホール36を形成し、さらに、この後に全体にITO膜
37を積層する。
そして、配線電極27から複数の画素領域Aに到る領域
に図示しないレジストマスクを形成した後に、このマス
クから露出したITO#37を濃度12%のシュウ酸水
溶液によりエツチングする(第2図(g))。
以上のようなITO膜34.37は透明電極となるが、
マスクを用いてITO膜34.37をパターニングする
際にはシュウ酸水溶液をエツチング液としているために
、膜質に影響されない実用的な時間でエツチングを完了
できる。
しかも、パターニング後において、半導体素子やその他
のセルに悪影響を及ぼす残留物はなく、バリア層33と
光電変換層32により構成されるヘテロ接合フォトダイ
オードに重金属が入り込んでリーク電流を増加させるこ
とはない。
また、I To膜34とレジストマスク35との密着性
が悪い場合や、ITO膜37と図示しないレジストマス
ク5との密着が悪い場合、あるいは、平坦化層28、ア
モルファス31〜33にピンホールがあった場合に、シ
ュウ酸水溶液が膜を浸透してAl−5i配線電極22.
27、ソース電極25、ドレイン電極26又は画素電極
30まで達することがあっても、シュウ酸はアルミニウ
ムを腐食する性質はなく、配線電極22.27、ソース
電極25、ドレイン電極26及び画素電極30は良好な
状態を保つことになる。
〔発明の効果] 以上述べたように本発明によれば、透明導電膜をソユウ
酸含有溶液によってエツチングするようにしたので、例
えば透明電極としてITO膜を用いた場合には第1表に
例示するような結果が得られ、従来のFeCl*水溶液
を使用した場合に比べて、itによるエツチング速度の
差を小さくすることが可能になった。
また、直流スパッタ法による透明導電膜については、本
発明によってウェットエツチングすることが可能になっ
た。
しかも、シュウ酸水溶液を用いれば、鉄等の重金属が周
辺や下層膜を汚染することがなくなり、また、半導体装
置等の配線電極として使用されるアルミニウム等と反応
しないため、エツチング後に透明導電膜の下方の膜を良
好な状態に保つことができる。
【図面の簡単な説明】
第1図は、本発明の第1実施例の工程を示す断面図、 第2図は、本発明の第2実施例の工程を示す断面図であ
る。 (符号の説明) l・・基板、 2・・・ITO膜(透明導電膜)、 13・・・転送用CCD。 14・・・蓄積ダイオード、 18a、18b・・・転送用電極、 2o・・・層間絶縁膜、 22・・・配線電極、 30・・・画素電極、 31・・・バッファ層、 32・・・光電交換層、 33・・・バリア層、 34. 37・・・ITO膜(透明導電膜)、 35・・・レジストマスク。 富士通株式会社

Claims (4)

    【特許請求の範囲】
  1. (1)酸化インジュウム錫膜、酸化インジュウム膜又は
    酸化錫膜よりなる透明導電膜を、シュウ酸含有溶液より
    なるエッチャントによってエッチングすることを特徴と
    する透明導電膜のエッチング方法。
  2. (2)前記シュウ酸含有溶液は、温浴して使用されるこ
    とを特徴とする請求項(1)記載の透明導電膜のエッチ
    ング方法。
  3. (3)前記透明導電膜は、スパッタ法によって成長され
    たものであることを特徴とする請求項(1)記載の透明
    導電膜のエッチング方法。
  4. (4)前記透明導電膜の下部には、受光素子が設けられ
    ることを特徴とする請求項(1)記載の透明導電膜のエ
    ッチング方法。
JP15603990A 1990-06-14 1990-06-14 透明導電膜のエッチング方法 Pending JPH0448631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15603990A JPH0448631A (ja) 1990-06-14 1990-06-14 透明導電膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15603990A JPH0448631A (ja) 1990-06-14 1990-06-14 透明導電膜のエッチング方法

Publications (1)

Publication Number Publication Date
JPH0448631A true JPH0448631A (ja) 1992-02-18

Family

ID=15618986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15603990A Pending JPH0448631A (ja) 1990-06-14 1990-06-14 透明導電膜のエッチング方法

Country Status (1)

Country Link
JP (1) JPH0448631A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026959A (ko) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 액정 표시 장치의 화소 전극 제조 방법
WO2002007200A1 (fr) * 2000-07-14 2002-01-24 Mitsubishi Gas Chemical Company, Inc. Compositions de gravure
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
JP2003073860A (ja) * 2001-08-30 2003-03-12 Ulvac Japan Ltd 積層型の透明導電膜、及びその透明導電膜のパターニング方法
JP2012043897A (ja) * 2010-08-17 2012-03-01 Dnp Fine Chemicals Co Ltd 導電膜用エッチング液およびエッチング方法
KR20150032487A (ko) * 2013-09-18 2015-03-26 간토 가가꾸 가부시키가이샤 금속 산화물 에칭액 조성물 및 에칭 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
KR20000026959A (ko) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 액정 표시 장치의 화소 전극 제조 방법
WO2002007200A1 (fr) * 2000-07-14 2002-01-24 Mitsubishi Gas Chemical Company, Inc. Compositions de gravure
JP2003073860A (ja) * 2001-08-30 2003-03-12 Ulvac Japan Ltd 積層型の透明導電膜、及びその透明導電膜のパターニング方法
JP2012043897A (ja) * 2010-08-17 2012-03-01 Dnp Fine Chemicals Co Ltd 導電膜用エッチング液およびエッチング方法
KR20150032487A (ko) * 2013-09-18 2015-03-26 간토 가가꾸 가부시키가이샤 금속 산화물 에칭액 조성물 및 에칭 방법
JP2015060937A (ja) * 2013-09-18 2015-03-30 関東化学株式会社 金属酸化物エッチング液組成物およびエッチング方法

Similar Documents

Publication Publication Date Title
US8257609B2 (en) Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
CN104102059B (zh) Tft阵列基板及其制造方法
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
JP2004273614A (ja) 半導体装置およびその製造方法
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
JP2008010440A (ja) アクティブマトリクス型tftアレイ基板およびその製造方法
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
CN114488638A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
US20230317826A1 (en) Method for manufacturing thin film transistor, and thin film transistor
JPH0448631A (ja) 透明導電膜のエッチング方法
WO2019196191A1 (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
JPH01259565A (ja) 薄膜トランジスタおよびその製造方法
US20190013334A1 (en) Manufacturing method for array substrate
JP2014027300A (ja) 光電変換装置
JP4118209B2 (ja) 半導体装置、その製造方法および回路の製造方法
US6860964B2 (en) Etch/strip apparatus integrated with cleaning equipment
CN110942995A (zh) 顶栅型氧化物阵列基板及其制备方法
JP2731114B2 (ja) 電子素子及びその製造方法
KR100275957B1 (ko) 박막트랜지스터의 제조방법
JP2000174280A (ja) 絶縁ゲート型トランジスタおよびその製造方法
US11411026B2 (en) Method for manufacturing array substrate and array substrate
US20210126024A1 (en) Manufacturing Method for Array Substrate and Array Substrate