JPH1068970A - 液晶表示装置の製造方法及び液晶表示装置の構造 - Google Patents
液晶表示装置の製造方法及び液晶表示装置の構造Info
- Publication number
- JPH1068970A JPH1068970A JP9099795A JP9979597A JPH1068970A JP H1068970 A JPH1068970 A JP H1068970A JP 9099795 A JP9099795 A JP 9099795A JP 9979597 A JP9979597 A JP 9979597A JP H1068970 A JPH1068970 A JP H1068970A
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- forming
- organic protective
- photoresist
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims abstract description 98
- 239000011241 protective layer Substances 0.000 claims abstract description 89
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 238000004380 ashing Methods 0.000 claims abstract description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 26
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 8
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 5
- 239000004809 Teflon Substances 0.000 claims description 5
- 229920006362 Teflon® Polymers 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 239000008096 xylene Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 有機保護層のエッチング、フォトレジストの
除去、酸素アッシング（ashing）をドライエッチング室
(Chamber)内で一回で連続的に形成することが可能で、
工程数を短縮することができる液晶表示装置の製造方法
を提供する。 【解決手段】 TFTアレイを覆うように有機保護層１１
０を被着し、該有機保護層上にフォトレジストを塗布、
現像し、ドライエッチングによってコンタクトホールを
形成し、酸素アッシング（ashing）でフォトレジストを
除去し、酸素アッシング（ashing）で前記有機保護層の
表面を酸化硅素(SiO2)１１５ 層化させ、該有機保護層
の上にITO層１１２を被着し、フォトレジストを塗布、
現像し、ITO層をエッチングし、酸素アッシング（ashin
g）でフォトレジストを除去して画素電極を形成する。
除去、酸素アッシング（ashing）をドライエッチング室
(Chamber)内で一回で連続的に形成することが可能で、
工程数を短縮することができる液晶表示装置の製造方法
を提供する。 【解決手段】 TFTアレイを覆うように有機保護層１１
０を被着し、該有機保護層上にフォトレジストを塗布、
現像し、ドライエッチングによってコンタクトホールを
形成し、酸素アッシング（ashing）でフォトレジストを
除去し、酸素アッシング（ashing）で前記有機保護層の
表面を酸化硅素(SiO2)１１５ 層化させ、該有機保護層
の上にITO層１１２を被着し、フォトレジストを塗布、
現像し、ITO層をエッチングし、酸素アッシング（ashin
g）でフォトレジストを除去して画素電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法及び液晶表示装置の構造に係り、特に、様々な液晶
表示装置のスイッチング素子として用いる薄膜トランジ
スタ（以下に「TFT」と称する）を有する液晶表示装置
の製造方法及びその構造に関する。
方法及び液晶表示装置の構造に係り、特に、様々な液晶
表示装置のスイッチング素子として用いる薄膜トランジ
スタ（以下に「TFT」と称する）を有する液晶表示装置
の製造方法及びその構造に関する。
【０００２】
【従来の技術】スイッチング素子としてTFTを有する液
晶表示装置において、TFTは各々の画素を駆動し、制御
するために集積されている。TFTアレイを具備した従来
の液晶表示装置は、図１に示すように透明ガラス基板11
上に大略長方形の画素電極12が行、列で配列されてい
る。画素電極12のそれぞれの行配列に沿う多数のゲート
配線13が形成され、また画素電極12のそれぞれの列配列
に沿うデータ配線14が形成されている。
晶表示装置において、TFTは各々の画素を駆動し、制御
するために集積されている。TFTアレイを具備した従来
の液晶表示装置は、図１に示すように透明ガラス基板11
上に大略長方形の画素電極12が行、列で配列されてい
る。画素電極12のそれぞれの行配列に沿う多数のゲート
配線13が形成され、また画素電極12のそれぞれの列配列
に沿うデータ配線14が形成されている。
【０００３】図２は、TFTアレイを具備した液晶表示装
置での液晶表示素子の一部を示す平面図であり、まず、
図２を参照して説明すると、基板11上にゲート電極２３
が形成され、各々のゲート配線13と交差する多数のデー
タ配線14がそれぞれ平行に形成されている。前記各々の
ゲート配線13と各々のデータ配線14とが交差する付近に
TFTが設けられている。
置での液晶表示素子の一部を示す平面図であり、まず、
図２を参照して説明すると、基板11上にゲート電極２３
が形成され、各々のゲート配線13と交差する多数のデー
タ配線14がそれぞれ平行に形成されている。前記各々の
ゲート配線13と各々のデータ配線14とが交差する付近に
TFTが設けられている。
【０００４】図３は、図２のＡ−Ａ’線による断面図で
あり、図３を参照して説明すると、基板11上にTa金属等
から成るゲート電極23が形成され、前記ゲート電極23を
含む基板の全面にSiNxなどから成るゲート絶縁層21が形
成されている。前記ゲート絶縁層21上にアモルファスシ
リコン（以下には「a-Si」と称する）から成る半導体層
22が形成されている。該半導体層上にn+型a-Siから成る
オ−ミック接触層33が形成されている。前記オ−ミック
接触層33上にMo等から成るソース電極24、ドレイン電極
34が形成されている。その上に有機物質から成る有機層
10が保護層として形成されている。前記有機物質は無機
物質と比べ、表面平坦度がはるかに高い。従って、複数
の素子が積層され、表面に凸凹が発生した液晶表示装置
の基板全面に有機物質を被着すると、表面段差を平坦化
させることができる。従って、段差による液晶の配向不
良や整列不良を減らすことができ、又、画素電極の面積
を大きくすることで、高い開口率の実現が可能である。
続いて、前記有機保護層10の上にSiO2（酸化硅素）層、
SiNx（窒化硅素）などから成る無機絶縁層15が形成され
ており、コンタクトホールが形成されている。最後に、
前記無機絶縁層上にITOのような透明金属から成る画素
電極12が形成されている。以上の説明から分かるよう
に、液晶表示装置の従来の構造は、保護層が有機保護層
10と無機絶縁層15との積層構造で形成されている。
あり、図３を参照して説明すると、基板11上にTa金属等
から成るゲート電極23が形成され、前記ゲート電極23を
含む基板の全面にSiNxなどから成るゲート絶縁層21が形
成されている。前記ゲート絶縁層21上にアモルファスシ
リコン（以下には「a-Si」と称する）から成る半導体層
22が形成されている。該半導体層上にn+型a-Siから成る
オ−ミック接触層33が形成されている。前記オ−ミック
接触層33上にMo等から成るソース電極24、ドレイン電極
34が形成されている。その上に有機物質から成る有機層
10が保護層として形成されている。前記有機物質は無機
物質と比べ、表面平坦度がはるかに高い。従って、複数
の素子が積層され、表面に凸凹が発生した液晶表示装置
の基板全面に有機物質を被着すると、表面段差を平坦化
させることができる。従って、段差による液晶の配向不
良や整列不良を減らすことができ、又、画素電極の面積
を大きくすることで、高い開口率の実現が可能である。
続いて、前記有機保護層10の上にSiO2（酸化硅素）層、
SiNx（窒化硅素）などから成る無機絶縁層15が形成され
ており、コンタクトホールが形成されている。最後に、
前記無機絶縁層上にITOのような透明金属から成る画素
電極12が形成されている。以上の説明から分かるよう
に、液晶表示装置の従来の構造は、保護層が有機保護層
10と無機絶縁層15との積層構造で形成されている。
【０００５】
【発明が解決しようとする課題】以上の説明から分かる
ように、従来のLCDは、有機保護層10と無機絶縁層15を
有する積層構造であり、前記無機絶縁層は、前記有機保
護層10からなる保護層と前記ITO層との密着性を良くす
るために、前記有機保護層上に形成されている。前記理
由は、有機保護層はITO層との密着性が悪いためであ
る。前記の有機保護層と無機絶縁層の形成方法には、２
種類の方法がある。一つは、有機保護層と無機絶縁層と
を連続に被着した後、同時にこれらをパターニングをす
る方法であり、他の方法は、有機保護層を被着し、パタ
ーニングした後、無機絶縁層を被着し、パターニングす
る方法である。前者の場合は、絶縁層をパターニングし
た後にフォトレジストを除去する時に、コンタクトホー
ルの有機保護層と無機絶縁層とが積層された界面を通し
てNMP(N-Methyl-Pyrrolidone)、アルコ−ル、アミンの
混合物から成る有機溶液が浸透し絶縁層が膨脹、及び拡
大される問題点がある。また、後者は絶縁層パターンの
形成のために２回のパターニング段階が要求される問題
点がある。又、画素電極であるITO層をパターニングす
る時に、コンタクトホールの領域で有機保護層と無機絶
縁層の熱膨脹係数の差でクラックが発生し、画素電極と
ドレイン電極が断線されるという問題点がある。
ように、従来のLCDは、有機保護層10と無機絶縁層15を
有する積層構造であり、前記無機絶縁層は、前記有機保
護層10からなる保護層と前記ITO層との密着性を良くす
るために、前記有機保護層上に形成されている。前記理
由は、有機保護層はITO層との密着性が悪いためであ
る。前記の有機保護層と無機絶縁層の形成方法には、２
種類の方法がある。一つは、有機保護層と無機絶縁層と
を連続に被着した後、同時にこれらをパターニングをす
る方法であり、他の方法は、有機保護層を被着し、パタ
ーニングした後、無機絶縁層を被着し、パターニングす
る方法である。前者の場合は、絶縁層をパターニングし
た後にフォトレジストを除去する時に、コンタクトホー
ルの有機保護層と無機絶縁層とが積層された界面を通し
てNMP(N-Methyl-Pyrrolidone)、アルコ−ル、アミンの
混合物から成る有機溶液が浸透し絶縁層が膨脹、及び拡
大される問題点がある。また、後者は絶縁層パターンの
形成のために２回のパターニング段階が要求される問題
点がある。又、画素電極であるITO層をパターニングす
る時に、コンタクトホールの領域で有機保護層と無機絶
縁層の熱膨脹係数の差でクラックが発生し、画素電極と
ドレイン電極が断線されるという問題点がある。
【０００６】
【課題を解決するための手段】前記のような問題点を解
決するため、本発明は液晶表示装置において、基板上に
ゲート配線、データ配線及びTFTアレイなどを設ける段
階と、前記TFTアレイを含む素子を覆うように有機保護
層を被着する段階と、該有機保護層上にフォトレジスト
を塗布し、現像する段階と、該現像されたフォトレジス
トのパターンによって有機保護層をエッチングする段階
と、該フォトレジストを除去し、前記有機保護層の表面
を酸素アッシング（ashing）で酸化珪素（SiO2）に転換
させる段階と、透明導電層であるITO層を被着し、フォ
トレジストを塗布、現像する段階と、該現像されたフォ
トレジストのパターンによってITO層をエッチングした
後、酸素アッシング（ashing）でフォトレジストを除去
して画素電極を形成する段階とを含む製造方法を特徴と
する。
決するため、本発明は液晶表示装置において、基板上に
ゲート配線、データ配線及びTFTアレイなどを設ける段
階と、前記TFTアレイを含む素子を覆うように有機保護
層を被着する段階と、該有機保護層上にフォトレジスト
を塗布し、現像する段階と、該現像されたフォトレジス
トのパターンによって有機保護層をエッチングする段階
と、該フォトレジストを除去し、前記有機保護層の表面
を酸素アッシング（ashing）で酸化珪素（SiO2）に転換
させる段階と、透明導電層であるITO層を被着し、フォ
トレジストを塗布、現像する段階と、該現像されたフォ
トレジストのパターンによってITO層をエッチングした
後、酸素アッシング（ashing）でフォトレジストを除去
して画素電極を形成する段階とを含む製造方法を特徴と
する。
【０００７】前記製造方法は、ドライエッチング法で有
機保護層をパターニングし、有機保護層の上に塗布され
たフォトレジストを酸素アッシング（ashing）で除去し
た後、酸素アッシング（ashing）を一定の時間続けて進
行して有機保護層の表面にSiO2に転換された無機絶縁層
が形成されることを特徴とする。又、有機保護層の上に
塗布されたフォトレジストをウェットストリップ(Wet-S
trip)法で除去した後、酸素アッシング（ashing）して
有機保護層の表面をSiO2に転換された無機絶縁層を形成
することも可能である。
機保護層をパターニングし、有機保護層の上に塗布され
たフォトレジストを酸素アッシング（ashing）で除去し
た後、酸素アッシング（ashing）を一定の時間続けて進
行して有機保護層の表面にSiO2に転換された無機絶縁層
が形成されることを特徴とする。又、有機保護層の上に
塗布されたフォトレジストをウェットストリップ(Wet-S
trip)法で除去した後、酸素アッシング（ashing）して
有機保護層の表面をSiO2に転換された無機絶縁層を形成
することも可能である。
【０００８】液晶表示装置は、基板と、前記基板上に形
成されたゲート配線と、該ゲート配線を覆うように形成
されたゲート絶縁層と、該ゲート絶縁層上に形成された
半導体層と、該半導体層上に形成されたソース電極、ド
レイン電極と、該ソース、ドレイン電極を含んで基板全
面を覆うように形成された有機保護層と、前記有機保護
層の表面が酸素アッシング（ashing）によってSiO2に転
換され形成された無機絶縁層と、前記ドレイン電極上の
記無機絶縁層及び有機保護層を貫通して形成されたコン
タクトホールと、該コンタクトホールを通じて前記ドレ
イン電極と接続され、前記無機絶縁層上に形成された画
素電極とを含む構造である。
成されたゲート配線と、該ゲート配線を覆うように形成
されたゲート絶縁層と、該ゲート絶縁層上に形成された
半導体層と、該半導体層上に形成されたソース電極、ド
レイン電極と、該ソース、ドレイン電極を含んで基板全
面を覆うように形成された有機保護層と、前記有機保護
層の表面が酸素アッシング（ashing）によってSiO2に転
換され形成された無機絶縁層と、前記ドレイン電極上の
記無機絶縁層及び有機保護層を貫通して形成されたコン
タクトホールと、該コンタクトホールを通じて前記ドレ
イン電極と接続され、前記無機絶縁層上に形成された画
素電極とを含む構造である。
【０００９】又、本発明による他の例のスタガ（Stagge
r）型のTFTアレイは、基板と、該基板上に形成されたソ
ース電極、ドレイン電極と、該ソース電極、ドレイン電
極上に形成された半導体層と、該半導体層上に形成され
たゲート絶縁層と、該ゲート絶縁層の上に形成されたゲ
ート電極と、該ゲート電極を含む前記基板全面を覆うよ
うに形成された有機保護層と、該有機保護層の表面を酸
素アッシング（ashing）によってSiO2 に転換され形成
された無機絶縁層と、前記ドレイン電極上の該絶縁層及
び保護層を貫通して形成されたコンタクトホールと、該
コンタクトホールを通じて前記ドレイン電極と接続さ
れ、前記無機絶縁層上に形成された画素電極とからなる
構造である。
r）型のTFTアレイは、基板と、該基板上に形成されたソ
ース電極、ドレイン電極と、該ソース電極、ドレイン電
極上に形成された半導体層と、該半導体層上に形成され
たゲート絶縁層と、該ゲート絶縁層の上に形成されたゲ
ート電極と、該ゲート電極を含む前記基板全面を覆うよ
うに形成された有機保護層と、該有機保護層の表面を酸
素アッシング（ashing）によってSiO2 に転換され形成
された無機絶縁層と、前記ドレイン電極上の該絶縁層及
び保護層を貫通して形成されたコンタクトホールと、該
コンタクトホールを通じて前記ドレイン電極と接続さ
れ、前記無機絶縁層上に形成された画素電極とからなる
構造である。
【００１０】本発明による液晶表示装置の製造方法は、
基板と、前記基板上に薄膜トランジスタを形成する段階
と；前記トランジスタ上に有機保護層を被着する段階
と；前記有機保護層上にパターン化されたフォトレジス
トを形成する段階と；前記トランジスタのソース、ドレ
イン中の一つの上にコンタクトホールを形成するために
前記有機保護層をエッチングする段階と；前記有機保護
層の表面に酸素アッシングでSiO2層を形成する段階と；
そして前記コンタクトホールを通して前記トランジスタ
のソース、ドレイン中の一つと接続する画素電極を形成
する段階からなる製造方法である。
基板と、前記基板上に薄膜トランジスタを形成する段階
と；前記トランジスタ上に有機保護層を被着する段階
と；前記有機保護層上にパターン化されたフォトレジス
トを形成する段階と；前記トランジスタのソース、ドレ
イン中の一つの上にコンタクトホールを形成するために
前記有機保護層をエッチングする段階と；前記有機保護
層の表面に酸素アッシングでSiO2層を形成する段階と；
そして前記コンタクトホールを通して前記トランジスタ
のソース、ドレイン中の一つと接続する画素電極を形成
する段階からなる製造方法である。
【００１１】又、本発明による液晶表示装置の製造方法
は、基板と、前記基板上にゲート、ゲート絶縁層、ソー
ス及びドレインを有する薄膜トランジスタを形成する段
階と；前記トランジスタのソースに接続されるデータ配
線を形成する段階と；前記トランジスタのゲートに接続
されるゲート配線を形成する段階と；前記トランジスタ
上に有機保護層を形成する段階と、前記保護層は、フッ
素が添加されたポリイミド、テフロン、Cytop、フルオ
ロポリアリルエーテル、フッ素が添加されたP-キシレ
ン、PFCB（PerFluoroCycloButane）及びBCB（BenzoCycl
oButene）中の少なくとも一つを含むことであり；前記
保護層上に酸素を含むガスを使用してプラズマ処理を行
う段階からなる製造方法である。
は、基板と、前記基板上にゲート、ゲート絶縁層、ソー
ス及びドレインを有する薄膜トランジスタを形成する段
階と；前記トランジスタのソースに接続されるデータ配
線を形成する段階と；前記トランジスタのゲートに接続
されるゲート配線を形成する段階と；前記トランジスタ
上に有機保護層を形成する段階と、前記保護層は、フッ
素が添加されたポリイミド、テフロン、Cytop、フルオ
ロポリアリルエーテル、フッ素が添加されたP-キシレ
ン、PFCB（PerFluoroCycloButane）及びBCB（BenzoCycl
oButene）中の少なくとも一つを含むことであり；前記
保護層上に酸素を含むガスを使用してプラズマ処理を行
う段階からなる製造方法である。
【００１２】又、本発明による液晶表示装置は、基板
と、前記基板上にゲート、ゲート絶縁層、ソース及びド
レインを有する薄膜トランジスタを形成する段階と；前
記トランジスタのソースに接続されるデータ配線を形成
する段階と；前記トランジスタのゲートに接続されるゲ
ート配線を形成する段階と；前記トランジスタ上に有機
保護層を形成する段階と、前記有機保護層は、フッ素が
添加されたポリイミド、テフロン、Cytop、フルオロポ
リアリルエーテル、フッ素が添加されたP-キシレン、PF
CB（PerFluoroCycloButane）及びBCB（BenzoCycloButen
e）中の少なくとも一つを含むことであり；前記有機保
護層上にパターン化されたフォトレジストを形成する段
階と；前記トランジスタのソース、ドレイン中の一つの
上にコンタクトホールを形成するために前記有機保護層
をエッチングする段階と；前記有機保護層の表面に酸素
アッシングでSiO2層を形成する段階と；そして前記コン
タクトホールを通して前記トランジスタのソース、ドレ
イン中の一つと接触する画素電極を形成する段階からな
る製造方法である。
と、前記基板上にゲート、ゲート絶縁層、ソース及びド
レインを有する薄膜トランジスタを形成する段階と；前
記トランジスタのソースに接続されるデータ配線を形成
する段階と；前記トランジスタのゲートに接続されるゲ
ート配線を形成する段階と；前記トランジスタ上に有機
保護層を形成する段階と、前記有機保護層は、フッ素が
添加されたポリイミド、テフロン、Cytop、フルオロポ
リアリルエーテル、フッ素が添加されたP-キシレン、PF
CB（PerFluoroCycloButane）及びBCB（BenzoCycloButen
e）中の少なくとも一つを含むことであり；前記有機保
護層上にパターン化されたフォトレジストを形成する段
階と；前記トランジスタのソース、ドレイン中の一つの
上にコンタクトホールを形成するために前記有機保護層
をエッチングする段階と；前記有機保護層の表面に酸素
アッシングでSiO2層を形成する段階と；そして前記コン
タクトホールを通して前記トランジスタのソース、ドレ
イン中の一つと接触する画素電極を形成する段階からな
る製造方法である。
【００１３】
［実施例１］実施例１は図４〜図９を参照して説明す
る。図４に示すように、基板 111の全面にアルミニウム
のような金属を被着し、パターニングしてゲート配線
（図示せず）とゲート電極 123を形成する。そして、該
金属がパターン化されている基板の全表面にゲート絶縁
層 121を被着する（図４）。続いてa-Si層、n+型a-Si層
を被着し（図５）、パターニングして該半導体層 122と
n+型a-Si層133を形成する（図６）。続いて、Crを被着
した後、パターニングしてソース電極 124と、ドレイン
電極 134を形成する。そして、n+型a-Si層133の露出さ
れた部分をエッチングする（図７）。図８を参照して、
全面に-Si-O-結合構造
る。図４に示すように、基板 111の全面にアルミニウム
のような金属を被着し、パターニングしてゲート配線
（図示せず）とゲート電極 123を形成する。そして、該
金属がパターン化されている基板の全表面にゲート絶縁
層 121を被着する（図４）。続いてa-Si層、n+型a-Si層
を被着し（図５）、パターニングして該半導体層 122と
n+型a-Si層133を形成する（図６）。続いて、Crを被着
した後、パターニングしてソース電極 124と、ドレイン
電極 134を形成する。そして、n+型a-Si層133の露出さ
れた部分をエッチングする（図７）。図８を参照して、
全面に-Si-O-結合構造
【化１】 を有する有機物質を被着して有機保護層110を形成す
る。前記有機保護層にフォトレジストを塗布し、現像す
る。ドライエッチング法等のような方法でドレイン電極
と画素電極を接続させるためのコンタクトホール 143を
形成する。酸素アッシング（ashing）で前記フォトレジ
ストを除去する。前記有機保護層の表面は、酸化によっ
てSiO2に転換され無機絶縁層 115を形成する（図８）。
もし、前記有機保護層が前記ゲート、データ配線パッド
部を覆っていると、これはドライエッチング法によって
コンタクトホールが形成される時、同時にエッチングさ
れることも可能である（図示せず）。続いて、ITO層を
被着し、フォトレジストを塗布し、現像する。フォトレ
ジストの現像されたパターンによってITO層をエッチン
グして画素電極112を形成する。この時、酸素アッシン
グ（ashing）で残存のフォトレジストを除去することも
可能である（図９）。
る。前記有機保護層にフォトレジストを塗布し、現像す
る。ドライエッチング法等のような方法でドレイン電極
と画素電極を接続させるためのコンタクトホール 143を
形成する。酸素アッシング（ashing）で前記フォトレジ
ストを除去する。前記有機保護層の表面は、酸化によっ
てSiO2に転換され無機絶縁層 115を形成する（図８）。
もし、前記有機保護層が前記ゲート、データ配線パッド
部を覆っていると、これはドライエッチング法によって
コンタクトホールが形成される時、同時にエッチングさ
れることも可能である（図示せず）。続いて、ITO層を
被着し、フォトレジストを塗布し、現像する。フォトレ
ジストの現像されたパターンによってITO層をエッチン
グして画素電極112を形成する。この時、酸素アッシン
グ（ashing）で残存のフォトレジストを除去することも
可能である（図９）。
【００１４】［実施例２］実施例２について図１０〜図
１３を参照して説明する。図１０に示すように、基板11
1の全面にCrのような金属を被着し、データ配線（図示
せず）、ソース電極124及びドレイン電極134を形成す
る。該Cr金属パターン層が形成された前記基板の全面に
a-Si層とSiNx層とアルミニウム層 を被着し（図１
０）、パターニングして半導体層122、ゲート絶縁層12
1、ゲート配線（図示せず）及びゲート電極123を形成す
る（図１１）。前記基板の全面に-Si-O-結合
１３を参照して説明する。図１０に示すように、基板11
1の全面にCrのような金属を被着し、データ配線（図示
せず）、ソース電極124及びドレイン電極134を形成す
る。該Cr金属パターン層が形成された前記基板の全面に
a-Si層とSiNx層とアルミニウム層 を被着し（図１
０）、パターニングして半導体層122、ゲート絶縁層12
1、ゲート配線（図示せず）及びゲート電極123を形成す
る（図１１）。前記基板の全面に-Si-O-結合
【化２】 を有する有機物質を被着して有機保護層110を形成す
る。本発明には、-Si-O-結合構造
る。本発明には、-Si-O-結合構造
【化３】 を有する様々な化合物が考慮されている。例えば、その
ような化合物は、BCB(benzocyclobutene)を含む。前記
保護層にフォトレジストを塗布して、露光した後に現像
する。ドライエッチング法等の方法でコンタクトホール
143を形成する。酸素アッシング（ashing）で前記フォ
トレジストを除去する。前記有機保護層の表面は、酸化
によってSiO2に転換され無機絶縁層 115を形成する（図
１２）。もし、前記有機保護層が前記ゲート、データ配
線パッド部を覆っていると、これはドライエッチング法
によってコンタクトホールが形成される時、同時にエッ
チングされることも可能である（図示せず）。続いてIT
O層を被着し、フォトレジストを塗布し、露光した後に
現像する。フォトレジストの現像されたパターンによっ
てITO層をドライエッチング法、又は、ウェットエッチ
ング法でエッチングして画素電極 112を形成する。 こ
の時、酸素アッシング（ashing）で残存のフォトレジス
トを除去することも可能である（図１３）。
ような化合物は、BCB(benzocyclobutene)を含む。前記
保護層にフォトレジストを塗布して、露光した後に現像
する。ドライエッチング法等の方法でコンタクトホール
143を形成する。酸素アッシング（ashing）で前記フォ
トレジストを除去する。前記有機保護層の表面は、酸化
によってSiO2に転換され無機絶縁層 115を形成する（図
１２）。もし、前記有機保護層が前記ゲート、データ配
線パッド部を覆っていると、これはドライエッチング法
によってコンタクトホールが形成される時、同時にエッ
チングされることも可能である（図示せず）。続いてIT
O層を被着し、フォトレジストを塗布し、露光した後に
現像する。フォトレジストの現像されたパターンによっ
てITO層をドライエッチング法、又は、ウェットエッチ
ング法でエッチングして画素電極 112を形成する。 こ
の時、酸素アッシング（ashing）で残存のフォトレジス
トを除去することも可能である（図１３）。
【００１５】
【発明の効果】本発明の上述した液晶表示装置の製造方
法の特性は、次の通りである。有機保護層の上にフォト
レジストを塗布し、マスクを使って所定の形状でフォト
レジストを露光し、現像する。そしてフォトレジスト形
状によってドライエッチング法で有機保護層をパターニ
ングする。そして、有機保護層の上に残っているフォト
レジストを酸素アッシング（ashing）、又は、ウェット
エッチング（wet-strip）法で除去する。酸素アッシン
グ（ashing）を使用する場合には、一定の時間に続けて
酸素で有機保護層をアッシングして有機保護層の表面を
SiO2に転換して無機絶縁層115を形成する。したがっ
て、（１）有機保護層をエッチングし、（２）フォトレ
ジストを除去し、（３）酸素で前記有機保護層をアッシ
ング（ashing）する３段階をドライエッチング室(Chamb
er)内で一回で連続進行することができる。
法の特性は、次の通りである。有機保護層の上にフォト
レジストを塗布し、マスクを使って所定の形状でフォト
レジストを露光し、現像する。そしてフォトレジスト形
状によってドライエッチング法で有機保護層をパターニ
ングする。そして、有機保護層の上に残っているフォト
レジストを酸素アッシング（ashing）、又は、ウェット
エッチング（wet-strip）法で除去する。酸素アッシン
グ（ashing）を使用する場合には、一定の時間に続けて
酸素で有機保護層をアッシングして有機保護層の表面を
SiO2に転換して無機絶縁層115を形成する。したがっ
て、（１）有機保護層をエッチングし、（２）フォトレ
ジストを除去し、（３）酸素で前記有機保護層をアッシ
ング（ashing）する３段階をドライエッチング室(Chamb
er)内で一回で連続進行することができる。
【００１６】前記のような特徴を有する製造方法の効果
は有機保護層のエッチングと、フォトレジストの除去
と、酸素アッシング（ashing）とをドライエッチング室
(Chamber)内で一回で連続進行することができるから、
工程の短縮が可能である。一方、前記フォトレジストを
ウェットエッチング法（wet-strip）を使用して除去す
ることもできる。この場合には、フォトレジストを除去
する様々な方法中のウェットエッチング法でアルコー
ル、アセトン、硝酸及び硫酸の混合物を溶液として使用
することもできる。有機保護層上のフォトレジストが除
去された後、酸素アッシングで有機保護層110の表面を
酸化シリコン（SiO2）層化させて前記有機保護層上に無
機絶縁層を形成することも可能である。
は有機保護層のエッチングと、フォトレジストの除去
と、酸素アッシング（ashing）とをドライエッチング室
(Chamber)内で一回で連続進行することができるから、
工程の短縮が可能である。一方、前記フォトレジストを
ウェットエッチング法（wet-strip）を使用して除去す
ることもできる。この場合には、フォトレジストを除去
する様々な方法中のウェットエッチング法でアルコー
ル、アセトン、硝酸及び硫酸の混合物を溶液として使用
することもできる。有機保護層上のフォトレジストが除
去された後、酸素アッシングで有機保護層110の表面を
酸化シリコン（SiO2）層化させて前記有機保護層上に無
機絶縁層を形成することも可能である。
【００１７】又、酸素アッシング（ashing）で有機保護
層の表面をSiO2に転換して、無機絶縁層を形成するの
で、有機保護層と無機絶縁層が積層された界面にＮＭＰ
(N-Methyl-Pyrrolidone)、アルコール、アミンの混合物
から成る有機溶液が浸透して、絶縁層が膨脹や拡大する
という従来の問題点を改善することができる。又、本発
明による絶縁層上に形成されたSiO2層は、有機保護層と
無機絶縁層との熱膨脹係数の差により発生する画素電極
とドレイン電極の間の断線や剥離が発生するという問題
点を改善することができる。
層の表面をSiO2に転換して、無機絶縁層を形成するの
で、有機保護層と無機絶縁層が積層された界面にＮＭＰ
(N-Methyl-Pyrrolidone)、アルコール、アミンの混合物
から成る有機溶液が浸透して、絶縁層が膨脹や拡大する
という従来の問題点を改善することができる。又、本発
明による絶縁層上に形成されたSiO2層は、有機保護層と
無機絶縁層との熱膨脹係数の差により発生する画素電極
とドレイン電極の間の断線や剥離が発生するという問題
点を改善することができる。
【図１】従来の液晶表示装置を示す回路図。
【図２】従来の液晶表示装置のTFT、画素電極部を示す
拡大平面図。
拡大平面図。
【図３】図２のＡ−Ａ´線による断面図。
【図４】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図５】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図６】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図７】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図８】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図９】本発明の実施例１による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図１０】本発明の実施例２による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１１】本発明の実施例２による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１２】本発明の実施例２による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１３】本発明の実施例２による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
10、110 有機保護層、保護層 11、111 基板 12、112 画素電極 13、113 ゲート配線 14、114 データ配線 15、115 無機絶縁層 20、120 アルミニウム層 21、121 ゲート絶縁層 22、122 半導体層 23、123 ゲート電極 24、124 ソース電極 33、133 オーミック接触層 34、134 ドレイン電極 43、143 コンタクトホール
Claims (26)
- 【請求項１】 基板上に薄膜トランジスタを設ける段階
と、 前記薄膜トランジスタ上に有機保護層を被着する段階
と、 前記有機保護層上にパターン化されたフォトレジストを
形成する段階と、 前記トランジスタのソース、ドレイン中の一つの上にコ
ンタクトホールを形成するために前記有機保護層をエッ
チングする段階と、 前記フォトレジストを除去する段階と、 前記有機保護層の表面に酸素アッシング（ashing）で無
機絶縁層を形成する段階と、 そして、前記コンタクトホールを通して前記トランジス
タの前記ソース、ドレイン電極中の一つと接続する画素
電極を形成する段階とからなることを特徴とする液晶表
示装置の製造方法。 - 【請求項２】 前記フォトレジストを除去する段階は、
酸素アッシング（ashing）を含むことを特徴とする、請
求項１記載の液晶表示装置の製造方法。 - 【請求項３】 前記酸素アッシング（ashing）の段階
は、前記フォトレジストを除去し、前記有機保護層の表
面に無機層を形成するまで連続的に行うことを特徴とす
る、請求項２記載の液晶表示装置の製造方法。 - 【請求項４】 前記有機保護層は少なくともSi結合構造
を含むことを特徴とする、請求項２記載の液晶表示装置
の製造方法。 - 【請求項５】 前記フォトレジストを酸素アッシング(a
shing)で除去する段階と、無機絶縁層を形成する段階と
が連続的に進行されることを特徴とする、請求項２記載
の液晶表示装置の製造方法。 - 【請求項６】 前記無機絶縁層を形成する段階は、酸素
アッシング(ashing)によって前記有機保護層の表面をSi
O2に転換することを特徴とする、請求項１記載の液晶表
示装置の製造方法。 - 【請求項７】 前記フォトレジストを除去する段階は、
ウェットエッチング法を含むことを特徴とする、請求項
１記載の液晶表示装置の製造方法。 - 【請求項８】 前記ウェットエッチング法は、アルコ−
ル、アセトン、硝酸及び硫酸の混合物を使用することを
特徴とする、請求項７記載の液晶表示装置の製造方法。 - 【請求項９】 前記有機保護層は少なくともSi結合構造
を含むことを特徴とする、請求項７記載の液晶表示装置
の製造方法。 - 【請求項１０】 前記ウェットエッチング法は、アルコ
−ル、アセトン、硝酸及び硫酸の混合物を使用すること
を特徴とする、請求項９記載の液晶表示装置の製造方
法。 - 【請求項１１】 前記有機保護層は少なくともSi結合構
造を含むことを特徴とする、請求項１記載の液晶表示装
置の製造方法。 - 【請求項１２】 前記有機保護層は、フッ素が添加され
たポリイミド、テフロン、Cytop、フルオロポリアリル
エーテル、フッ素が添加されたP-キシレン、PFCB（PerF
luoroCycloButane）及びBCB（BenzoCycloButene）中の
少なくとも一つを含むことを特徴とする、請求項１記載
の液晶表示装置の製造方法。 - 【請求項１３】 基板の上にゲート、ゲート絶縁層、ソ
ース及びドレインを有するトランジスタを形成する段階
と、 前記トランジスタの前記ソースに接続されるデータ配線
を形成する段階と、 前記トランジスタの前記ゲートに接続されるゲート配線
を形成する段階と、 前記トランジスタ上に保護層を形成する段階と、 該保護層は、フッ素が添加されたポリイミド、テフロ
ン、Cytop、フルオロポリアリルエーテル、フッ素が添
加されたP-キシレン、PFCB（PerFluoroCycloButane）及
びBCB（BenzoCycloButene）中の少なくとも一つであ
り、 そして、前記保護層に酸素を含むガスを使用してプラズ
マ処理を行うことを特徴とする液晶表示装置の製造方
法。 - 【請求項１４】 前記保護層はSi結合構造を含むことを
特徴とする、請求項１３記載の液晶表示装置の製造方
法。 - 【請求項１５】 前記プラズマ処理を行う段階は、前記
保護層の表面に酸化シリコン（SiO2）を形成することを
特徴とする、請求項１３記載の液晶表示装置の製造方
法。 - 【請求項１６】 基板の上にゲート、ゲート絶縁層、ソ
ース及びドレインを有する薄膜トランジスタを形成する
段階と、 前記薄膜トランジスタの前記ソースに接続されるデータ
配線を形成する段階と、 前記薄膜トランジスタの前記ゲートに接続されるゲート
配線を形成する段階と、 前記薄膜トランジスタ上に有機保護層を形成する段階
と、 該有機保護層は、フッ素が添加されたポリイミド、テフ
ロン、Cytop、フルオロポリアリルエーテル、フッ素が
添加されたP-キシレン、PFCB（PerFluoroCycloButane）
及びBCB（BenzoCycloButene）中の少なくとも一つであ
り、 前記有機保護層上にパターン化されたフォトレジストを
形成する段階と、 前記薄膜トランジスタの前記ソース、前記ドレイン中の
一つの上にコンタクトホールを形成するために前記有機
保護層をエッチングする段階と、 前記フォトレジストを除去する段階と、 前記有機保護層の表面に酸素アッシングで無機絶縁層を
形成する段階と、 前記コンタクトホールを通して前記薄膜トランジスタの
前記ソース、前記ドレイン中の一つと接続する画素電極
を形成することを特徴とする液晶表示装置の製造方法。 - 【請求項１７】 前記フォトレジストを除去する段階
は、酸素アッシングを含むことを特徴とする、請求項１
６記載の液晶表示装置の製造方法。 - 【請求項１８】 前記酸素アッシング（ashing）の段階
は、前記フォトレジストを除去し、前記有機保護層の表
面に無機層を形成するまで連続的に行うことを特徴とす
る、請求項１７記載の液晶表示装置の製造方法。 - 【請求項１９】 前記有機保護層は、少なくともSi結合
構造を含むことを特徴とする、請求項１７記載の液晶表
示装置の製造方法。 - 【請求項２０】 酸素アッシング(ashing)で前記フォト
レジストを除去する段階と、無機絶縁層を形成する段階
とを連続的に行うことを特徴とする、請求項１９記載の
液晶表示装置の製造方法。 - 【請求項２１】 前記無機絶縁層を形成する段階は、酸
素アッシング(ashing)によって前記有機保護層の表面を
酸化シリコン（SiO2）に転換することを特徴とする、請
求項１６記載の液晶表示装置の製造方法。 - 【請求項２２】 前記フォトレジストを除去する段階
は、ウェットエッチング法を含むことを特徴とする、請
求項１６記載の液晶表示装置の製造方法。 - 【請求項２３】 前記ウェットエッチング法は、アルコ
−ル、アセトン、硝酸及び硫酸の混合物を使用すること
を特徴とする、請求項２２記載の液晶表示装置の製造方
法。 - 【請求項２４】 前記有機保護層は少なくともSi結合構
造を含むことを特徴とする、請求項２２記載の液晶表示
装置の製造方法。 - 【請求項２５】 前記ウェットエッチング法は、アルコ
−ル、アセトン、硝酸及び硫酸の混合物を使用すること
を特徴とする、請求項２４記載の液晶表示装置の製造方
法。 - 【請求項２６】 前記有機保護層は、少なくともSi結合
構造を含むことを特徴とする、請求項１６記載の液晶表
示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-10414 | 1996-04-08 | ||
| KR1019960010414A KR100202231B1 (ko) | 1996-04-08 | 1996-04-08 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1068970A true JPH1068970A (ja) | 1998-03-10 |
| JP4023866B2 JP4023866B2 (ja) | 2007-12-19 |
Family
ID=19455205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09979597A Expired - Lifetime JP4023866B2 (ja) | 1996-04-08 | 1997-04-02 | 液晶表示装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4023866B2 (ja) |
| KR (1) | KR100202231B1 (ja) |
| DE (1) | DE19714510C2 (ja) |
| FR (1) | FR2747233B1 (ja) |
| GB (1) | GB2312073B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353809A (ja) * | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6461968B1 (en) | 1998-08-05 | 2002-10-08 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device |
| KR100752204B1 (ko) * | 1999-12-28 | 2007-08-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| KR100915864B1 (ko) * | 2002-12-26 | 2009-09-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| JP2010140059A (ja) * | 2002-05-17 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2011043830A (ja) * | 1999-03-02 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
| GB2350204B (en) | 1999-05-21 | 2003-07-09 | Lg Philips Lcd Co Ltd | Liquid crystal display and fabrication method thereof |
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR100326881B1 (ko) * | 1999-10-15 | 2002-03-13 | 구본준, 론 위라하디락사 | 액정표시소자 및 그 제조방법 |
| DE10046411A1 (de) * | 2000-09-18 | 2002-03-28 | Philips Corp Intellectual Pty | Projektionseinrichtung mit Flüssigkristall-Lichtmodulator |
| TWI238444B (en) | 2002-12-10 | 2005-08-21 | Seiko Epson Corp | Method for manufacturing optoelectronic device, optoelectronic device and electronic machine |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636038A (en) * | 1983-07-09 | 1987-01-13 | Canon Kabushiki Kaisha | Electric circuit member and liquid crystal display device using said member |
| US4646424A (en) * | 1985-08-02 | 1987-03-03 | General Electric Company | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPH04257826A (ja) * | 1991-02-13 | 1992-09-14 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JPH05210116A (ja) * | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶表示装置 |
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| US5441765A (en) * | 1993-09-22 | 1995-08-15 | Dow Corning Corporation | Method of forming Si-O containing coatings |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1996
- 1996-04-08 KR KR1019960010414A patent/KR100202231B1/ko not_active IP Right Cessation
-
1997
- 1997-04-02 JP JP09979597A patent/JP4023866B2/ja not_active Expired - Lifetime
- 1997-04-07 FR FR9704209A patent/FR2747233B1/fr not_active Expired - Fee Related
- 1997-04-07 GB GB9707017A patent/GB2312073B/en not_active Expired - Lifetime
- 1997-04-08 DE DE19714510A patent/DE19714510C2/de not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461968B1 (en) | 1998-08-05 | 2002-10-08 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device |
| JP2000353809A (ja) * | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9153604B2 (en) | 1999-03-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8847316B2 (en) | 1999-03-02 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2011043830A (ja) * | 1999-03-02 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| KR100752204B1 (ko) * | 1999-12-28 | 2007-08-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| JP2012145956A (ja) * | 2002-05-17 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012185514A (ja) * | 2002-05-17 | 2012-09-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2010140059A (ja) * | 2002-05-17 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100915864B1 (ko) * | 2002-12-26 | 2009-09-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2747233A1 (fr) | 1997-10-10 |
| DE19714510A1 (de) | 1997-11-06 |
| KR100202231B1 (ko) | 1999-06-15 |
| KR970071092A (ko) | 1997-11-07 |
| GB2312073B (en) | 1998-06-24 |
| FR2747233B1 (fr) | 2000-09-15 |
| DE19714510C2 (de) | 2000-05-25 |
| GB2312073A (en) | 1997-10-15 |
| GB9707017D0 (en) | 1997-05-28 |
| JP4023866B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| JP4275201B2 (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH11307778A (ja) | 液晶表示装置とその製造方法 | |
| KR20020005968A (ko) | 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스기판의 제조 방법 | |
| JPH1068970A (ja) | 液晶表示装置の製造方法及び液晶表示装置の構造 | |
| KR100229611B1 (ko) | 액정표시장치의 제조방법 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| KR100807580B1 (ko) | 액정 표시장치의 제조방법 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| JP2008203589A (ja) | 液晶表示装置及びその製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| JP2001051297A (ja) | アレイ基板及びその製造方法 | |
| JP2006285163A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| KR100206554B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100218579B1 (ko) | 액정표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070323 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |