KR100206554B1 - 박막 트랜지스터 액정 표시 장치의 제조 방법 - Google Patents

박막 트랜지스터 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100206554B1
KR100206554B1 KR1019950061858A KR19950061858A KR100206554B1 KR 100206554 B1 KR100206554 B1 KR 100206554B1 KR 1019950061858 A KR1019950061858 A KR 1019950061858A KR 19950061858 A KR19950061858 A KR 19950061858A KR 100206554 B1 KR100206554 B1 KR 100206554B1
Authority
KR
South Korea
Prior art keywords
film
mask
gate
patterning
laminating
Prior art date
Application number
KR1019950061858A
Other languages
English (en)
Other versions
KR970054490A (ko
Inventor
송준호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950061858A priority Critical patent/KR100206554B1/ko
Publication of KR970054490A publication Critical patent/KR970054490A/ko
Application granted granted Critical
Publication of KR100206554B1 publication Critical patent/KR100206554B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 마스킹 공정 횟수를 줄여 수율을 높이고 제조 비용을 절감하며 화질을 개선시킨 박막 트랜지스터 액정 표시 장치의 제조방법에 관한 것이다. 지판 위에 도 전막인 알루미늄을 적층한 후 제1 마스크를 사용하여 게이트 전극과 게이트 선을 형성하는 단계, 전면에 게이트 절연막을 적층하고, 이어서 반도체막인 비정질 실리콘막을 적층하고, 이어서 절연막을 적층한 다음, 절연막을 제2 마스크를 사용하여 패터닝하여 게이트 전극의 상부에 대응하는 위치에 에치스토퍼를 형성하는 단계, 제3 마스크를 사용하여 반도체막을 패터닝하는 단계, 크롬막을 적층한 후 실리 사이드막이 형성되게 한 후 크롬막을 전면 식각하는 단계, 투명 도전막과 크롬막을 연속하여 적층한 후 제4마스크를 사용하여 패터닝하여 이중막으로된 소스 전극 및 드레인 전극을 형성하는 단계, 보호막을 적층한 후 제5 마스크를 사용하여 상기 크롬막과 함께 패터닝하여 채널부의 화소 전극과, 상기 드레인 전극의 연장선인 게이트 패드부의 게이트 패드막의 일부가 드러나도록 하는 단계를 포함한다.

Description

박막 트랜지스터 액정 표시 장치의 제조 방법
제1도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 나타낸 단면도.
제2a-g도는 본 발명의 실시예에 따른 액정 표시 장치의 트랜지스터 기판의 채널부를 제조 공정 따라 나타낸 단면도.
제3도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 기판의 데이터 패드부를 나타낸 단면도.
제4도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 기판의 채널부를 나타낸 평면도.
제5도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 기판의 데이터 패드부를 나타낸 평면도이다.
본 발명은 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 마스킹 공정 횟수를 줄여 수율을 높이고 제조 비용을 절감하며 화질을 개선시킨 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다.
일반적으로 액정표시 장치는, 박막 트랜지스터와 화소 전극으로 이루어진 화소 단위가 행렬의 형태로 다수 개가 형성되어 있으며, 게이트선 및 데이터선이 각각 화소 단위의 행과 열을 따라 형성되어 있는 액정 표시 장치의 상부 기판인 박막 트랜지스터 기판, 그리고 공통 전극이 형성되어 있는 액정 표시 장치의 하부 기관인 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
박막 트랜지스터 기판의 게이트 전극은 게이트 구동 드라이브로부터 게이트 패드부를 통해 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키며, 이에 따라 데이터 구동 드라이브로부터의 데이터 신호가 데이터 패드브를 통해 소스 전극에 전달되어, 반도체층과 드레인 전극을 통하여 화소 전극에 전달된다.
이와 같은 액정 표시 장치는 종래에 다음과 같은 방법으로 제조 되었다.
제1도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 채널부를 나타낸 단면도이다.
기판(10)위에 도전막을 적층한 후 제1 마스크를 사용하여 패터닝하여 게이트 전극(12)을 형성한다. 이때, 외부로부터의 주사신호를 전달하기 위한 게이트 패드 전극(도시하지 않음)이 게이트 전극(12)의 끝에 형성된다. 다음 제2마스크를 이용하여 게이트 전극(12)의 전면을 산화하여 게이트 산화막(16)을 형성한다. 전면에 절연막(18) 및 비정질 실리콘막(20)을 적층한 후 제3 마스크를 사용하여 패터닝 하여 반도체 패턴을 형성한다. 다음, 제4마스크를 사용하여 게이트 패드 전극 상부의 절연막(18)을 제거하여 접촉구를 형성한다.
도전막을 적층한 후 제5 마스크를 사용하여 패터닝하여 소스/드레인 전극(22), 그리고 제1 게이트 패드 전극과 접촉구를 통해 접촉하는 제2 게이트 패드 전극(도시하지 않음)을 형성한다.
보호막(26)을 적층한 후 제6마스크를 사용하여 패터닝하여 제2 게이트 패드 전극을 드러내는 접촉구를 형성하고, 투명전극을 적층한 후 제7 마스크를 사용하여 패터닝하여 화소 전극(28), 그리고 제2 게이트 패드 전극과 접촉구를 통해 접촉하는 제3게이트 패드 전극(도시하지 않음)을 형성한다.
그러나, 이와 같은 방법은 7매 마스크를 사용하기 때문에 마스킹 공정에 따른 비용의 증가와 수율 감소가 발생하는 단점이 있다. 이런 단점을 해결하기 위해 마스킹 공정을 줄인 게이트 산화막 공정을 생략하고, 컨택 및 보호막을 동시에 식각하는 방법이 제안되었다. 그러나 이와 같은 방법은 콘택 및 보호막을 동시에 식각하므로 게이트 알루미늄과 화소 전극 1TO의 컨택이 불가피하게 따르는 Al, ITO간의 확산(diffusion)에 의하여 계면에 산화막이 형성됨에 따르는 접촉 불량이 발생하는 문제가 있다.
따라서 게이트를 크롬과 알루미늄으로 이루어진 이중층으로 형성하고, 후속 공정에서 알루미늄 전면 식각을 통해 최종적으로 크롬과 ITO를 연결하는 방법이 제시되었다.
그러나 이 경우, 게이트선의 두께 증가에 따른 단차 피복(Step coverage) 이 커지고, 알루미늄 전면 식각시 알루미늄과 크롬의 선택비에 의한 크롬 침식 및 크롬 표면 산화가 발생하는 단점이 있다. 그러므로 본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서 마스크 공정 수를 줄여 수율을 높일 수 있고 제조 비용도 절감할 수 있는 효과가 있다.
이러한 목적을 달성하기 위한 본 발명은, 기판 위에 알루미늄막을 적층하는 단계, 상기 알루미늄막을 제1 마스크를 사용하여 패터닝하여 게이트 전극과 게이트선을 형성하는 단계, 전면에 게이트 절연막, 반도체막 및 에치스토퍼용 절연막을 적층하는 단계, 상기 에치스토퍼용 절연막을 제2 마스크를 사용하여 패터닝하여 게이트 전극의 상부에 대응하는 위치에 에치스토퍼를 형성하는 단계, 상기 에치스토퍼 및 상기 반도체막 위에 외인성 반도체막을 적층하는 단계, 제3마스크를 사용하여 상기 외인성 반도체막 및 상기 반도체막을 패터닝하는 단계, 제1 크롬막을 적층하여 상기 외인성 반도체막 표면에 실리사이드막을 형성하는 단계, 상기 제1 크롬막을 적층하여 상기 외인성 반도체막 표면에 실리사이드막을 형성하는 단계, 상기 제1 크롬막을 전면 식각하여 제거하는 단계, 투명 도전막과 제2 크롬막을 연속하여 적층하는 단계, 제4 마스크를 사용하여 상기 투명 도전막 및 상기 제2 크롬막을 패터닝하여 이중막 구조의 소스 전극 및 드레인 전극 및 데이터선 및 화소 전극 패턴을 형성한는 단계, 보호막을 적층한 후 제5마스크를 사용하여 상기 화소 전극 패턴 상부의 상기 제2 크롬막을 제거하는 단계를 포함한다.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제2도의 (a)-(g)는 본 발명의 실시예에 따른 액정표시 장치의 박막 트랜지스터 기판의 채널부를 제조 공정 순서에 따라 나타낸 단면도이고, 제3도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 데이터 패드부를 나타낸 단면도이고, 제4도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 채널부를 나타낸 평면도이고, 제5도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 데이터 패드부를 나타낸 평면도이다.
먼저, 제2도의 (a) 및 도4에 도시한 바와 같이, 기판(100)위에 도전막인 알루미늄 Cr, Ta 등을 적층한 후 제1 마스크를 사용하여 게이트 전극(102)과 게이트선(101) 및 게이트 패드 (도시하지 않음)를 형성한다. 이때, 양극 산화 할 수 있다.
다음, 제2도의 (b) 및 제4도에 도시한 바와 같이, 전면에 게이트 절연막(106)을 적층하고 , 이어서 반도체막인 비정질 실리콘막(108)을 적층하고, 이어서 절연막을 적층한 다음, 절연막을 제2 마스크를 사용하여 패터닝하여 게이트 전극(102)의 상부에 대응하는 위치에 에치스토퍼(112)를 형성한다.
다음, n+비정질 실리콘막과 같은 외인성 반도체막을 적층하여 오믹 컨택을 좋게 하기 위한 컨택층(114)을 형성한다.
다음 제2도의 (c) 및 제4도에 도시한 바와 같이, 제3 마스크를 사용하여 컨택층(114)과 비정질 실리콘막(108)막을 동시에 패터닝한다. 다음, 크롬막(도시하지 않음)을 120℃이상의 온도에서 적층한 후 크롬막을 전면 식각하여 제거하면, 제2도(d)에 도시한 바와 같이, 에치스토퍼(112) 상부를 제외한 컨택층(114)표면에 실리사이드막(116)이 형성된다.
이 실리사이드막(116)에 의해, 이후 공정에서 형성되는 투명 도전막이 컨택충(114)과 직접 접촉되지 않으므로, 접촉 저항을 줄일 수 있다.
제2도의 (e) 및 제3내지 제5도에 도시한 바와 같이, 투명 도전막(117)과 크롬막(118)을 연속하여 적층한 후 제4 마스크를 사용하여 패터닝하여 소스 전극(119) 및 드레인 전극(120) 및 데이터선(도시하지 않음) 및 화소 전극 패턴(117)을 형성하고, 패드부 쪽에는 금속 데이터 패드 패턴(118-1) 및 투명 데이터 패드 패턴(117-1)을 형성한다. 이때, 소스/드레인 전극(119,120)을 마스크로 하여 상기 에치 스토퍼(112)의 상부의 컨택층(114)은 제거한다.
다음, 제2도의 (f) 및 제3 및 제5도에 도시한 바와 같이, 보호막(122)을 적층한 후 제5마스크를 사용하여 패터닝하여 화소 전극 패턴(117) 부분의 크롬막(118) 및 금속 데이터 패드 패턴(118-1)이 드러나도록 한다. 이 단계에서, 게이트 패드부에서는 보호막(122)과 게이트 절연막(108)이 동시에 제거되어 게이트 패드가 외부로 드러난다.
계속하여, 제2도의 (g) 및 제3도, 제5도에 도시한 바와 같이, 드러난 크롬막(118,118-1)을 식각하여 화소 부분의 투명 화소 전극(117)과 데이터 패드부의 이 투명 데이터 패드 패턴(117-1)이 드러나도록 한다.
이와 같은 방법에 의해 5매의 마스크를 사용하여 에치 스토퍼형 박막 트랜지스터 액정 표시 장치를 제조할 수 있다. 그러므로 본 발명은 5매 마스크를 사용하기 때문에 수율을 높일 수 있고 제조 비용도 절감할 수 있는 효과가 있다.

Claims (4)

  1. 기판 위에 제1 금속막을 적층하는 단계, 상기 제1 금속막을 제1마스크를 사용하여 패터닝하여 게이트 전극과 게이트선을 형성하는 단계, 전면에 게이트 절연막, 반도체막 및 에치스토퍼용 절연막을 적층하는 단계, 상기 에치스토퍼용 절연막을 제2 마스크를 사용하여 패터닝하여 게이트 전극의 상부에 대응하는 위치에 에치스토퍼를 형성하는 단계, 상기 에치스토퍼 및 상기 반도체막 위에 외인성 반도체막을 적층하는 단계, 제3 마스크를 사용하여 상기 외인성 반도체막 및 상기 반도체막을 패터닝하는 단계, 제2 금속막을 적층하여 상기 외인성 반도체막 표면에 실리사이드막을 형성하는 단계, 상기 제2 금속막을 전면 식각하여 제거하는 단계, 투명 도전막과 제3 금속막을 연속하여 적층하는 단계, 제4마스크를 사용하여 상기 투명 도전막 및 상기 제3 금속막을 패터닝하여 이중막 구조의 소스 전극 및 드레인 전극 및 데이터선 및 화소 전극 패턴을 형성하는 단계, 보호막을 적층한 후 제5 마스크를 사용하여 상기 화소 전극 패턴 상부의 상기 제3 금속막을 제거하는 단계를 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  2. 제1항에서, 상기 외인성 반도체층은 n+비정질 실리콘막으로 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  3. 제2항에서, 상기 소스/ 드레인 전극을 마스크로 하여 상기 에치스토퍼의 상부의 컨택층을 식각하는 단계를 더 포함하는 박막 트랜지스터 액정 표시장치의 제조 방법,
  4. 제1항에서, 상기 투명 도전막 및 상기 제3 금속막을 패터닝하는 단계에서 데이터 패드를 형성하고, 상기 화소 전극 패턴 상부의 상기 제3 금속막을 제거하는 단계에서 상기 데이터 패드 상부의 상기 제3 금속막을 제거하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
KR1019950061858A 1995-12-28 1995-12-28 박막 트랜지스터 액정 표시 장치의 제조 방법 KR100206554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061858A KR100206554B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061858A KR100206554B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR970054490A KR970054490A (ko) 1997-07-31
KR100206554B1 true KR100206554B1 (ko) 1999-07-01

Family

ID=19446042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061858A KR100206554B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100206554B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100476047B1 (ko) * 2001-05-30 2005-03-10 비오이 하이디스 테크놀로지 주식회사 에프.에프.에스 모드의 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR970054490A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
KR100232677B1 (ko) 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
US5990986A (en) Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP4131297B2 (ja) 液晶表示装置の製造方法
JPH1062818A (ja) 液晶表示装置の製造方法
JP4117369B2 (ja) アクティブマトリクス方式液晶表示装置
US6746959B2 (en) Liquid crystal display and method
JPH0580650B2 (ko)
US6025605A (en) Aligned semiconductor structure
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR100206554B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR0171980B1 (ko) 액정 표시 소자의 제조방법
KR100233151B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100212272B1 (ko) 액정 표시 장치의 제조 방법
KR0158642B1 (ko) 액정 표시 장치 및 그 제조 방법
JPS60261174A (ja) マトリツクスアレ−
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
KR100188107B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100212269B1 (ko) 액정 표시 장치의 제조 방법
KR0175384B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2002314088A (ja) 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置
KR0169398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee