KR100476047B1 - 에프.에프.에스 모드의 액정표시장치의 제조방법 - Google Patents
에프.에프.에스 모드의 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100476047B1 KR100476047B1 KR10-2001-0030135A KR20010030135A KR100476047B1 KR 100476047 B1 KR100476047 B1 KR 100476047B1 KR 20010030135 A KR20010030135 A KR 20010030135A KR 100476047 B1 KR100476047 B1 KR 100476047B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pad
- mask process
- region
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 58
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 마스크 공정을 감소시킬 수 있는 FFS 모드 액정표시장치의 제조방법에 관한 것이다.
본 발명의 FFS 모드 액정표시장치의 제조방법에 있어서, 투명 절연 기판상의 박막트랜지스터 영역, 패드영역 그리고 화소영역을 정의한 후, 제 1 마스크 공정을 이용하여 화소영역에 카운터 전극을 형성하는 단계와, 상기 박막트랜지스터 영역 및 패드영역에 제 2 마스크 공정을 이용하여 게이트 라인 및 게이트 패드를 형성하는 단계와, 상기 기판 전면에 게이트 절연막을 형성한 후, 상기 게이트 라인상에 제 3 마스크 공정을 이용하여 도전층과 금속층 패턴을 형성함과 동시에 게이트 패드상에 도전층과 데이터 패드를 형성하는 단계와, 상기 결과물을 포함한 기판 전면에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 금속층 패턴 및 게이트 패드 그리고 데이터 패드가 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전면에 투명물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 금속층 패턴이 노출되도록 보호막을 식각하여 화소전극을 형성하는 단계와, 상기 제 1 보호막을 마스크로 이용하여 상기 금속층 패턴과 도전층을 식각하여 소오스/드레인 전극과 백-채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 FFS(Fringe Field Switching) 모드 액정표시장치의 제조방법에 관한 것으로, 특히 마스크 공정을 감소시킬 수 있는 FFS 모드 액정표시장치의 제조방법에 관한 것이다.
일반적으로 FFS 모드에 의하여 동작되는 고개구율 및 고투과율 액정표시장치는 IPS 모드 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여, 대한민국 특허출원 98-9243호로 출원되었다.
이러한 고개구율 및 고투과율 액정표시장치는 카운터 전극과 화소전극을 투명전도체로 형성하면서, 카운터 전극과 화소전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여 카운터전극과 화소전극 상부에 프린지 필드(fringe filed)가 형성되도록 함으로써, 전극들 상부에 존재하는 액정분자들이 모두 동작되도록 한다.
이하, 첨부된 도면을 참조하여 종래의 FFS 모드 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1e는 종래의 액정표시장치의 박막 트랜지스터 영역을 나타낸 공정 단면도이고, 도 2a 내지 도 2e는 종래의 액정표시장치의 화소영역를 나타낸 공정 단면도이다. 그리고 도 3a 내지 도 3e는 종래의 액정표시장치의 패드영역을 나타낸 공정 단면도이다.
도 1a 및 도 2a 그리고 도 3a에 도시한 바와 같이 투명 절연 기판(10)상에 제 1 ITO(Indium Tin Oxide)층을 Ar 가스나 O2 가스 및 ITO 타겟을 이용하여 스퍼터링 방식으로 소정 두께만큼 증착한 후, 제 1 마스크 공정을 이용하여 상기 ITO층을 선택적으로 식각하여 화소영역에 카운터 전극(11)을 형성한다.
이어, 상기 카운터 전극(11)을 포함한 기판(10)상에 제 1 금속층을 증착하고, 제 2 마스크 공정을 이용하여 상기 제 1 금속층을 선택적으로 식각하여 박막트랜지스터 영역에 게이트 라인(12)과 패드영역에 게이트 패드(12a)를 형성한다.
도 1b 및 도 2b 그리고 도 3b에 도시한 바와 같이 상기 게이트 라인(12)과 게이트 패드(12a)를 포함한 기판(10) 전면에 게이트 절연막(13)을 형성하고, 상기 게이트 절연막(13)상에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하여 비정질 실리콘 재질의 반도체층(14)과 n+ 반도체층(15)을 형성한다.
그리고 제 3 마스크 공정을 이용하여 상기 반도체층(14)과 n+ 반도체층(15)을 선택적으로 패터닝하여 액티브 패턴을 형성한다.
도 1c 및 도 2c 그리고 도 3c에 도시한 바와 같이 상기 n+ 반도체층(15)을 포함한 게이트 절연막(13)상에 스퍼터닝 방식을 이용하여 제 2 금속층을 증착하고, 제 4 마스크 공정을 이용하여 상기 제 2 금속층을 패터닝하여 상기 박막트랜지스터 영역에 소오스 전극(16a) 및 드레인 전극(16b)과 상기 패드영역에 데이터 패드(16c)를 형성한다.
도 1d 및 도 2d 그리고 도 3d에 도시한 바와 같이 상기 소오스 전극(16a) 및 드레인 전극(16b)과 데이터 패드(16c)를 포함한 기판(10) 전면에 보호막(17)을 형성한 후, PECVD 공정을 이용하여 OLB(Outer Lead Bonding) 작업시 상기 패드부분이 외부 단자와 콘택되도록 하기 위해 제 5 마스크 공정을 이용하여 상기 패드영역의 게이트 패드(12a), 데이터 패드(16c)가 소정부분 노출되도록 상기 보호막(17)을 선택적으로 식각하여 콘택홀(18b,18c)을 형성한다. 이때, 상기 박막트랜지스터 영역의 드레인 전극(16b)도 소정부분 노출되도록 상기 보호막(17)을 선택적으로 식각하여 콘택홀(18a)을 형성한다.
도 1e 및 도 2e 그리고 도 3e에 도시한 바와 같이 상기 콘택홀(18a,18b,18c)을 포함한 보호막(17)상에 제 2 ITO층을 증착하고, 제 6 마스크 공정을 이용하여 상기 제 2 ITO층을 선택적으로 패터닝하여 화소전극(19)을 형성한다. 이때, 상기 화소전극(19)은 상기 드레인 전극(16b)과 콘택되면서 상기 카운터 전극(11)상에 형성된다. 그리고 상기 패드영역에서는 데이터 패드(16c)와 게이트 패드(12a)간을 전기적으로 연결시킨다.
그러나 상기와 같은 종래의 FFS 모드 액정표시장치의 제조방법은 6번의 마스크 공정이 요구된다. 이때, 상기 마스크 공정이라 함은 공지된 바와 같이 포토리소그래피 공정으로 레지스트 도포공정, 노광공정, 현상공정 그리고 식각공정 및 레지스트 제거공정을 포함한다.
따라서, 한번의 마스크 공정을 진행하는데 장시간이 소요된다.
또한, 마스크 공정의 증가는 불량 발생률의 증가와 제조원가를 상승시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, FFS 모드 액정표시장치의 마스크 공정을 감소시켜 제조공정시간을 감소시키고 수율을 향상시킬 수 있는 FFS 모드 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 FFS 모드 액정표시장치의 제조방법은 FFS 모드 액정표시장치의 제조방법에 있어서, 투명 절연 기판상의 박막트랜지스터 영역, 패드영역 그리고 화소영역을 정의한 후, 제 1 마스크 공정을 이용하여 화소영역에 카운터 전극을 형성하는 단계와, 상기 박막트랜지스터 영역 및 패드영역에 제 2 마스크 공정을 이용하여 게이트 라인 및 게이트 패드를 형성하는 단계와, 상기 기판 전면에 게이트 절연막을 형성한 후, 상기 게이트 라인상에 제 3 마스크 공정을 이용하여 도전층과 금속층 패턴을 형성함과 동시에 게이트 패드상에 도전층과 데이터 패드를 형성하는 단계와, 상기 결과물을 포함한 기판 전면에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 금속층 패턴 및 게이트 패드 그리고 데이터 패드가 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전면에 투명물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 금속층 패턴이 노출되도록 보호막을 식각하여 화소전극을 형성하는 단계와, 상기 제 1 보호막을 마스크로 이용하여 상기 금속층 패턴과 도전층을 식각하여 소오스/드레인 전극과 백-채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 도전층은 비정질 실리콘 재질의 반도체층과 n+ 반도체층으로 이루어진 것을 특징으로 한다.
또한, 상기 백-채널 형성후 상기 도전층상에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 백-채널 형성후 상기 백-패널을 포함한 전면에 제 2 보호막을 증착하고, 제 5 마스크 공정시 이용되는 포토레지스트 리프트-오프 방식을 이용하여 상기 화소전극이 노출되도록 제 2 보호막을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 FFS 모드 액정표시장치의 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 박막트랜지스터 영역을 나타낸 공정 단면도이고, 도 5a 내지 도 5e는 본 발명의 일실시예에 따른 화소영역을 나타낸 공정 단면도이다. 그리고 도 6a 내지 도 6e는 본 발명의 일실시예에 따른 패드 영역을 나타낸 공정 단면도이다.
도 4a 및 도 5a 그리고 도 6a에 도시한 바와 같이 투명 절연 기판(100)상에 제 1 ITO(Indium Tin Oxide)층을 Ar 가스나 O2 가스 및 ITO 타겟을 이용하여 스퍼터링 방식으로 소정 두께만큼 증착한 후, 제 1 마스크 공정을 이용하여 상기 ITO층을 선택적으로 식각하여 화소영역에 카운터 전극(101)을 형성한다.
이어, 상기 카운터 전극(101)을 포함한 기판(100)상에 제 1 금속층을 증착하고, 제 2 마스크 공정을 이용하여 상기 제 1 금속층을 선택적으로 식각하여 박막트랜지스터 영역에 게이트 라인(102)과 패드영역에 게이트 패드(102a)를 형성한다.
도 4b 및 도 5b 그리고 도 6b에 도시한 바와 같이 상기 게이트 라인(102)과 게이트 패드(102a)를 포함한 기판(100) 전면에 게이트 절연막(103)을 형성하고, 상기 게이트 절연막(103)상에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하여 비정질 실리콘 재질의 반도체층(104)과 n+ 반도체층(105) 그리고 제 2 금속층(106)을 형성한다.
그리고 제 3 마스크 공정을 이용하여 상기 반도체층(104)과 n+ 반도체층(105) 그리고 제 2 금속층(106)을 선택적으로 패터닝하여 상기 박막트랜지스터 영역에 액티브 패턴과 제 2 금속층 패턴을 형성함과 동시에 상기 패드영역에 데이터 패드(106a)를 형성한다.
도 4c 및 도 5c 그리고 도 6c에 도시한 바와 같이 상기 제 2 금속층 패턴(106)과 데이터 패드(106a)를 포함한 기판(100) 전면에 보호막(107)을 형성한 후, PECVD 공정을 이용하여 OLB(Outer Lead Bonding) 작업시 상기 패드영역이 외부 단자와 콘택되도록 하기 위해 제 4 마스크 공정을 이용하여 상기 패드영역의 게이트 패드(102a), 데이터 패드(106a)가 소정부분 노출되도록 상기 보호막(107)을 선택적으로 식각하여 콘택홀(108a,108b)을 형성한다. 이때, 상기 박막트랜지스터 영역의 제 2 금속층 패턴(106)도 소정부분 노출되도록 상기 보호막(107)을 선택적으로 식각하여 콘택홀(108c)을 형성한다.
도 4d 및 도 5d 그리고 도 6d에 도시한 바와 같이 상기 콘택홀(108c)을 포함한 보호막(107)상에 제 2 ITO층을 증착하고, 상기 제 2 ITO층상에 제 5 마스크용 포토레지스트(PR)를 증착한다. 그리고 상기 포토레지스트(PR)를 마스크로 이용하여 상기 제 2 ITO층을 선택적으로 패터닝하여 화소전극(109)을 형성한다.
이어, 상기 포토레지스트(PR)를 마스크로 이용하여 상기 박막트랜지스터 영역의 제 2 금속층 패턴(106)이 소정부분 노출되도록 보호막(107)을 선택적으로 제거한다.
도 4e 및 도 5e 그리고 도 6e에 도시한 바와 같이 상기 포토레지스트(PR)를 마스크로 이용하여 상기 제 2 금속층 패턴(106)을 식각하여 소오스 전극(106b) 및 드레인 전극(106c)을 형성한 후, 상기 n+ 반도체층(105)을 식각하여 백-채널을 형성한다.
여기서, 상기 화소전극(109)은 상기 드레인 전극(106c)과 콘택되면서 상기 카운터 전극(101)상에 형성되고, 상기 패드영역에서는 데이터 패드(106a)와 게이트 패드(102a)간을 전기적으로 연결시킨다.
한편, 상기 박막트랜지스터 영역의 백-채널을 보호하기 위해 도면에는 도시하지 않았지만 상기 백-채널을 형성한 후, 산화공정을 이용하여 상기 반도체층(104)상에 산화막을 형성한다.
또한, 상기 박막트랜지스터 영역의 백-채널을 보호하기 위해 도면에는 도시하지 않았지만, 상기 화소전극(109)을 포함한 제 5 마스크 공정시 이용되는 포토레지스트(PR)상에 제 2 보호막을 형성한 후, 포토레지스트 리프트-오프(lift-off)방식을 이용하여 상기 포토레지스트(PR)상에 형성된 제 2 보호막 및 포토레지스트를 제거한다.
이상에서 설명한 바와 같이 본 발명의 FFS 모드 액정표시장치의 제조방법에 의하면, 5개의 마스크를 이용하여 FFS 모드 액정표시장치를 제조함으로 종래의 6개의 마스크를 이용한 FFS 모드 액정표시장치에 비해 불량발생률을 감소시킬 수 있고, 제조원가를 감소시킬 수 있다.
따라서, 커패시턴스의 특성을 향상시킬 수 있고, 공정을 안정화시킬 수 있다.
도 1a 내지 도 1e는 종래의 액정표시장치의 박막 트랜지스터 영역을 나타낸 공정 단면도
도 2a 내지 도 2e는 종래의 액정표시장치의 화소영역을 나타낸 공정 단면도
도 3a 내지 도 3e는 종래의 액정표시장치의 패드영역을 나타낸 공정 단면도
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 박막트랜지스터 영역을 나타낸 공정 단면도
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 화소영역을 나타낸 공정 단면도
도 6a 내지 도 6e는 본 발명의 일실시예에 따른 패드영역을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 투명한 절연 기판 101 : 카운터 전극
102 : 게이트 라인 102a : 게이트 패드
103 : 게이트 절연막 104 : 반도체층
105 : n+ 반도체층 106 : 제 2 금속층 패턴
106a : 데이터 패드 106b,106c : 소오스/드레인 전극
107 : 제 1 보호막 108a,108b,108c : 콘택홀
109 : 화소전극
Claims (4)
- FFS 모드 액정표시장치의 제조방법에 있어서,투명 절연 기판상의 박막트랜지스터 영역, 패드영역 그리고 화소영역을 정의한 후, 제 1 마스크 공정을 이용하여 화소영역에 카운터 전극을 형성하는 단계와;상기 박막트랜지스터 영역 및 패드영역에 제 2 마스크 공정을 이용하여 게이트 라인 및 게이트 패드를 형성하는 단계와;상기 기판 전면에 게이트 절연막을 형성한 후, 상기 게이트 라인상에 제 3 마스크 공정을 이용하여 도전층과 금속층 패턴을 형성함과 동시에 게이트 패드상에 도전층과 데이터 패드를 형성하는 단계와;상기 결과물을 포함한 기판 전면에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 금속층 패턴 및 게이트 패드 그리고 데이터 패드가 노출되도록 콘택홀을 형성하는 단계와;상기 콘택홀을 포함한 전면에 투명물질을 증착하고, 제 5 마스크 공정을 이용하여 상기 금속층 패턴이 노출되도록 보호막을 식각하여 화소전극을 형성하는 단계와;상기 제 1 보호막을 마스크로 이용하여 상기 금속층 패턴과 도전층을 식각하여 소오스/드레인 전극과 백-채널을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 도전층은 비정질 실리콘 재질의 반도체층과 n+ 반도체층으로 이루어진 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 백-채널 형성후, 상기 도전층상에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 백-채널 형성후, 상기 백-패널을 포함한 전면에 제 2 보호막을 증착하고, 제 5 마스크 공정시 이용되는 포토레지스트 리프트-오프 방식을 이용하여 상기 화소전극이 노출되도록 제 2 보호막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030135A KR100476047B1 (ko) | 2001-05-30 | 2001-05-30 | 에프.에프.에스 모드의 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030135A KR100476047B1 (ko) | 2001-05-30 | 2001-05-30 | 에프.에프.에스 모드의 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020091458A KR20020091458A (ko) | 2002-12-06 |
| KR100476047B1 true KR100476047B1 (ko) | 2005-03-10 |
Family
ID=27707164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0030135A KR100476047B1 (ko) | 2001-05-30 | 2001-05-30 | 에프.에프.에스 모드의 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476047B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287298B2 (en) | 2014-01-13 | 2016-03-15 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US9696602B2 (en) | 2014-03-05 | 2017-07-04 | Samsung Electronics Co., Ltd. | Manufacturing method of liquid crystal display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101369257B1 (ko) * | 2005-12-30 | 2014-03-05 | 엘지디스플레이 주식회사 | 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328041A (ja) * | 1995-05-30 | 1996-12-13 | Xerox Corp | 活性マトリックス液晶装置を製造する方法 |
| KR970048849A (ko) * | 1995-12-30 | 1997-07-29 | 김광호 | 액정 표시 장치의 제조 방법 |
| KR970054490A (ko) * | 1995-12-28 | 1997-07-31 | 김광호 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| KR20010038387A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
-
2001
- 2001-05-30 KR KR10-2001-0030135A patent/KR100476047B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328041A (ja) * | 1995-05-30 | 1996-12-13 | Xerox Corp | 活性マトリックス液晶装置を製造する方法 |
| KR970054490A (ko) * | 1995-12-28 | 1997-07-31 | 김광호 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| KR970048849A (ko) * | 1995-12-30 | 1997-07-29 | 김광호 | 액정 표시 장치의 제조 방법 |
| KR20010038387A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287298B2 (en) | 2014-01-13 | 2016-03-15 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US9696602B2 (en) | 2014-03-05 | 2017-07-04 | Samsung Electronics Co., Ltd. | Manufacturing method of liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020091458A (ko) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US20140220747A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| KR20020002052A (ko) | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
| KR20000027776A (ko) | 액정 표시 장치의 제조방법 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| KR101342500B1 (ko) | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널 | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US8144302B2 (en) | Display substrate and method for manufacturing the same | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100476047B1 (ko) | 에프.에프.에스 모드의 액정표시장치의 제조방법 | |
| KR20040012200A (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| US20070264597A1 (en) | Method for manufacturing transflective liquid crystal display | |
| KR20040025450A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100341124B1 (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| CN111584424B (zh) | 一种阵列基板制备方法 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 16 |