CN111584424B - 一种阵列基板制备方法 - Google Patents
一种阵列基板制备方法 Download PDFInfo
- Publication number
- CN111584424B CN111584424B CN202010385611.8A CN202010385611A CN111584424B CN 111584424 B CN111584424 B CN 111584424B CN 202010385611 A CN202010385611 A CN 202010385611A CN 111584424 B CN111584424 B CN 111584424B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- electrode
- drain electrode
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本揭示提供一种阵列基板制备方法。其包括以下步骤:制备栅极、制备源极和漏极、制备过孔及制备像素电极。其中在制备源极和漏极步骤中，包括制备主动层，使用一道光罩对主动层和源漏极层进行黄光工艺形成源极和漏极。在黄光工艺中，对主动层进行第一次干法蚀刻时，加大对主动层的侧向蚀刻，使上层的源漏极层悬空。使最终制得的主动层相对于上层的源漏极层外凸长度减小。以缓解现有阵列基板中有源层外凸金属长度较大的问题。
Description
技术领域
本揭示涉及显示技术领域，尤其涉及一种阵列基板制备方法。
背景技术
随着液晶显示技术的发展，在薄膜晶体管液晶显示(Thin Film TransistorLiquid Crystal Display，TFT-LCD)的阵列(array)工艺中，通常采用4道光罩(4Mask)工艺以节省制程。在4Mask工艺中，有源层和金属层使用同一道光罩制备，在制得的有源层相对于上面的金属层外凸长度较大。较大的外凸金属长度与对应的像素电极易产生寄生电容，影响显示面板的显示品质。
因此，现有阵列基板中有源层外凸金属长度较大的问题需要解决。
发明内容
本揭示提供一种阵列基板制备方法，以缓解现有阵列基板中有源层外凸金属长度较大的技术问题。
为解决上述问题，本揭示提供的技术方案如下：
本揭示实施例提供一种阵列基板制备方法，其包括以下步骤：步骤S10、制备栅极，包括提供一衬底基板，在所述衬底基板上制备栅极。步骤S20、制备源极和漏极，包括在所述栅极及所述衬底基板上制备栅极绝缘层，在所述栅极绝缘层上依次层叠制备主动层、源漏极层，使用一道光罩对所述主动层和所述源漏极层进行黄光工艺形成源极和漏极，其中所述黄光工艺包括对所述源漏极层进行两次湿法蚀刻，其中第一次湿法蚀刻所述源漏极层，接着对所述主动层进行第一次干法蚀刻，所述主动层位于所述源漏极层的下方，且蚀刻后的所述主动层的宽度小于所述源漏极层的宽度。步骤S30、制备过孔，包括在所述源极和所述漏极及所述栅极绝缘层上制备钝化层，并在所述钝化层上设置过孔。步骤S40、制备像素电极，包括在所述钝化层上制备像素电极，所述像素电极通过所述过孔与所述源极或所述漏极连接。
在本揭示实施例提供的阵列基板制备方法中，所述主动层包括半导体层和欧姆接触层，所述欧姆接触层设置于所述半导体层上。
在本揭示实施例提供的阵列基板制备方法中，所述半导体层的材料包括非晶硅。
在本揭示实施例提供的阵列基板制备方法中，所述光罩包括半色调掩膜光罩或灰阶色调掩膜光罩。
在本揭示实施例提供的阵列基板制备方法中，在步骤S20中，在进行所述第一次湿法蚀刻前，在所述源漏极层上涂布光阻，接着对所述光阻进行曝光显影，形成光阻图案，然后以所述光阻图案为遮挡对所述源漏极层进行第一次湿法蚀刻，其中所述光阻图案两侧部分的厚度大于中间部分的厚度。
在本揭示实施例提供的阵列基板制备方法中，所述第一次干法蚀刻以所述光阻图案为遮挡，对所述主动层进行蚀刻。
在本揭示实施例提供的阵列基板制备方法中，在所述第一次干法蚀刻后，所述黄光工艺还包括以下步骤：对所述光阻图案进行灰化，使所述光阻图案两侧部分减薄，所述光阻图案中间部分全部灰化掉。以减薄的光阻图案为遮挡对所述源漏极层进行第二次湿法蚀刻，形成所述源极和所述漏极。以所述减薄的光阻图案为遮挡对所述主动层进行第二次干法蚀刻，使未被所述减薄的光阻图案遮挡的欧姆接触层被蚀刻掉。剥离掉所述减薄的光阻图案。
在本揭示实施例提供的阵列基板制备方法中，对所述光阻图案进行灰化的灰化气体包括氧气。
在本揭示实施例提供的阵列基板制备方法中，所述源漏极层包括阻挡层和金属层，所述金属层设置于所述阻挡层上，其中所述金属层的材料包括铜。
在本揭示实施例提供的阵列基板制备方法中，所述像素电极的材料包括氧化铟锡。
本揭示的有益效果为：本揭示提供的阵列基板制备方法中，主动层和源漏极层使用同一道光罩制备，在对主动层进行第一次干法蚀刻时，加大对主动层的侧向蚀刻，使上层的源漏极层悬空。使最终制得的主动层相对于上层的源漏极层外凸长度减小，进而减小主动层外凸金属部分与像素电极间的寄生电容，提高显示面板的显示品质。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本揭示实施例提供的阵列基板制备方法的流程示意图；
图2至图12为本揭示实施例提供的阵列基板制备方法中各步骤制得膜层结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是用以相同标号表示。
在一种实施例中，提供一种阵列基板制备方法，如图1所示，其包括以下步骤：
步骤S10、制备栅极，包括提供一衬底基板，在所述衬底基板上制备栅极。
具体的，所述衬底基板包括玻璃基板等。
进一步的，通过溅射镀膜(sputter)法在所述衬底基板10上沉积第一金属层。在第一金属层上涂布光阻，使用第一道光罩遮挡对光阻进行曝光，再经过显影、蚀刻形成栅极20，如图2所示。
具体的，第一金属层的材料包括铜、铝等金属或者铜、铝与其他金属组成的叠层金属层。
步骤S20、制备源极和漏极，包括在所述栅极及所述衬底基板上制备栅极绝缘层，在所述栅极绝缘层上依次层叠制备主动层、源漏极层，使用一道光罩对所述主动层和所述源漏极层进行黄光工艺形成源极和漏极，其中所述黄光工艺包括对所述源漏极层进行两次湿法蚀刻，其中第一次湿法蚀刻所述源漏极层，接着对所述主动层进行第一次干法蚀刻，所述主动层位于所述源漏极层的下方，且蚀刻后的所述主动层的宽度小于所述源漏极层的宽度。
具体的，如图3所示，在所述栅极20及所述衬底基板10上沉积一层氮化硅(SiNx)薄膜作为栅极绝缘层30。当然的本揭示不限于氮化硅薄膜，也可以为其他无机绝缘膜层。
具体的，沉积氮化硅薄膜的沉积工艺可以为化学气相沉积法(Chemical VaporDeposition，CVD)、等离子体增强化学气相沉积法(Plasma Enhance Chemical VaporDeposition,PECVD)、物理气相沉积法(Physical Vapor Deposition，PVD)等沉积工艺中的一种。
进一步的，采用与沉积氮化硅薄膜同样的沉积工艺，在所述栅极绝缘层30上继续沉积主动层40。沉积所述主动层40包括先沉积一层非晶硅作为半导体层41，在非晶硅上制备掺杂非晶硅作为欧姆接触层42。
进一步的，在所述欧姆接触层42上制备源漏极层50。制备所述源漏极层50包括先在所述欧姆接触层42上制备一层阻挡(barrier)层51，在所述阻挡层51上制备第二金属层52。在制备第二金属层52时，阻挡层51可以阻挡金属离子向下层的主动层40扩散。
具体的，第二金属层52的材料包括铜或其他金属。
进一步的，在源漏极层上涂布光阻，使用第二道光罩为遮挡，对涂布的光阻进行曝光。然后对经过曝光的光阻进行显影，形成光阻图案90，如图4所示。
具体的，第二道光罩可以为半色调掩膜光罩(Half-tone mask，HTM)或灰阶色调掩膜光罩(Gray Tone Mask，GTM)等中的一种。
具体的，以半色调掩膜光罩为例，半色调掩膜光罩上透光部分包括全透和半透区域。故使形成的所述光阻图案90两侧部分的厚度大于中间部分的厚度，如图4所示。
进一步的，以所述光阻图案90为遮挡，对所述源漏极层50进行第一次湿法蚀刻，形成源漏极图案53。未被所述光阻图案90遮挡的所述源漏极层全部被蚀刻掉，如图5所示，所述源漏极图案53包括经过第一次湿法蚀刻后的第二金属层52’和阻挡层51’。
进一步的，以所述光阻图案90为遮挡对所述主动层40进行第一次干法蚀刻，形成半导体图案43，所述半导体图案包括经过第一次干法蚀刻后的半导体层41’和欧姆接触层42’。在进行第一次干法蚀刻时，加大对主动层的侧向蚀刻，使形成的半导体图案43的宽度小于所述源漏极图案53的宽度。即让所述源漏极图案53悬空，如图6所示。
进一步的，对所述光阻图案90进行灰化，使所述光阻图案90两侧部分的厚度减薄，中间部分被全部灰化掉，形成如图7所示的减薄的光阻图案91。
具体的，对所述光阻图案进行灰化的灰化气体包括氧气等。
进一步的，以减薄的光阻图案91为遮挡，对所述源漏极图案53进行第二次湿法蚀刻，形成源极54和漏极，如图8所示的源极54包括经过第二次湿法蚀刻的第二金属层52”和阻挡层51”，与源极54相对的即为漏极，图中未标示。
具体的，所述源漏极图案53经过第二次湿法蚀刻后，未被所述减薄的光阻图案91遮挡的部分全部被蚀刻掉。且被所述减薄的光阻图案91遮挡的部分也会被侧刻掉一部分，使所述半导体图案43的两侧会外凸一小部分，如图8所示。当然的，根据蚀刻工艺的精度，也会出现半导体图案相对于经过第二次湿法蚀刻的源漏极图案不会产生外凸的情况。
进一步的，以所述减薄的光阻图案91为遮挡对所述半导体图案43进行第二次干法蚀刻。使未被所述减薄的光阻图案91遮挡的欧姆接触层42’被全部蚀刻掉，以裸露出所述半导体层41’的沟道区，如图9所示的经过两次干法蚀刻后的主动层40’包括半导体层41’和欧姆接触层42”。
进一步的，剥离掉所述减薄的光阻图案91，以裸露出所述源极54和所述漏极，如图10所示。
步骤S30、制备过孔，包括在所述源极和所述漏极及所述栅极绝缘层上制备钝化层，并在所述钝化层上设置过孔。
具体的，在所述源极和所述漏极、所述主动层及所述栅极绝缘层上沉积一层氮化硅薄膜或其他无机绝缘薄膜，作为钝化层。当然的，沉积钝化层的沉积工艺可以和沉积所述栅极绝缘层的沉积工艺相同。
进一步的，在所述钝化层上涂布光阻，使用第三道光罩为遮挡对光阻进行曝光，然后对曝光后的光阻进行显影，形成光阻图案。
进一步的，以光阻图案为遮挡对所述钝化层60进行蚀刻，形成过孔61，如图11所示。
步骤S40、制备像素电极，包括在所述钝化层上制备像素电极，所述像素电极通过所述过孔与所述源极或所述漏极连接。
具体的，在所述钝化层上制备一层透明导电薄膜，透明导电薄膜包括氧化铟锡(Indium Tin Oxide，ITO)等电极材料。
进一步的，在透明导电薄膜上涂布光阻，使用第四道光罩为遮挡对涂布的光阻进行曝光。然后对曝光后的光阻进行显影，形成光阻图案。
进一步的，以光阻图案为遮挡对透明导电薄膜进行蚀刻，形成像素电极70，像素电极70通过过孔61与所述源极或所述漏极连接，形成如图12所述的阵列基板100。在图12中，像素电极70通过过孔61与所述漏极连接。
根据上述实施例可知：
本揭示提供一种阵列基板制备方法，其包括以下步骤：制备栅极、制备源极和漏极、制备过孔及制备像素电极。其中在制备源极和漏极步骤中，包括制备主动层，使用一道光罩对主动层和源漏极层进行黄光工艺形成源极和漏极。在黄光工艺中，对主动层进行第一次干法蚀刻时，加大对主动层的侧向蚀刻，使上层的源漏极层悬空。使最终制得的主动层相对于上层的源漏极层外凸长度减小。进而减小主动层外凸金属部分与像素电极间的寄生电容，提高显示面板的显示品质。
综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板制备方法，其特征在于，包括以下步骤：
步骤S10、制备栅极，包括提供一衬底基板，在所述衬底基板上制备栅极；
步骤S20、制备源极和漏极，包括在所述栅极及所述衬底基板上制备栅极绝缘层，在所述栅极绝缘层上依次层叠制备主动层、源漏极层，所述主动层位于所述源漏极层的下方，使用一道光罩对所述主动层和所述源漏极层进行黄光工艺形成源极和漏极，其中所述黄光工艺包括对所述源漏极层进行两次湿法蚀刻，在第一次湿法蚀刻所述源漏极层形成源漏极图案后，接着对所述主动层进行第一次干法蚀刻，并加大对所述主动层的侧向蚀刻，使蚀刻后形成的半导体图案的宽度小于所述源漏极图案的宽度；
步骤S30、制备过孔，包括在所述源极和所述漏极及所述栅极绝缘层上制备钝化层，并在所述钝化层上设置过孔；以及
步骤S40、制备像素电极，包括在所述钝化层上制备像素电极，所述像素电极通过所述过孔与所述源极或所述漏极连接。
2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述主动层包括半导体层和欧姆接触层，所述欧姆接触层设置于所述半导体层上。
3.根据权利要求2所述的阵列基板制备方法，其特征在于，所述半导体层的材料包括非晶硅。
4.根据权利要求2所述的阵列基板制备方法，其特征在于，所述光罩包括半色调掩膜光罩或灰阶色调掩膜光罩。
5.根据权利要求4所述的阵列基板制备方法，其特征在于，在步骤S20中，在进行所述第一次湿法蚀刻前，在所述源漏极层上涂布光阻，接着对所述光阻进行曝光显影，形成光阻图案，然后以所述光阻图案为遮挡对所述源漏极层进行第一次湿法蚀刻，其中所述光阻图案两侧部分的厚度大于中间部分的厚度。
6.根据权利要求5所述的阵列基板制备方法，其特征在于，所述第一次干法蚀刻以所述光阻图案为遮挡，对所述主动层进行蚀刻。
7.根据权利要求6所述的阵列基板制备方法，其特征在于，在所述第一次干法蚀刻后，所述黄光工艺还包括以下步骤：
对所述光阻图案进行灰化，使所述光阻图案两侧部分减薄，所述光阻图案中间部分全部灰化掉；
以减薄的光阻图案为遮挡对所述源漏极层进行第二次湿法蚀刻，形成所述源极和所述漏极；
以所述减薄的光阻图案为遮挡对所述主动层进行第二次干法蚀刻，使未被所述减薄的光阻图案遮挡的欧姆接触层被蚀刻掉；以及
剥离掉所述减薄的光阻图案。
8.根据权利要求7所述的阵列基板制备方法，其特征在于，对所述光阻图案进行灰化的灰化气体包括氧气。
9.根据权利要求1所述的阵列基板制备方法，其特征在于，所述源漏极层包括阻挡层和金属层，所述金属层设置于所述阻挡层上，其中所述金属层的材料包括铜。
10.根据权利要求1所述的阵列基板制备方法，其特征在于，所述像素电极的材料包括氧化铟锡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010385611.8A CN111584424B (zh) | 2020-05-09 | 2020-05-09 | 一种阵列基板制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010385611.8A CN111584424B (zh) | 2020-05-09 | 2020-05-09 | 一种阵列基板制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584424A CN111584424A (zh) | 2020-08-25 |
| CN111584424B true CN111584424B (zh) | 2023-11-28 |
Family
ID=72126388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010385611.8A Active CN111584424B (zh) | 2020-05-09 | 2020-05-09 | 一种阵列基板制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584424B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667599A (zh) * | 2008-09-05 | 2010-03-10 | 株式会社半导体能源研究所 | 薄膜晶体管 |
| CN102157387A (zh) * | 2010-11-19 | 2011-08-17 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN102640294A (zh) * | 2009-09-24 | 2012-08-15 | 应用材料公司 | 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 |
| CN102646634A (zh) * | 2011-04-29 | 2012-08-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| KR20140098894A (ko) * | 2013-01-31 | 2014-08-11 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조 방법 |
| CN110867458A (zh) * | 2019-11-25 | 2020-03-06 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101246024B1 (ko) * | 2006-07-21 | 2013-03-26 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
-
2020
- 2020-05-09 CN CN202010385611.8A patent/CN111584424B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667599A (zh) * | 2008-09-05 | 2010-03-10 | 株式会社半导体能源研究所 | 薄膜晶体管 |
| CN102640294A (zh) * | 2009-09-24 | 2012-08-15 | 应用材料公司 | 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 |
| CN102157387A (zh) * | 2010-11-19 | 2011-08-17 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN102646634A (zh) * | 2011-04-29 | 2012-08-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| KR20140098894A (ko) * | 2013-01-31 | 2014-08-11 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조 방법 |
| CN110867458A (zh) * | 2019-11-25 | 2020-03-06 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584424A (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| KR101212554B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| KR20100100693A (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| US20210351203A1 (en) | Array Substrate and Manufacturing Method Thereof, and Display Device | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
| KR20070080569A (ko) | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN111584424B (zh) | 一种阵列基板制备方法 | |
| CN111128876B (zh) | 一种阵列基板的制备方法 | |
| CN111129038A (zh) | Tft阵列基板及其制作方法 | |
| WO2020147216A1 (zh) | Tft阵列基板的制备方法及tft阵列基板 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN110634748B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| US20070264597A1 (en) | Method for manufacturing transflective liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |