KR100188107B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100188107B1 KR100188107B1 KR1019950038054A KR19950038054A KR100188107B1 KR 100188107 B1 KR100188107 B1 KR 100188107B1 KR 1019950038054 A KR1019950038054 A KR 1019950038054A KR 19950038054 A KR19950038054 A KR 19950038054A KR 100188107 B1 KR100188107 B1 KR 100188107B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- layer
- drain
- mask
- film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000000206 photolithography Methods 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 4매 마스크를 이용하므로써 수율을 높이고 제조 원가를 낮출 수 있는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
기판 위에 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극을 형성하는 제1 단계, 상기 게이트 전극 위에 절연막과 반도체막 그리고 소스/드레인 도전막을 차례로 적층한 후 제2 마스크를 이용하여 상기 반도체막, 소스/드레인 도전막을 사진 식각하는 제2 단계, 상기 소스/드레인 전극 위에 보호막을 적층하고, 제3 마스크를 이용하여 사진 식각하여 컨택 구멍을 형성하는 제3 단계, 상기 보호막 위에 투명 도전막을 적층한 후 제4 마스크를 이용하여 사진 식각하여 화소 전극을 형성하는 제4 단계, 상기 화소 전극을 마스크로 하여 상기 보호막과 상기 소스/드레인 도전막을 사진 식각하여 소스/드레인 전극을 형성하는 제5 단계로 이루어져 있는 것을 특징으로 한다.
Description
제1도의 (a)-(e)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
제2도의 (a)-(e)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면 4매 마스크를 이용하므로써 수율을 높이고 제조 원가를 낮출 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트 라인 및 데이타 라인이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
이때, 상기 박막 트랜지스터 기판의 게이트 전극은 상기 게이트 라인을 통해 게이트 구동 드라이브로부터 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키고, 이에 따라 데이타 구동 드라이브로부터의 데이타 신호가 상기 데이타 라인을 통해 소스 전극에 전달되고, 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.
이와 같은 액정 표시 장치는 사용 분야가 더욱 증대되면서 높은 수율과 제조 원가의 절감이 절실히 요구되고 있다.
특히, 사진 식각 공정은 수율과 제조 비용에 큰 영향을 미친다.
따라서 사진 식각 공정의 회수를 줄이기 위한 방법이 필요하게 되었다.
이하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 설명한다.
제1도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
먼저, 제1도의 (a)에 도시한 바와 같이, 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극(12)을 형성한다.
다음, 제1도의 (b)에 도시한 바와 같이, 절연막(14)과 반도체막(16) 그리고 외인성 반도체막(18)과 반도체막(16)을 사진 식각하여 게이트 전극(12)위의 절연막(14) 위에 액티브층을 형성한다.
다음, 제1도의 (c)에 도시한 바와 같이, 상기 외인성 반도체막(16) 위에 도전막을 적층한 후 제3 마스크를 이용하여 사진 식각하여 소스/드레인 전극(20)을 형성한다.
이어, 소스/드레인 전극(20)을 마스크로 외인성 반도체막(18)을 식각한다.
다음, 제1도의 (d)에 도시한 바와 같이, 전면에 보호막(22)을 적층한 후 제4 마스크를 이용하여 상기 소스/드레인 전극(20) 위에 컨택 구멍을 형성한다.
다음, 제1도의 (e)에 도시한 바와 같이, 상기 보호막(22) 위에 투명 도전막을 적층한 후 제5 마스크를 이용하여 사진 식각하여 화소전극(24)을 형성한다.
이와 같이, 종래의 액정 표시 장치용 박막 트랜지스터의 제조 방법은 패터닝하기 위한 마스킹 공정의 횟수가 5회가 된다.
그런데 상기 마스킹 횟수는 제조 원가 및 수율과 밀접한 관계가 있으므로 될 수 있으면 마스킹 회수를 줄이는 것이 바람직하다.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점인 마스킹 횟수를 줄이기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은,
기판 위에 도전막을 형성하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극을 형성하는 제1 단계,
전면에 절연막과 반도체막 그리고 소스/드레인 도전막을 차례로 적층한 후 제2 마스크를 이용하여 상기 반도체막과 소스/드레인 도전막을 사진 식각하는 제2 단계,
보호막을 적층하고, 제3 마스크를 이용하여 사진 식각하여 상기 소스/드레인 전극 위에 컨택 구멍을 형성하는 제3 단계와,
상기 보호막 위에 투명 도전막을 적층한 후 제4 마스크를 이용하여 사진 식각하여 화소 전극을 형성하는 제4 단계와,
상기 화소 전극을 마스크로 하여 상기 보호막과 상기 소스/드레인 도전막을 사진 식각하여 소스/드레인 전극을 형성하는 제5 단계로 이루어져 있다.
또한, 상기 게이트 전극 형성시 동시에 패드 금속층을 형성할 수 있다.
마찬가지로 상기 소스/드레인 도전막 위에 형성되어 있는 보호막을 사진 식각할 때 동시에 상기 패드 금속층 위에 컨택 구멍을 형성할 수 있다.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제2도의 (a)-(e)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 제조 공정 순서를 나타낸 단면도이다.
먼저, 제2도의 (a)에 도시한 바와 같이, 기판 위에 도전막인 알루미늄을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극(12), 저장 캐패시터 전극(12-1), 그리고 패드 금속층(12-2)을 형성한다.
다음, 제2도의 (b)에 도시한 바와 같이, 게이트 전극(12), 저장 캐패시터 전극(12-1) 및 패드 금속층(12-2)을 덮도록 게이트 절연막(14)과 비정질 실리콘막 그리고 n+ 비정질 실리콘막 그리고 크롬막을 차례로 적층한 후 제2 마스크를 이용한 패터닝을 실시하여 상기 게이트 전극(12) 상부의 비정질 실리콘막 위에 소스/드레인 도전막(20)을 남기고, 소스/드레인 도전막(20)으로 가리지 않는 n+ 비정질 실리콘막 그리고 비정질 실리콘막을 식각하여 외인성 반도체막(18) 그리고 반도체막(16)을 차례로 형성한다.
다음, 제2도의 (c)에 도시한 바와 같이, 보호막(22)을 적층하고 제3 마스크를 이용하여 게이트 절연막(14)과 함께 사진 식각하여 패드 금속층(12-2) 및 소스/드레인 도전막(20)을 일부 노출시키는 컨택 구멍을 형성한다.
다음, 제2도의 (d)에 도시한 바와 같이, IT0로 투명 도전막을 적층한 후 제4 마스크를 이용하여 사진 식각하여, 컨택 구멍을 통하여 소스/드레인 도전막(20)과 연결되는 화소 전극(24), 컨택 구멍을 통하여 패드 금속층(12-2)과 연결되는 게이트용 전극(24-1) 및 화소 전극(24)과 분리되어 있으며 소스/드레인 도전막(20)을 덮는 보호막(22) 상부에 위치한 IT0층(24-2)을 포함하는 IT0 패턴을 형성한다.
다음, 제2도의 (e)에 도시한 바와 같이, 상기 IT0 패턴(24, 24-1, 24-2)을 마스크로 하여 상기 보호막(22)을 식각하여 게이트 전극(12) 상부의 소스/드레인 도전막(20)을 일부를 드러낸다.
다음, 보호막(22)으로 가리지 않는 소스/드레인 도전막(20)과 그 하부의 외인성 반도체막(18)을 차례로 식각하여 상기 게이트 전극(12)을 중심으로 서로 마주하는 소스 및 드레인 전극(20-1, 20-2) 및 접촉층(18-1, 18-2)을 각각 형성한다.
그러므로 본 발명은 4매 마스크를 사용하여 액정 표시 장치의 박막 트랜지스터 기판을 형성함으로써 마스크 횟수를 최소한으로 줄여 원가 절감 및 수율 향상을 가져오는 효과가 있다.
Claims (8)
- 기판 위에 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극을 형성하는 제1 단계, 상기 게이트 전극을 덮는 게이트 절연막과 반도체막 그리고 소스/드레인 도전막을 차례로 적층한 후 제2 마스크를 이용하여 상기 소스/드레인 도전막을 패터닝하여 상기 게이트 전극 상부의 상기 반도체막 위에 상기 소스/드레인 도전막을 남기는 제2 단계, 남겨진 상기 소스/드레인 도전막으로 가리지 않는 상기 반도체막을 식각하는 제3 단계, 보호막을 적층하고 제3 마스크를 이용하여 상기 보호막을 식각하여 소스/드레인 도전막을 노출시키는 컨택 구멍을 형성하는 제4 단계, 투명 도전막을 적층한 후 제4 마스크를 이용하여 사진 식각하여 상기 컨택 구멍을 통하여 상기 소스/드레인 도전막과 연결되는 화소 전극을 포함하는 투명 도전 패턴을 형성하는 제5 단계, 상기 투명 도전 패턴을 마스크로 하여 상기 보호막을 식각하여 상기 게이트 전극 상부의 상기 소스/드레인 도전막을 식각하여 상기 게이트 전극을 중심으로 서로 마주하는 소스 및 드레인 전극을 형성하는 제7 단계로 이루어져 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 제2단계에서 상기 반도체막과 상기 소스 및 드레인 전극 사이에 외인성 반도체막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서, 상기 외인성 반도체막은 n+ 비정질 실리콘으로 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제3항에서, 상기 반도체막은 비정질 실리콘으로 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 게이트 전극은 Aℓ 또는 Ta 또는 Mo-Ta 중에 하나로 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 소스/드레인 전극은 크롬으로 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 투명 도전 패턴은 IT0로 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트 전극, 저장 캐패시터 전극, 그리고 패드 금속층을 형성하는 제1 단계, 상기 게이트 전극, 저장 캐패시터 전극 및 패드 금속층을 덮도록 게이트 절연막과 반도체막 그리고 소스/드레인 도전막 차례로 적층한 후 제2 마스크를 이용하여 사진 식각하여 상기 게이트 전극 상부의 상기 반도체막 위에 상기 소스/드레인 도전막을 남기는 제2 단계, 상기 소스/드레인 도전막으로 가리지 않는 상기 반도체막을 식각하는 제3 단계, 보호막을 적층하고 제3 마스크를 이용하여 상기 게이트 절연막과 함께 사진 식각하여 상기 패드 금속층 및 소스/드레인 도전막을 노출시키는 제1 및 제2 컨택 구멍을 형성하는 제4 단계, 투명 도전막을 적층한 후 제4 마스크를 이용하여 사진 식각하여 상기 제1 컨택 구멍을 통하여 상기 소스/드레인 도전막과 연결되는 화소 전극, 상기 제2 컨택 구멍을 통하여 상기 패드 금속층과 연결되는 게이트용 전극 및 상기 화소 전극과 분리되어 있으며 상기 소스/드레인 도전막을 덮는 상기 보호막 상부에 위치한 IT0층을 포함하는 투명 도전 패턴을 형성하는 제5 단계, 상기 투명 도전 패턴을 마스크로 하여 상기 보호막을 식각하여 상기 게이트 전극 상부의 상기 소스/드레인 도전막 일부를 드러내는 제6 단계, 상기 보호막으로 가리지 않는 상기 소스/드레인 도전막을 식각하여 상기 게이트 전극을 중심으로 서로 마주하는 소스 및 드레인 전극을 형성하는 제7 단계로 이루어져 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950038054A KR100188107B1 (ko) | 1995-10-30 | 1995-10-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950038054A KR100188107B1 (ko) | 1995-10-30 | 1995-10-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023624A KR970023624A (ko) | 1997-05-30 |
| KR100188107B1 true KR100188107B1 (ko) | 1999-06-01 |
Family
ID=19431900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950038054A KR100188107B1 (ko) | 1995-10-30 | 1995-10-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188107B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586245B1 (ko) * | 1998-09-11 | 2006-10-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 제조 방법 |
| KR100656899B1 (ko) * | 1999-06-30 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| KR100705616B1 (ko) * | 2000-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
-
1995
- 1995-10-30 KR KR1019950038054A patent/KR100188107B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023624A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2005527856A5 (ko) | ||
| KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2001296557A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| US20060033862A1 (en) | Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel | |
| KR100679516B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR100188107B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100237673B1 (ko) | 액정 표시 장치 및 제조 방법 | |
| KR20020095997A (ko) | 액정 표시장치의 제조방법 | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560972B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR0158642B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100212272B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR100905017B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100961948B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| JPH09113932A (ja) | 配線基板とその製造方法 | |
| KR20000033835A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100206554B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100200349B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4410928B2 (ja) | 開口パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| KR100237684B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080104 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |