KR100237684B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100237684B1 KR100237684B1 KR1019970002499A KR19970002499A KR100237684B1 KR 100237684 B1 KR100237684 B1 KR 100237684B1 KR 1019970002499 A KR1019970002499 A KR 1019970002499A KR 19970002499 A KR19970002499 A KR 19970002499A KR 100237684 B1 KR100237684 B1 KR 100237684B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- electrode
- thin film
- film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title description 26
- 239000010408 film Substances 0.000 claims abstract description 155
- 230000000903 blocking effect Effects 0.000 claims abstract description 34
- 230000001681 protective effect Effects 0.000 claims abstract description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 47
- 238000000059 patterning Methods 0.000 claims description 27
- 238000010030 laminating Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims 3
- 238000000034 method Methods 0.000 abstract description 20
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 광누설 전류의 발생을 억제할 수 있도록 박막 트랜지스터 위에 광차단막이 형성되어 있는 4매 마스크 공정을 사용하여 형성이 가능한 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
화학 기상 증착법에 의해 보호막을 100Å 내지 1000Å을 증착한 다음, 유기 블랙 포토 레지스트를 1μm 이하로 코팅한 후, 익스포저, 현상, 포스트 베이크를 차례로 진행하여 보호막과 차광막 각각 형성한다.
또한, 보호막 광차단막의 역할을 동시에 하는 광차단 보호막을 형성할 수 있다.
Description
본 발명은 광누설 전류의 발생을 억제할 수 있도록 박막 트랜지스터 위에 광차단막이 형성되어 있는 4매 마스크 공정을 사용하여 형성이 가능한 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 박막 트랜지스터 및 화소 전극이 형성되어 있는 박막 트랜지스터 기판과 컬러 필터 및 공통 전극이 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 주입되어 있는 액정으로 이루어져 있다.
이러한 액정 표시 장치는 백라이트의 빛 또는 외부 유입광에 의해 광누설 전류가 발생하며, 이러한 광 누설 전류는 화질의 저하를 가져온다.
따라서 빛을 차단해주어야 하는데 이러한 문제를 해결하기 위해서 일반적으로 컬러 필터 기판에 광차단막을 형성하여 준다.
그러나 컬러 필터 기판에 광차단막을 형성하여 줄 경우에는 광차단막을 형성하기 위한 공정이 추가되므로 공정이 복잡하며 이 광차단막에 의해 빛이 반사되기도 한다. 또한 컬러 필터 기판과 박막 트랜지스터 기판의 어셈블리시 두 기판 사이에 미스얼라인(mis-align)되기 쉬운 단점이 있다.
그러므로 광차단막을 컬러 필터 기판에 형성하지 않고 박막 트랜지스터 기판에 형성하는 방법이 대두되었다.
그러면, 첨부한 도면을 참고로 하여 광차단막이 형성되어 있는 종래의 박막 트랜지스터 기판에 대하여 설명한다.
제1도는 종래의 기술에 따른 박막 트랜지스터 기판의 구조를 도시한 단면도이다.
제1도에서 보는 바와 같이, 종래의 박막 트랜지스터 기판은 기판(1)위에 게이트 전극(2)이 형성되어 있고, 기판(1) 상부에 게이트 전극(2)을 덮는 게이트 절연막(3)이 형성되어 있다. 그리고 게이트 전극(2)에 대응하는 게이트 절연막(3) 상부에 비정질 실리콘층(4)이 형성되어 있고, 비정질 실리콘층(4) 위에 상부 중앙에 개구부를 갖는 n+ 비정질실리콘층(6)과 소스 전극(7)과 드레인 전극(8)이 형성되어 있다. 기판(1) 위에 소스 전극(7)과 드레인 전극(8)을 덮고 있으며 드레인 전극(8)의 일부가 드러나게 보호막(9)이 형성되어 있다.
이 보호막(9) 위에 드레인 전극(8)과 연결되게 화소 전극(10)이 형성되어 있다.
한편, 첨부한 도면을 참고로 하여 광차단막이 형성되어 있는 종래의 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
제2(a)도-제2(h)도는 종래의 기술에 따른 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
제2(a)도-제2(h)도에서 보는 바와 같이, 종래의 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
먼저, 제2(a)도에 도시한 바와 같이, 기판(1) 위에 도전 물질을 적층한 후 제1마스크를 이용하여 패터닝하여 게이트 전극(2)을 형성한다.
다음, 제2(b)도에 도시한 바와 같이, 기판(1) 상부에 게이트 전극(2)을 덮는 게이트 절연막(3)을 형성한다.
다음, 제2(c)도에 도시한 바와 같이, 비정질 실리콘막(4)과 n+ 비정질 실리콘막(5)을 차례로 적층한 후, 게이트 전극(2)에 대응하는 게이트 절연막(3) 상부에만 남도록 제2마스크를 이용하여 패터닝한다.
다음, 제2(d)도에 도시한 바와 같이, 도전 물질을 적층한 후, 제3마스크를 사용하여 소스 전극(7)과 드레인 전극(8)을 형성한다.
다음, 제2(e)도에 도시한 바와 같이, 소스 전극(7)과 드레인 전극(8)을 마스크로 하여 비정질 실리콘막(4)이 드러나도록 n+ 비정질 실리콘막(5)의 일부를 식각한다.
다음, 제2(f)도에 도시한 바와 같이, 보호막(9)을 증착한 후 제4마스크를 이용하여 드레인 전극(8)의 일부가 드러나도록 패터닝한다.
다음, 제2(g)도에 도시한 바와 같이, 투명 도전 물질을 적층한 후 제5마스크를 사용하여 화소 전극(10)을 형성한다.
다음, 제2(h)도에 도시한 바와 같이, 광차단할 수 있는 물질을 적층한 후 제6마스크를 사용하여 패터닝하여 광차단막(11)을 형성한다.
그러나 이러한 종래의 박막 트랜지스터 기판 위에 광차단막을 가지고 있는 액정 표시 장치는 제조 공정수가 많고 복잡한 단점이 있다.
본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 광누설 전류의 발생을 억제할 수 있도록 박막 트랜지스터 위에 광차단막이 형성되어 있는 4매 마스크 공정을 사용하여 형성이 가능한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하기 위한 것이다.
제1도는 종래의 기술에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 단면도이고,
제2도는 종래의 기술에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제3도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
제4도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 단면도이고,
제5(a)도-제5(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제6(a)도-제6(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 게이트 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제7(a)도-제7(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 데이터 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제8도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 평면도이고,
제9도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 단면도이고,
제10(a)도-제10(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제11(a)도-제11(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 게이트 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제12(a)도-제12(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 데이터 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은, 기판 위에 형성되어 있는 게이트 전극, 상기 기판 위에 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 상기 게이트 전극에 대응하는 상기 게이트 절연막 위에 형성되어 있는 비정질 실리콘층, 상기 비정질 실리콘층 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 게이트 절연막 위와 소스 전극 및 드레인 전극 위에 형성되어 있는 화소 전극, 상기 화소 전극 위에 소스 전극 및 드레인 전극 위를 덮도록 형성되어 있는 보호막 역할을 하며 동시에 광차단막 역할을 하는 광차단 보호막을 포함하고 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극 및 게이트 패드부의 제1금속층을 형성하는 단계, 상기 기판 위에 절연막, 비정질 실리콘막 및 n+ 비정질 실리콘막 그리고 금속막을 연속하여 적층한 후 제2마스크를 사용하여 상기 박막 트랜지스터부에는 상기 n+ 비정질 실리콘막, 상기 비정질 실리콘막 그리고 상기 금속막이 남도록 패터닝하는 단계, 투명 도전막을 적층한 후 제3마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝하는 단계, 상기 화소 전극을 마스크로 하여 상기 금속막을 패터닝하여 상기 박막 트랜지스터부에 소스 전극 및 드레인 전극을 형성하고, 상기 게이트 패드부의 상기 금속막을 제거한 다음, 상기 게이트 패드부의 상기 n+ 비정질 실리콘막과 상기 비정질 실리콘막을 제거하는 단계, 상기 소스 전극 및 드레인 전극을 마스크로 하여 상기 박막 트랜지스터부의 상기 n+ 비정질 실리콘막의 일부를 상기 비정질 실리콘막이 드러나도록 제거하는 단계, 보호막 역할을 하며 동시에 차광막 역할을 하는 광차광보호막을 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층의 일부가 드러나도록 패터닝하는 단계를 포함하고 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 다른 구성은, 기판 위에 형성되어 있는 게이트 전극, 상기 기판 위에 상기 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 상기 게이트 전극에 대응하는 상기 게이트 절연막 위에는 형성되어 있는 비정질 실리콘층, 상기 비정질 실리콘층 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 게이트 절연막 위와 소스 전극 및 드레인 전극 위에 형성되어 있는 화소 전극, 상기 화소 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 광차단막을 포함하고 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 다른 구성은, 기판 위에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극 및 게이트 패드부의 제1금속층을 형성하는 단계, 상기 기판 위에 절연막, 비정질 실리콘막 및 n+ 비정질 실리콘막 그리고 금속막을 연속하여 적층한 후 제2마스크를 사용하여 상기 박막 트랜지스터부에는 상기 n+ 비정질 실리콘막, 상기 비정질 실리콘막 그리고 상기 금속막이 남도록 패터닝하는 단계, 투명 도전막을 적층한 후 제3마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝하는 단계, 상기 화소 전극을 마스크로 하여 상기 금속막을 패터닝하여 상기 박막 트랜지스터부에 소스 전극 및 드레인 전극을 형성하고, 상기 게이트 패드부의 상기 금속막을 제거한 다음, 상기 게이트 패드부의 상기 n+ 비정질 실리콘막과 상기 비정질 실리콘막을 제거하는 단계, 상기 소스 전극 및 드레인 전극을 마스크로 하여 상기 박막 트랜지스터부의 상기 n+ 비정질 실리콘막의 일부를 상기 비정질 실리콘막이 드러나도록 제거하는 단계, 보호막 및 차광막을 차례로 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부의 화소 전극이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층의 일부가 드러나도록 패터닝하는 단계를 포함하고 있다.
이하, 첨부된 도면을 참고로 하여, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조 및 제조 방법을 설명한다.
제3도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고, 제4도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 단면도이다.
제3도 및 제4도에 도시한 바와 같이, 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은, 기판(10) 위에 형성되어 있는 게이트 전극(20), 기판(10) 위에 게이트 전극(20)을 덮도록 형성되어 있는 게이트 절연막(30), 게이트 전극(20)에 대응하는 게이트 절연막(30) 위에 형성되어 있는 비정질 실리콘층(40), 비정질 실리콘층(45) 위에 형성되어 있는 소스 전극 및 드레인 전극(50,60), 게이트 절연막(30) 위와 소스 전극(50) 및 드레인 전극(60) 위에 형성되어 있는 화소 전극(70), 화소 전극(70) 위에 소스 전극(50) 및 드레인 전극(60) 위를 덮도록 형성되어 있는 보호막 역할을 하며 동시에 광차단막 역할을 하는 광차단 보호막(80)을 포함하고 있다.
여기서, 소스 전극(50)과 드레인 전극(60) 사이의 채널부를 제외한 비정질 실리콘층(40), 비정질 실리콘층(45) 그리고 소스 전극(50) 및 드레인 전극(60)은 같은 패턴으로 이루어져 있다. 또한, 소스 전극(50) 및 드레인 전극(60)의 경계 중 일부는 반도체층의 일부 경계와 일치하며, 나머지 경계는 화소 전극(70)의 일부 경계와 일치한다.
제5(a)도-제5(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제6(a)도-제6(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 게이트 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제7(a)도-제7(e)도는 본 발명의 제1실시예에 따른 박막 트랜지스터 기판의 데이터 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
제5(a)도 내지 제7(d)도에 도시한 바와 같이, 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
먼저, 제5(a)도, 제6(a)도 그리고 제7(a)도에 도시한 바와 같이, 기판(10) 상부에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극(20)과 게이트 패드부의 제1금속층(21)을 형성하고, 다음, 기판(10) 위에 절연막(30)을 적층한다.
다음, 제5(b)도 제6(b)도 그리고 제7(b)도에 도시한 바와 같이, 비정질 실리콘막(40) 및 n+ 비정질 실리콘막(45) 그리고 금속막(50,60)을 연속하여 적층한 후 제2마스크를 사용하여 박막 트랜지스터부에는 n+ 비정질 실리콘막, 비정질 실리콘막 그리고 금속막이 남도록 패터닝한다.
다음, 제5(c)도 제6(c)도 그리고 제7(c)도에 도시한 바와 같이, 투명 도전막을 적층한 후 게이트 전극(20)에 대응하는 일부분을 제3마스크를 사용하여 상기 박막 트랜지스터부에 화소 전극(70)을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝한다.
다음, 제5(d)도, 제6(d)도 그리고 제7(d)도에 도시한 바와 같이, 화소 전극(70)을 마스크로 하여 금속막을 패터닝하여 박막 트랜지스터부에 소스 전극(50) 및 드레인 전극(60)을 형성하고, 게이트 패드부의 금속막을 제거한 다음, 게이트 패드부의 n+ 비정질 실리콘막과 비정질 실리콘막을 제거한다.
소스 전극(50) 및 드레인 전극(60)을 마스크로 하여 박막 트랜지스터부의 상기 n+ 비정질 실리콘막(45)의 일부를 상기 비정질 실리콘막(40)이 드러나도록 제거한다.
다음, 제5(e)도, 제6(e)도 그리고 제7(e)도에 도시한 바와 같이, 보호막 역할을 하며 동시에 광차단막 역할을 하는 광차단 보호막(80)을 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부의 화소 전극(70)이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층(21)의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층(70)의 일부가 드러나도록 패터닝한다.
여기서, 광차단 보호막(80)은 무기막 또는 유기막으로 형성할 수 있다.
또한, 광차단 보호막(80)은 SiNx의 x값을 변화시켜 절연 특성에 영향을 주지 않는 범위에서 상대적으로 Si 함량을 증가시켜 SiNx의 광투과도를 낮출 수 있다. 바람직하게로는 x값의 범위는 1 내지 1.2이다.
이와 같이, 광차단 보호막(80)은 보호 기능과 함께 광차단 기능을 동시에 할 수 있으며, 누설 전류를 감소시킨다.
제8도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 평면도이고, 제9도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 구조를 도시한 단면도이다.
제8도 및 제9도에 도시한 바와 같이, 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부는, 기판(10) 위에 형성되어 있는 게이트 전극(20), 기판(10) 위에 게이트 전극(20)을 덮도록 형성되어 있는 게이트 절연막(30), 게이트 전극(20)에 대응하는 게이트 절연막(30) 위에는 형성되어 있는 비정질 실리콘층(40), 비정질 실리콘층(40) 위에 형성되어 있는 소스 전극 및 드레인 전극(50,60), 게이트 절연막(30) 위와 소스 전극(50) 및 드레인 전극(60) 위에 형성되어 있는 화소 전극(70), 화소 전극(70) 위에 형성되어 있는 보호막(90), 보호막(90) 위에 형성되어 있는 광차단막(100)을 포함하고 있다.
제10(a)도-제10(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제11(a)도-제11(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 게이트 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제12(a)도-제12(e)도는 본 발명의 제2실시예에 따른 박막 트랜지스터 기판의 데이터 패드부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
제10(a)도 내지 제12(d)도에 도시한 바와 같이, 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
먼저, 제10(a)도, 제11(a)도 그리고 제12(a)도에 도시한 바와 같이, 기판(10) 상부에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극(20)과 게이트 패드부의 제1금속층을 형성하고, 기판(10) 위에 절연막(30)을 적층한다.
다음, 제10(b)도, 제11(b)도 그리고 제12(b)도에 도시한 바와 같이, 비정질 실리콘막(40) 및 n+ 비정질 실리콘막(45) 그리고 금속막(50,60)을 연속하여 적층한 후 제2마스크를 사용하여 박막 트랜지스터부에는 금속막(50), n+ 비정질 실리콘막(45) 그리고 비정질 실리콘막(40)이 남도록 패터닝한다.
다음, 제10(c)도, 제11(c)도 그리고 제12(c)도에 도시한 바와 같이, 투명 도전막을 적층한 후 게이트 전극(20)에 대응하는 일부분을 제3마스크를 사용하여 상기 박막 트랜지스터부에 화소 전극(70)을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝한다.
화소 전극(70)을 마스크로 하여 금속막을 패터닝하여 박막 트랜지스터부에 소스 전극(50) 및 드레인 전극(60)을 형성하고, 게이트 패드부의 금속막을 제거한 다음, 게이트 패드부의 n+ 비정질 실리콘막과 비정질 실리콘막을 제거한다.
다음, 제10(d)도, 제11(d)도 그리고 제12(d)도에 도시한 바와 같이, 소스 전극(50) 및 드레인 전극(60)을 마스크로 하여 박막 트랜지스터부의 상기 n+ 비정질 실리콘막(45)의 일부를 상기 비정질 실리콘막이 드러나도록 제거한다.
다음, 제10(e)도, 제11(e)도 그리고 제12(e)도에 도시한 바와 같이, 보호막(90)과 광차단막(100)을 차례로 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부의 화소 전극(70)이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층(21)의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층(70)의 일부가 드러나도록 패터닝한다.
이상에서 살펴본 바와 같이, 광차단의 효과를 갖으며 제조 공정을 4매 마스크로 줄일 수 있다.
여기서, 보호막(90)의 두께는 100Å 내지 1000Å이다. 또한 광차단막(100)은 2μm 이하의 두께로 카본 타입(carbon type) 또는 피그먼트 타입(pigment type)의 기본 물질로 형성되어 있으며 광흡수도(optical density)는 2∼3.5의 값을 갖는다.
이와 같이, 박막 트랜지스터 기판에 광차단막을 형성하여 줌으로써 누설 전류를 감소시키면서 4매 마스크 공정으로 형성할 수 있는 구조이므로 수율이 높아지고 제조 비용이 줄어드는 효과가 있다.
Claims (6)
- 기판 위에 형성되어 있는 게이트 전극, 상기 기판 위에 상기 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 상기 게이트 전극에 대응하는 상기 게이트 절연막 위에 형성되어 있는 비정질 실리콘층, 상기 비정질 실리콘층 위에 형성되어 있으며, 경계 중 일부는 상기 비정질 규소층의 일부 경계와 일치하는 소스 전극 및 드레인 전극, 상기 게이트 절연막 위와 소스 전극 및 드레인 전극 위에 형성되어 있으며, 경계 중 일부는 상기 소스 전극 및 드레인 전극의 나머지 경계와 일치하는 화소 전극, 상기 화소 전극 위에 상기 소스 전극 및 드레인 전극 위를 덮도록 형성되어 있으며 보호막 역할을 하며 동시에 광차단막 역할을 하는 광차단 보호막을 포함하는 액정 표시용 박막 트랜지스터 기판.
- 1항에서, 상기 비정질 실리콘층과 상기 소스 전극 및 드레인 전극 사이에 n+ 비정질 실리콘층을 더 포함하는 액정 표시용 박막 트랜지스터 기판.
- 기판 위에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극 및 게이트 패드부의 제1금속층을 형성하는 단계, 상기 기판 위에 절연막, 비정질 실리콘막 및 n+ 비정질 실리콘막 그리고 금속막을 연속하여 적층한 후 제2마스크를 사용하여 상기 박막 트랜지스터부에는 상기 n+ 비정질 실리콘막, 상기 비정질 실리콘막 그리고 상기 금속막이 남도록 패터닝하는 단계, 투명 도전막을 적층한 후 제3마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝하는 단계, 상기 화소 전극을 마스크로 하여 상기 금속막을 패터닝하여 상기 박막 트랜지스터부에 소스 전극 및 드레인 전극을 형성하고, 상기 게이트 패드부의 상기 금속막을 제거한 다음, 상기 게이트 패드부의 상기 n+ 비정질 실리콘막과 상기 비정질 실리콘막을 제거하는 단계, 상기 소스 전극 및 드레인 전극을 마스크로 하여 상기 박막 트랜지스터부의 상기 n+ 비정질 실리콘막의 일부를 상기 비정질 실리콘막이 드러나도록 제거하는 단계, 보호막 역할을 하며 동시에 차광막 역할을 하는 광차광보호막을 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층의 일부가 드러나도록 패터닝하는 단계를 포함하는 액정 표시용 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 형성되어 있는 게이트 전극, 상기 기판 위에 상기 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 상기 게이트 전극에 대응하는 상기 게이트 절연막 위에는 형성되어 있는 비정질 실리콘층, 상기 비정질 실리콘층 위에 형성되어 있으며, 경계 중 일부는 상기 비정질 규소층의 일부 경계와 일치하는 소스 전극 및 드레인 전극, 상기 게이트 절연막 위와 소스 전극 및 드레인 전극 위에 형성되어 있으며, 경계 중 일부는 상기 소스 전극 및 드레인 전극의 나머지 경계와 일치하는 화소 전극, 상기 화소 전극 위에 상기 소스 전극 및 드레인 전극을 덮고 상기 화소 전극이 드러나도록 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 광차단막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 4항에서, 상기 비정질 실리콘층과 상기 소스 전극 및 드레인 전극 사이에 n+ 비정질 실리콘층을 더 포함하는 액정 표시용 박막 트랜지스터 기판.
- 기판 위에 금속막을 적층한 후 제1마스크를 사용하여 패터닝하여 박막 트랜지스터부의 게이트 전극 및 게이트 패드부의 제1금속층을 형성하는 단계, 상기 기판 위에 절연막, 비정질 실리콘막 및 n+ 비정질 실리콘막 그리고 금속막을 연속하여 적층한 후 제2마스크를 사용하여 상기 박막 트랜지스터부에는 상기 n+ 비정질 실리콘막, 상기 비정질 실리콘막 그리고 상기 금속막이 남도록 패터닝하는 단계, 투명 도전막을 적층한 후 제3마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부에 화소 전극을 형성하고, 상기 게이트 패드부 위의 상기 투명 도전막이 제거되도록 패터닝하는 단계, 상기 화소 전극을 마스크로 하여 상기 금속막을 패터닝하여 상기 박막 트랜지스터부에 소스 전극 및 드레인 전극을 형성하고, 상기 게이트 패드부의 상기 금속막을 제거한 다음, 상기 게이트 패드부의 상기 n+ 비정질 실리콘막과 상기 비정질 실리콘막을 제거하는 단계, 상기 소스 전극 및 드레인 전극을 마스크로 하여 상기 박막 트랜지스터부의 상기 n+ 비정질 실리콘막의 일부를 상기 비정질 실리콘막이 드러나도록 제거하는 단계, 보호막 및 차광막을 차례로 적층한 후 제4마스크를 사용하여 패터닝하여 상기 박막 트랜지스터부의 화소 전극이 드러나게 하고, 상기 게이트 패드부 위의 상기 제1금속층의 일부가 드러나도록 하고, 상기 데이터 패드부 위의 ITO 금속층의 일부가 드러나도록 패터닝하는 단계를 포함하는 액정 표시용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002499A KR100237684B1 (ko) | 1997-01-28 | 1997-01-28 | 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002499A KR100237684B1 (ko) | 1997-01-28 | 1997-01-28 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066784A KR19980066784A (ko) | 1998-10-15 |
| KR100237684B1 true KR100237684B1 (ko) | 2000-01-15 |
Family
ID=19495769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002499A KR100237684B1 (ko) | 1997-01-28 | 1997-01-28 | 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237684B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291439B2 (en) | 2005-07-08 | 2007-11-06 | Samsung Electronics Co., Ltd. | Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027776A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정 표시 장치의 제조방법 |
| KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
| KR101234228B1 (ko) * | 2010-06-04 | 2013-02-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274340A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1997
- 1997-01-28 KR KR1019970002499A patent/KR100237684B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274340A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 薄膜トランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291439B2 (en) | 2005-07-08 | 2007-11-06 | Samsung Electronics Co., Ltd. | Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066784A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| TWI304511B (en) | Liquid crystal display device having light-shield color filter pattern and method for fabricating the same | |
| US7439090B2 (en) | Method for manufacturing a lower substrate of a liquid crystal display device | |
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| JP3538073B2 (ja) | Ｔｆｔを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法 | |
| JP4657587B2 (ja) | 薄膜トランジスタ表示板 | |
| JP2001005038A (ja) | 表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
| WO2014015631A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| US7643114B2 (en) | Transflective display device with reflection pattern on the color filter substrate | |
| US20060033862A1 (en) | Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel | |
| KR20000027509A (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| US20020027622A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100345959B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100237684B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20040100552A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| KR100670062B1 (ko) | 액정 표시 장치용 색 필터 기판 및 그 제조 방법 | |
| KR100961948B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR100870698B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
| KR100670043B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120914 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |