KR100870698B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100870698B1
KR100870698B1 KR1020020077950A KR20020077950A KR100870698B1 KR 100870698 B1 KR100870698 B1 KR 100870698B1 KR 1020020077950 A KR1020020077950 A KR 1020020077950A KR 20020077950 A KR20020077950 A KR 20020077950A KR 100870698 B1 KR100870698 B1 KR 100870698B1
Authority
KR
South Korea
Prior art keywords
forming
electrode
layer
gate
transparent conductive
Prior art date
Application number
KR1020020077950A
Other languages
English (en)
Other versions
KR20040050771A (ko
Inventor
김웅권
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020077950A priority Critical patent/KR100870698B1/ko
Priority to US10/653,908 priority patent/US6900856B2/en
Priority to TW092130697A priority patent/TWI234034B/zh
Priority to GB0326086A priority patent/GB2396048B/en
Priority to JP2003389694A priority patent/JP3995159B2/ja
Priority to CNB2003101194044A priority patent/CN1284247C/zh
Publication of KR20040050771A publication Critical patent/KR20040050771A/ko
Application granted granted Critical
Publication of KR100870698B1 publication Critical patent/KR100870698B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에서는, 본 발명에 따른 COT 액정표시장치 및 그 제조방법에 따르면, 첫째, 박막트랜지스터를 포함하는 어레이 소자와 컬러필터 소자를 동일 기판에 형성하기 때문에 합착 마진을 최소화하여 개구율을 향상시킬 수 있고, 둘째, 블랙매트릭스의 열산화를 방지하기 위한 목적으로 소정의 공정 조건을 가지는 절연물질을 추가형성함에 따라, 블랙매트릭스 후속 공정에서의 불량을 최소화할 수 있어 안정적인 공정을 제공할 수 있는 장점을 가진다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Method for fabricating the same}
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도.
도 3은 본 발명에 따른 COT 액정표시장치에 대한 평면도.
도 4a 내지 4i, 도 5a 내지 5i, 도 6a 내지 6i는 본 발명의 제 1 실시예에 따른 COT 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도.
도 7a 내지 7e, 도 8a 내지 8e, 도 9a 내지 9e는 본 발명의 제 2 실시예에 따른 COT 액정표시장치의 제조공정을 단계별로 나타낸 단면도.
<도면의 주요부분에 대한 간단한 설명>
210 : 기판 217 : 게이트 패드
218 : 게이트 절연막 232 : 제 1 보호층
234 : 블랙매트릭스 235 : 제 2 보호층
본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터가 형성된 기판 상에 컬러필터층을 동시에 형성하는 구조의 COT(Color Filter on Thin Film Transistor)구조 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극(17)의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 도 2를 참조하여 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.
어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성된다.
상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(IIIa) 이격하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격하여 구성하게 된다.
데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여, 합착 마진을 최소화하여 투과율을 높일 수 있는 구조의 액정표시장치를 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 기판 상에 컬러필터 소자를 함께 형성하는 방식의 COT 액정표시장치를 제공하고자 한다.
본 발명의 또 다른 목적에서는, 블랙매트릭스의 열산화를 방지할 수 있는 절연층 및 그 제조방법을 포함하는 COT 액정표시장치를 제공하고자 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 기판 상에 제 1 금속물질을 이용하여, 게이트 전극 및 제 1 캐패시터 전극을 가지며, 제 1 방향으로 위치하는 게이트 배선과, 상기 게이트 배선의 일끝단에 위치하는 게이트 패드를 형성하는 단계와; 상기 게이트 배선 및 게이트 패드를 덮는 영역에 제 1 절연물질, 반도체 물질을 차례대로 형성한 다음, 상기 제 1 절연물질을 게이트 절연막으로 삼고, 상기 반도체 물질을 반도체층으로 패터닝하는 단계와; 상기 반도체층을 덮는 영역에 제 2 금속물질을 이용하여, 반도체층 상부에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되며, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하는 데이터 배선과, 상기 데이터 배선의 일끝단에 위치하는 데이터 패드와, 상기 제 1 캐패시터 전극을 덮는 위치에 아일랜드 패턴을 이루는 제 2 캐패시터 전극을 형성하는 단계와; 상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 위치에 제 2 절연물질을 이용하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상부에 위치하며, 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역, 상기 드레인 전극 및 제 2 캐패시터 전극을 일부 노출시키는 오픈부를 가지는 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스를 덮는 기판 전면에 위치하며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 또는 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 카본을 포함하는 산화질소화막(OxNy) 및 질화막(Nx) 중 어느 하나에서 선택된 물질을 이용하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층을 덮는 영역에 위치하며, 상기 드레인 전극, 제 2 캐패시터 전극, 게이트 패드, 데이터 패드와 연결되는 제 1 투명 도전층을 형성하는 단계와; 상기 제 1 투명 도전층 상부에, 상기 블랙매트릭스를 컬러별 경계부로 하여 오픈부에 적, 녹, 청 컬러필터를 차례대로 형성하는 단계와; 상기 적, 녹, 청 컬러필터는 컬러필터층을 이루고, 상기 컬러필터층을 덮는 영역에서, 상기 제 1 투명 도전층과 접촉되게 제 2 투명 도전층을 형성하고, 화소 영역별로 제 1, 2 투명 도전층을 패터닝하여 화소 전극을 형성하고, 게이트 패드부에서 제 1, 2 투명 도전층을 패터닝하여 게이트패드 전극을 형성하며, 데이터 패드부에서 제 1, 2 투명 도전층을 패터닝하여 데이터패드 전극을 형성하는 단계를 포함하는 COT 액정표시장치용 기판의 제조방법을 제공한다.
본 발명의 제 2 특징에서는, 기판 상에 게이트 전극을 가지는 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮는 영역에 제 1 절연물질, 반도체 물질을 차례대로 형성한 다음, 상기 제 1 절연물질을 게이트 절연막으로 삼고, 상기 반도체 물질을 반도체층으로 패터닝하는 단계와; 상기 반도체층을 덮는 영역에 제 2 금속물질을 이용하여, 반도체층 상부에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고, 상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계와; 상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 위치에 제 2 절연물질을 이용하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상부에 위치하며, 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역, 상기 드레인 전극을 일부 노출시키는 오픈부를 가지는 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스를 덮는 기판 전면에 위치하며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 또는 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 카본을 포함하는 산화질소화막(OxNy) 및 질화막(Nx) 중 어느 하나에서 선택된 물질을 이용하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층을 덮는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 투명 도전층을 형성하는 단계와; 상기 제 1 투명 도전층 상부에, 상기 블랙매트릭스를 컬러별 경계부로 하여 오픈부에 적, 녹, 청 컬러필터를 차례대로 형성하는 단계와; 상기 적, 녹, 청 컬러필터는 컬러필터층을 이루고, 상기 컬러필터층을 덮는 영역에서, 상기 제 1 투명 도전층과 접촉되게 제 2 투명 도전층을 형성하고, 화소 영역별로 제 1, 2 투명 도전층을 패터닝하여 화소 전극을 형성하는 단계를 포함하는 COT 액정표시장치용 기판의 제조방법을 제공한다.
본 발명의 제 1, 2 특징에 따른 상기 제 2 보호층의 증착두께는 500 ~ 3,000 Å의 범위에서 선택되고, 상기 제 2 보호층의 증착온도는 상온 기준 250 ℃ 이하이며, 상기 제 2 보호층을 이루는 실리콘 질화막은, 수소(H2) 또는 헬륨(He) 중 어느 하나와, 실란(SiH4)/암모니아(NH3)/질소(N2)의 혼합가스를 이용하여 형성되는 것을 특징으로 한다.
본 발명은 COT 액정표시장치 및 그 제조방법에 관한 것이며, 특히 블랙매트릭스의 열산화를 방지하는 구조 및 그 제조방법에 관한 것이다.
도 3은 본 발명에 따른 COT 액정표시장치에 대한 평면도로서, 어레이 기판 구조를 중심으로 도시하였다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(126)이 형성되어 있으며, 게이트 배선(112) 및 데이터 배선(126)이 교차되는 영역은 화소 영역(P)으로 정의된다.
상기 게이트 배선(112) 및 데이터 배선(126)의 일끝단에는 각각 게이트 패드(117) 및 데이터 패드(128)가 형성되어 있다.
상기 게이트 배선(112) 및 데이터 배선(126)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 화소 전극(142)이 형성되어 있다.
상기 박막트랜지스터(T)에는, 상기 게이트 배선(112)에서 분기된 게이트 전극(114)과, 상기 데이터 배선(126)에서 분기된 소스 전극(122)과, 상기 소스 전극(122)과 일정간격 이격된 드레인 전극(124)으로 이루어진다.
상기 화소 전극(142)은 전단 게이트 배선(112)과 일부 중첩되게 구성되고, 상기 화소 전극(142)과 중첩되는 게이트 배선(112) 영역은 제 1 캐패시터 전극(116)을 이루고, 제 1 캐패시터 전극(116)을 덮는 영역에는, 상기 데이터 배선(126)과 동일 물질로 이루어진 제 2 캐패시터 전극(130)이 형성되어 있고, 상기 제 2 캐패시터 전극(130)은 화소 전극(142)과 전기적으로 연결구성되어 있어, 상기 제 1, 2 캐패시터 전극(116, 130) 및 화소 전극(142)이 중첩된 영역은 스토리지 캐패시터(CST)를 이룬다.
그리고, 도면에서 빗금친 영역은 블랙매트릭스(134) 형성부에 해당되며, 상기 블랙매트릭스(134)는 게이트 배선(112) 및 데이터 배선(126) 그리고, 박막트랜지스터(T)를 덮는 영역 및 화소 전극(142)을 테두리부를 덮는 영역에 위치하고, 화소 영역(P)의 메인 영역을 노출시키는 오픈부(133)를 가진다.
이때, 상기 오픈부(133)는 제 2 캐패시터 전극(130) 및 드레인 전극(124)을 일부 노출시키는 영역범위를 가짐에 따라, 상기 화소 전극(142)은 드레인 전극(124) 및 제 2 캐패시터 전극(130)과 별도의 콘택홀없이 측면접촉 방식으로 직접적으로 연결되는 것을 특징으로 한다.
그리고, 상기 게이트 패드(117) 및 데이터 패드(128)을 덮는 영역에는 게이트 패드전극(144) 및 데이터 패드전극(146)이 형성되어 있다.
그러나, COT 구조에서는 블랙매트릭스(134)를 화소 전극(142)과 동일 기판에 형성함에 따라, 기존의 액정표시장치에서보다 블랙매트릭스(134)와 화소 전극(142) 간의 합착 마진은 최소화된다.
이하, 상기 COT 액정표시장치의 박막트랜지스터부, 화소 영역부, 스토리지 캐패시터부, 게이트 패드부, 데이터 패드부에 대한 단면 적층 구조를 제조 공정별로 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 4a 내지 4i, 도 5a 내지 5i, 도 6a 내지 6i는 본 발명의 제 1 실시예에 따른 COT 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도로서, 도 4a 내지 4i는 상기 도 3의 절단선 IVa-IVa, 도 5a 내지 5i는 상기 도 3의 절단선 IVb-IVb, 도 6a 내지 6i는 상기 도 3의 절단선 IVc-IVc에 따라 절단된 단면을 도시한 단면도이다.
도 4a, 5a, 6a에서는, 기판(110) 상에 제 1 금속물질을 증착한 다음, 감광성 물질을 이용한 노광, 현상 공정을 포함하는 사진식각공정(photolithography)으로 정의되는 마스크 공정인 제 1 마스크 공정에 의해 게이트 전극(114), 제 1 캐패시터 전극(116) 및 게이트 배선(112), 게이트 패드(117)를 형성하는 단계이다.
상기 도 3에 도시한 바와 같이, 상기 게이트 전극(114) 및 제 1 캐패시터 전극(116)은 게이트 배선(112)에서 각각 분기된 패턴이고, 상기 게이트 패드(117)는 게이트 배선(112)의 일끝단에 위치하는 패턴에 해당된다.
도 4b, 5b, 6b에서는, 상기 게이트 전극(112), 제 1 캐패시터 전극(116) 및 게이트 배선(112), 게이트 패드(117)를 덮는 영역에 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 차례대로 증착한 다음, 제 1 절연물질을 게이 트 절연막(118)으로 형성하고, 제 2 마스크 공정에 의해 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 게이트 전극(114) 영역을 덮는 위치에서 액티브층(120a), 오믹콘택층(120b)으로 차례대로 형성하는 단계이다.
상기 액티브층(120a), 오믹콘택층(120b)은 반도체층(120)을 이룬다.
도 4c, 5c, 6c에서는, 상기 반도체층(120)을 덮는 위치에 제 2 금속물질을 증착하고, 제 2 마스크 공정에 의해, 반도층체층(120) 상부에서 서로 일정간격 이격되는 소스 전극(122) 및 드레인 전극(124)과, 상기 소스 전극(122)과 연결되며, 전술한 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(126)을 형성하는 단계이다.
이 단계에서는, 상기 데이터 배선(126)의 일끝단에 위치하는 데이터 패드(128)를 형성하는 단계와, 상기 제 1 캐패시터 전극(116)과 중첩된 위치에서 아일랜드(island) 패턴으로 이루어진 제 2 캐패시터 전극(130)을 형성하는 단계를 포함한다.
상기 게이트 패드(117) 및 데이터 패드(128)는 비표시 영역에 위치한다.
상기 게이트 전극(114), 반도체층(120), 소스 전극(122) 및 드레인 전극(124)은 박막트랜지스터(T)를 이룬다.
이 단계에서는, 상기 소스 전극(122) 및 드레인 전극(124) 사이 구간에 위치하는 오믹콘택층(120b)을 제거하여, 노출된 액티브층(120a) 영역을 채널(ch)로 구성하는 단계를 포함한다.
상기 채널(ch) 제조 공정은 별도의 마스크 공정없이, 상기 소스 전극(122) 및 드레인 전극(124)을 마스크로 이용하여 식각처리하는 공정에 의해 이루어진다.
도 3d, 4d, 5d, 6d에서는, 상기 소스 전극(122) 및 드레인 전극(124), 데이터 배선(126), 제 2 캐패시터 전극(130)을 덮는 영역에 제 2 절연물질을 이용하여 제 1 보호층(132)을 형성하는 단계이다.
도 4e, 5e, 6e에서는, 상기 제 1 보호층(132) 상부에 광차단성 물질을 형성한 다음, 제 3 마스크 공정에 의해 게이트 배선(112) 및 데이터 배선(126)부(게이트 패드(117) 및 데이터 패드(128) 제외), 박막트랜지스터부를 덮으며, 서브픽셀 영역(P)에서 오픈부(133)를 가지는 블랙매트릭스(134)를 형성하는 단계이다.
이때, 상기 블랙매트릭스(134)의 오픈부(133)는 드레인 전극(124) 및 제 2 캐패시터 전극(130)을 각각 일부 노출시키는 영역에서 형성되는 것을 특징으로 한다.
도 4f, 5f, 6f에서는, 상기 블랙매트릭스(134) 및 노출된 드레인 전극(124) 및 제 2 캐패시터 전극(130) 패턴을 마스크로 이용하여, 노출된 제 1 보호층(132), 게이트 절연막(118)을 일괄식각하는 단계이다.
이 단계에서, 상기 드레인 전극(124) 및 제 2 캐패시터 전극(130)의 일부 영역이 노출되게 된다.
도 4g, 5g, 6g에서는, 상기 블랙매트릭스(134)를 덮는 영역에 제 1 투명 도전성 물질로 이루어진 제 1 투명 도전층(136)을 형성하는 단계이다.
이 단계에서, 상기 제 1 투명 도전층(136)은, 상기 일괄식각 공정을 통해 노출된 드레인 전극(124) 및 제 2 캐패시터 전극(130) 영역과 접촉되게 구성되고, 상 기 제 1 투명 도전층(136)은 블랙매트릭스(134)의 측면 단차부를 포함하는 영역에 형성되는 것이 중요하다.
상기 제 1 투명 도전층(136)은 서브픽셀 영역(P)에서, 제 1 기판(110)의 베이스 기판과 접촉되게 형성된다.
도 4h, 5h, 6h에서는, 상기 블랙매트릭스(134)를 컬러별 경계부로 하여 블랙매트릭스(134)의 오픈부(133)에 컬러필터(138)를 형성하는 단계이다.
도면으로 제시하지는 않았지만, 상기 컬러필터(138)의 제조 단계에서는 제 4 내지 6 마스크 공정에 의해 적, 녹, 청 컬러필터를 차례대로 형성하는 단계를 거쳐 컬러필터(138)를 형성하게 된다.
도 4i, 5i, 6i에서는, 상기 컬러필터층(138)의 상부에 제 2 투명 도전성 물질로 이루어진 제 2 투명 도전층(140)을 형성하는 단계와, 제 7 마스크 공정에 의해 서브픽셀 단위로 제 1, 2 투명 도전층(136, 140)으로 이루어진 화소 전극(142)을 형성하는 단계이다. 또한, 이 단계에서는 게이트 패드(117)부에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 게이트패드 전극(144)을 이루고, 데이터 패드(128)부에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 데이터패드 전극(146)을 이룬다.
그러나, 상기 실시예에서는 블랙매트릭스 패턴이 형성된 기판 상에 바로 투명 도전층을 형성하기 때문에, 투명 도전층 증착 공정 중 블랙매트릭스 패턴이 열산화되는 단점이 있다.
이를 개선하기 위하여, 본 발명에서는 블랙매트릭스와 투명 도전층 사이에 우치하며, 블랙매트릭스의 열산화를 방지할 수 있는 공정 조건 및 물질로 이루어진 또하나의 보호층을 추가하는 제조방법을 제공하고자 한다.
-- 제 2 실시예 --
도 7a 내지 7e, 도 8a 내지 8e, 도 9a 내지 9e는 본 발명의 제 2 실시예에 따른 COT 액정표시장치의 제조공정을 단계별로 나타낸 단면도로서, 상기 실시예 1의 도 4a 내지 4e, 도 5a 내지 5e, 도 6a 내지 6e까지의 공정은 동일하게 적용할 수 있으므로 그 이후의 공정을 중심으로 설명한다.
도 7a, 8a, 9a는, 상기 블랙매트릭스(234)를 덮는 영역에 제 3 절연물질을 이용하여 제 2 보호층(235)을 형성하는 단계이다.
상기 제 2 보호층(235)은 블랙매트릭스(234)가 공정 중에 열산화되는 것을 방지하기 위한 목적으로 형성되는 것을 특징으로 하며, 이를 위하여 제 2 보호층(235)을 이루는 물질은 저온 증착 방법인 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 중 어느 하나에서 선택된다. 이 중 실리콘 산화막, 실리콘 산화질소화막은 PECVD 방법에 의해 형성할 경우, 증착 온도를 높여야 하므로 스퍼터링 방법으로 제한되는 것이 바람직하다.
또한, 본 실시예에 따른 제 2 보호층(235)을 이루는 물질은, 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 카본을 포함 하는 산화질소화막(OxNy) 또는 질화막(Nx) 중 어느 하나에서 선택될 수 있다.
전술한 제 2 보호층(235) 물질 중에서, 실리콘 질화막의 경우 반응 가스 및 파워(power)의 조절을 통해 막을 치밀하게 형성하여 공정 중 다종의 용매(solvent)에 대한 침투를 방지해야 하므로, 통상적으로 이용되는 반응가스인 실란(SiH4)/암모니아(NH3)/질소(N2) 외에 수소(H2) 또는 헬륨(He)를 첨가하여 보다 저온 조건에서 막을 형성하는 것이 바람직하다.
또한, 상기 제 2 보호층(235)은 외부 스트레스에 의한 필링(peeling), 변형(deformation)을 방지하기 위하여, 증착두께는 3,000 Å 이하로 형성하는 것이 바람직하며, 더욱 바람직하게는 500 ~ 3,000 Å의 범위에서 선택하는 것이다.
또한, 상기 블랙매트릭스(234) 재료의 열적 안정성을 고려하여 상온 기준 250 ℃ 이하에서 증착 공정이 행해지는 것이 바람직하다.
도 7b, 8b, 9b에서는, 드레인 전극(224) 및 제 2 캐패시터 전극(230) 그리고, 데이터 패드(228)를 덮는 제 1, 2 보호층(232, 235) 영역에 드레인 전극(224) 및 제 2 캐패시터 전극(230)을 각각 일부 노출시키는 드레인 콘택홀(237) 및 캐패시터 콘택홀(239), 데이터패드 콘택홀(229)을 형성하고, 게이트 패드(217)를 덮는 게이트 절연막(218), 제 1, 2 보호층(232, 235) 영역에 게이트패드 콘택홀(219)을 형성하는 단계이다.
상기 제 1 실시예에서는 블랙매트릭스 및 노출된 드레인 전극 및 제 2 캐패시터 전극을 마스크로 이용하여 별도의 콘택홀 공정없이 오픈부 및 패드 전극 전면 노출을 시켰으나, 본 실시예에서는 제 2 보호층(235)이 형성된 기판 상에 콘택홀을 형성해야 하므로 마스크 공정이 포함된다.
도 7c, 8c, 9c는, 상기 제 2 보호층(235)을 덮는 기판 전면에 위치하며, 상기 드레인 콘택홀(237), 캐패시터 콘택홀(239), 게이트패드 콘택홀(219), 데이터패드 콘택홀(229)를 통해 드레인 전극(224), 제 2 캐패시터 전극(230), 게이트 패드(217), 데이터 패드(228)와 연결되는 제 1 투명 도전층(236)을 형성하는 단계이다.
도 7d, 8d, 9d는, 상기 블랙매트릭스(234)를 컬러별 경계부로 하여, 블랙매트릭스(234)의 오픈부(233)에 컬러필터층(238)를 형성하는 단계이다.
도 7e, 8e, 9e는, 상기 컬러필터층(238)의 상부에 제 2 투명 도전층(240)을 형성하는 단계와, 마스크 공정에 의해 서브픽셀 단위로 제 1, 2 투명 도전층(236, 240)으로 이루어진 화소 전극(242)을 형성하는 단계이다.
또한, 이 단계에서는 게이트 패드(상기 도 8d의 217)부에서 패터닝된 제 1, 2 투명 도전층(236, 240)은 게이트패드 전극(244)을 이루고, 데이터 패드(상기 도 8d의 228)부에서 패터닝된 제 1, 2 투명 도전층(236, 240)은 데이터패드 전극(246)을 이룬다.
그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.

이와 같이, 본 발명에 따른 COT 액정표시장치 및 그 제조방법에 따르면 다음과 같은 효과를 가진다.
첫째, 박막트랜지스터를 포함하는 어레이 소자와 컬러필터 소자를 동일 기판에 형성하기 때문에 합착 마진을 최소화하여 개구율을 향상시킬 수 있다.
둘째, 블랙매트릭스의 열산화를 방지하기 위한 목적으로 소정의 공정 조건을 가지는 절연물질을 추가형성함에 따라, 블랙매트릭스 후속 공정에서의 불량을 최소화할 수 있어 안정적인 공정을 제공할 수 있다.


Claims (5)

  1. 기판 상에 제 1 금속물질을 이용하여, 게이트 전극 및 제 1 캐패시터 전극을 가지며, 제 1 방향으로 위치하는 게이트 배선과, 상기 게이트 배선의 일끝단에 위치하는 게이트 패드를 형성하는 단계와;
    상기 게이트 배선 및 게이트 패드를 덮는 영역에 제 1 절연물질, 반도체 물질을 차례대로 형성한 다음, 상기 제 1 절연물질을 게이트 절연막으로 삼고, 상기 반도체 물질을 반도체층으로 패터닝하는 단계와;
    상기 반도체층을 덮는 영역에 제 2 금속물질을 이용하여, 상기 반도체층 상부에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되며, 상기 제 1 방향과 교차되는 제 2 방향으로 위치하는 데이터 배선과, 상기 데이터 배선의 일끝단에 위치하는 데이터 패드와, 상기 제 1 캐패시터 전극을 덮는 위치에 아일랜드 패턴을 이루는 제 2 캐패시터 전극을 형성하는 단계와;
    상기 게이트 전극, 상기 반도체층, 상기 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 위치에 제 2 절연물질을 이용하여 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 상부에 위치하며, 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역, 상기 드레인 전극 및 상기 제 2 캐패시터 전극을 일부 노출시키는 오픈부를 가지는 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스를 덮는 상기 기판 전면에 위치하며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 또는 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 카본을 포함하는 산화질소화막(OxNy) 및 질화막(Nx) 중 어느 하나에서 선택된 물질을 이용하여 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층을 덮는 영역에 위치하며, 상기 드레인 전극, 상기 제 2 캐패시터 전극, 상기 게이트 패드, 상기 데이터 패드와 연결되는 제 1 투명 도전층을 형성하는 단계와;
    상기 제 1 투명 도전층 상부에, 상기 블랙매트릭스를 컬러별 경계부로 하여 오픈부에 적, 녹, 청 컬러필터를 차례대로 형성하는 단계와;
    상기 적, 녹, 청 컬러필터는 컬러필터층을 이루고, 상기 컬러필터층을 덮는 영역에서, 상기 제 1 투명 도전층과 접촉되게 제 2 투명 도전층을 형성하고, 화소 영역별로 상기 제 1, 2 투명 도전층을 패터닝하여 화소 전극을 형성하고, 상기 게이트 패드부에서 상기 제 1, 2 투명 도전층을 패터닝하여 게이트패드 전극을 형성하며, 상기 데이터 패드부에서 상기 제 1, 2 투명 도전층을 패터닝하여 데이터패드 전극을 형성하는 단계
    를 포함하는 COT 액정표시장치용 기판의 제조방법.
  2. 기판 상에 게이트 전극을 가지는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선을 덮는 영역에 제 1 절연물질, 반도체 물질을 차례대로 형성한 다음, 상기 제 1 절연물질을 게이트 절연막으로 삼고, 상기 반도체 물질을 반도체층으로 패터닝하는 단계와;
    상기 반도체층을 덮는 영역에 제 2 금속물질을 이용하여, 상기 반도체층 상부에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결되고, 상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계와;
    상기 게이트 전극, 상기 반도체층, 상기 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 위치에 제 2 절연물질을 이용하여 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 상부에 위치하며, 상기 게이트 배선 및 데이터 배선이 교차되는 영역으로 정의되는 화소 영역, 상기 드레인 전극을 일부 노출시키는 오픈부를 가지는 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스를 덮는 상기 기판 전면에 위치하며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 또는 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 카본을 포함하는 산화질소화막(OxNy) 및 질화막(Nx) 중 어느 하나에서 선택된 물질을 이용하여 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층을 덮는 영역에 위치하며, 상기 드레인 전극과 연결되는 제 1 투명 도전층을 형성하는 단계와;
    상기 제 1 투명 도전층 상부에, 상기 블랙매트릭스를 컬러별 경계부로 하여 오픈부에 적, 녹, 청 컬러필터를 차례대로 형성하는 단계와;
    상기 적, 녹, 청 컬러필터는 컬러필터층을 이루고, 상기 컬러필터층을 덮는 영역에서, 상기 제 1 투명 도전층과 접촉되게 제 2 투명 도전층을 형성하고, 상기 화소 영역별로 상기 제 1, 2 투명 도전층을 패터닝하여 화소 전극을 형성하는 단계
    를 포함하는 COT 액정표시장치용 기판의 제조방법.
  3. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 제 2 보호층의 증착두께는 500 ~ 3,000 Å의 범위에서 선택되는 COT 액정표시장치용 기판의 제조방법.
  4. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 제 2 보호층의 증착온도는 상온 기준 250 ℃ 이하인 COT 액정표시장치용 기판의 제조방법.
  5. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 제 2 보호층을 이루는 실리콘 질화막은, 수소(H2) 또는 헬륨(He) 중 어 느 하나와, 실란(SiH4)/암모니아(NH3)/질소(N2)의 혼합가스를 이용하여 형성되는 COT 액정표시장치용 기판의 제조방법.
KR1020020077950A 2002-12-04 2002-12-09 액정표시장치 및 그 제조방법 KR100870698B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020020077950A KR100870698B1 (ko) 2002-12-09 2002-12-09 액정표시장치 및 그 제조방법
US10/653,908 US6900856B2 (en) 2002-12-04 2003-09-04 Liquid crystal display device and manufacturing method thereof
TW092130697A TWI234034B (en) 2002-12-04 2003-11-03 Liquid crystal display device and manufacturing method thereof
GB0326086A GB2396048B (en) 2002-12-04 2003-11-07 Liquid crystal display device and manufacturing method thereof
JP2003389694A JP3995159B2 (ja) 2002-12-04 2003-11-19 液晶表示装置及びその製造方法
CNB2003101194044A CN1284247C (zh) 2002-12-04 2003-12-04 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020077950A KR100870698B1 (ko) 2002-12-09 2002-12-09 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040050771A KR20040050771A (ko) 2004-06-17
KR100870698B1 true KR100870698B1 (ko) 2008-11-27

Family

ID=37344899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020077950A KR100870698B1 (ko) 2002-12-04 2002-12-09 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100870698B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101127218B1 (ko) 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101124398B1 (ko) * 2005-05-19 2012-03-20 엘지디스플레이 주식회사 액정표시자치용 어레이 기판과 그 제조방법
KR101682092B1 (ko) 2009-11-12 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815727A (ja) * 1994-06-29 1996-01-19 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JPH08334754A (ja) * 1995-06-05 1996-12-17 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法およびそれを用いた液晶表示装置
KR20020046559A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2002277899A (ja) * 2001-01-11 2002-09-25 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815727A (ja) * 1994-06-29 1996-01-19 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JPH08334754A (ja) * 1995-06-05 1996-12-17 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法およびそれを用いた液晶表示装置
KR20020046559A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2002277899A (ja) * 2001-01-11 2002-09-25 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20040050771A (ko) 2004-06-17

Similar Documents

Publication Publication Date Title
JP3995159B2 (ja) 液晶表示装置及びその製造方法
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4856318B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7440041B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
KR100995020B1 (ko) 액정표시장치 및 그 제조방법
KR101621027B1 (ko) 표시 장치 및 이의 제조 방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
JP4638221B2 (ja) 垂直配向型液晶表示装置
TW200424626A (en) Method of manufacturing liquid crystal display device
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR100555009B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP2004004680A (ja) 表示装置用配線基板及びその製造方法
US20070085079A1 (en) Liquid crystal display device and method of fabricating the same
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR100870698B1 (ko) 액정표시장치 및 그 제조방법
JP4638227B2 (ja) 薄膜トランジスタアレイ基板
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100237684B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100595311B1 (ko) 액정표시 소자의 제조방법
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 12